JPS61198345A - メモリアドレス変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ処理装置特にマイクロプロセッサを使用
したメモリアドレス変換装置に関する。

〔従来の技術〕

パーソナルコンピュータ等においては１つの機能を実現
するためのハードウェアとハードウェアを制御するプロ
グラムを内蔵したメモリとを一体化しパッケージの形で
顧客に提供する場合が多くなっている。（例えばパーソ
ナルコンピュータにおけるオプションパッケージがある
。）顧客は必要に応じ上記オプションパッケージをシス
テムに実装し使用する。

しかしこの場合、オプションパッケージに内蔵されてい
るプログラムのアドレスはシステムプログラムから認識
されるアドレスと整合している必要がある。

また、システムプログラムが機能変更によシ前記オプシ
ョンパッケージのプログラムＨａアドレスを変更した場
合整合するようにオプションバッケージの側で変更する
必要がある。上記アドレスの整合を可能とするため一般
にはオプシヲンパッケージ側に認識アドレスの変更を可
能とするスイッチを設けこのスイッチを設定することに
よシ整合可能としている。

アドレスを整合させるもう一つの方法としてインテル社
のマイクロプロセッサ８０２８６で寅現されているよう
なセグメンテーシ百ン機能によるアドレス変換を利用す
る方法がある。

〔発明が解決しようとする問題点〕

上述した従来の前者方式では顧客はシステムプログラム
の認識するアドレスを知シその値を正しｊ く設定せねばならない。このため高ｉ’ｒｂａと煩雑な
操作を必要とし、また、システムプログラムを提供する
側においては認識アドレスを簡単には変更できず機能追
加改善において大きな制約となるという欠点があった。

また、後者方式ではセグメンテーシ冒ンによるメモリ管
理を行う特別なシステムプログラムを必要としかつ同プ
ログラム走行に伴うシステム性能が低下するという欠点
があった。

〔問題点を解決するための手段〕 本発明のメモリアドレス変換装置はプログラムで設定可
能なデータレジスタと監視アドレスレジスタと、メモリ
アドレス情報を監視アドレスレジスタの内容と比較する
比較手段と、比較結果によシメモリアドレス情報の１部
または全部をデータレジスタの内容に置換えたデータか
またはアドレス情報そのｉｔをアドレスバスに出力する
出力手段とを有している。

〔実施例〕

次に、本発明の実施例について、図面を参照して説明す
る。

第１図は本発明の一実施例を示すブロック図であシ、１
６ビツトマイクロプロセツサ８０８６を使用しメモリ１
０および周辺ファミリ１１をアドレスバス２１．データ
バス２２で接続した典型的な構成（公知文献ＮＥＣマイ
クロコンビエータデータブックマルチチップ１９８４　
　のＵＰＤ８０８６Ｄの章）に本発明のメモリアドレス
変換装置を付加したものである。

まず、第１図に示すメモリアドレス変換装置の一般的な
動作の概要を説明する。

１）メモリアクセス マイクロプロセッサ５がメモリ１０をアクセスする場合
信号線Ｓ、Ｓ、をメモリリードまたはメモリライト状態
としアクセス対象メモリアドレスをバス２０．アドレス
ラッチ６を経由しアドレスバス２１に出力する。次に、
メモリライトならばバス２０．データトランシーバ７を
経由しデータバス２２に出力する。メモリリードであれ
ばデータバス２２上のデータをデータトランシーバ７、
バス２０を経由しマイクロプロセッサ５に取込む。アド
レスチッチ６のデータセットおよびデータトランシーバ
７の転送方向制御はマイクロプロセッサ５の出力信号４
０（Ｓｏ−８２）をバスコントローラ８がデコードし定
められたタイミングで各々を制御する。アドレスバス２
１に出力されたアドレスは、メモリ１０の場合デコーダ
１３により甘た、プログラムメモリ９１の場合信号線９
５によシ検出され、各々のメモリ１０．９１のエネーブ
ル信号ＣＥを供給する。エネーブル信号ＣＥがエネーブ
ルとなったメモリ１０．９１は読出信号３６または書込
信号３７に応答し読出データをデータバス２２または書
込データをデータバス２２から取出すことによシメモリ
１０．９１への読出または書込が行なわれる。

１１）メモリ以外のアクセス 周辺ファミリ１１およびオプシ冒ンパッケージ９のデー
タトランシーバ９３へのアクセスはＩ１０アクセスと呼
ばれメモリアクセスと異なるのはアドレスバス２１に出
力される情報はＩ１０アドレスであシ該当するＩｌｏは
デコーダ１２．９２によってデコードされ該当Ｉ１０の
エネーブル信号ＣＢをエネーブルにするバスコントロー
ラ８はＩ１０アクセス信号３８．３９を出力し前記エネ
ーブル信号ＬＥと論理積がとれたＩｌｏがデータバス２
２とやシとりを行う。

他はメモリアクセスと同じである。

次に、第１図に示す実施例の動作を説明する。

監視アドレスレジスタ１および比較器２でバス２０にメ
モリアドレスが出力されているタイミングをタイミング
検出器４３で検出したとき、監視アドレスレジスタ１と
パス２０の内容を比較しフリップフロップ４に結果を記
憶させる。そしてフリップフロップ４の状態によシ、す
なわち一致であれば一致信号３１によシアドレスラッチ
６の出力を禁止し替ってデータレジスタ２の内容をアド
レスバス２１に、逆に不一致の場合不一致信号３０によ
りデータレジスタ２の出力を禁止しアドレスラッチ６の
データをアドレスバス２１に出力する。

ここで不一致信号３０および一致信号３１をアドレスラ
ッチ６およびデータレジスタ２の特定ビットにのみ分配
すればマイクロブーセッサ５からのアドレス情報の一部
をデータレジスタ２の内容に置替えることができる。

以上の結果として出力されたアドレスバス２１の内容に
よシ該当メモリ１０．９１が応答する。

監視アドレスレジスタ１およびデータレジスタ２へのデ
ータ設定は前述のメモ’７１０．９１以外のアクセスに
おける周辺ファミリ１１の１つと見なされ書込要求（工
１０アクセス信号３９とＩＯデコーダ１２からのデコー
ド信号３２．３３）によシデータパス２２の内容を取込
むことにより行なわれる。

次に、オプションパッケージ９と本発明の関係について
述べる。

スイッチ９８はデータトランシーバ９３が目的とする動
作を実行させるプログラムメモリ９１（本実施例ではＲ
ＯＭ−ＲＥＡＤ　０ＮＬＹ　ＭＥＭＭＯＲＹで構成）を
システムプログラムが認識するアドレスに対し正しく応
答するように、応答するアドレスを指示するものである
。比較器９０はスイッチ９８で設定されたアドレスとア
ドレスバス２１からのアドレスとを比較し一致を検出す
ると信号線９５によりプログラムメモリ９１を有効にす
る。

出力回路９４はメモリ以外のアクセスである周辺ファぐ
りの読出要求（１つのＩ１０アドレスが割当てられる）
によシ設定されたスイッチ９８の内容を読出すことがで
きる。

本発明によれば、システムプログラムとは無関係に顧客
がオプションパッケージ９を実装するとき、他のオプシ
ョンパッケージに対しユニークな値例えば笑装ロケーシ
百ン番号を設定すれば良くシステムプログラムはシステ
ム立上時またはオプションパッケージ９の機能の使用に
先立ちスイッチ９８の情報を読出しこれから得られる値
に基ずくデータをデータレジスタ２に、゛システムプロ
グラムカオプションパッケージ９のプログラムを認識し
ようとするアドレスを監視アドレスレジスタＩＫ設定し
ておけば以降のメモリアクセスにおいては自動的にシス
テムプログラムが認識するオプションパッケージプログ
ラムのアドレスをオプションパッケージのプログラムが
認識できるアドレスに変換することを可能とする。

なお上述の実施例では、監視アドレスレジスタおよびデ
ータレジスタは１組を対象としているが複数組持てば複
数アドレスとの変換も可能である。

また、全ての変換を必要としない場合監視アドレスレジ
スタ１の内容とデータレジスタ２の内容を等しくするか
または監視アドレスレジスタ１に比較有効とする１ピツ
トを余分にもてば良いことが理解されよう。

〔発明の効果〕

本発明のメモリアドレス変換装置は、システムプログラ
ムが認識できるオプションパッケージのプログラムアド
レスとオプションパッケージプログラムが認識できるア
ドレスを独立に設定可卵とすることによりオプションパ
ッケージのアドレススイッチ設定に要する顧客の高度な
知讃と煩雑な操作を軽減し、さらにシステムプログラム
作成変更時にオプションパッケージプログラムのアドレ
スを意謙する必要性をなくすことができるという効果が
ある。

【図面の簡単な説明】

第１図は本発明の一実施例を含むブロック図である。 １・・・・・・監視アドレスレジスタ、２・・川・デー
タレジスタ、３・・・・・・比較器、４・・・・、・・
７リツグフロツプ、５・・・・・・マイクロプロセッサ
、６・・・・・・アドレスラッチ、７・・・・・・デー
タトランシーバ、８・・・・・・バスコントローラ、９
・・・・・・オブシ舊ンパッケージ、１０・・・・・・
メモリ、１１・・・・・・周辺７アミ１ハ　１２・・・
・・・デコーダ、１３・・・・・・デコーダ、４３・・
・・・・タイミング検出器、９０・・・・・・比較器、
９１・・・・・・プログラムメモ１ハ　９２・・・・・
・デコーダ、９３・・・・・・データトランシーバ、９
４・・・・・・出力回路、９５・・・・・・信号線、９
８・・・・・・スイッチ、２０・・・・・・バス、２１
・・・・・・アドレスバス、２２・・・・・・データバ
ス、３０・・・・・・不一致信号、３１・・・・・・一
致信号、３２．３３・・・・・・デコード信号、３６・
・・・・・読出信号、３７・・・・・・書込信号、３８
．３９・・・・・・Ｉ１０アクセス信号、４０・・・・
・・出力信号、４３・・・・・・タイミング検出器、５
ｏＳ−８２・・・・・・信号線、ＣＥ・・・・・・エネ
ーブル信号。

Claims (1)

【特許請求の範囲】
1. 任意アドレスデータを格納保持するデータレジスタと、
   監視アドレスを格納する監視アドレスレジスタと、メモ
   リアドレス情報を前記監視アドレスレジスタの内容と比
   較する比較手段と、前記比較手段において一致した場合
   前記データレジスタの内容を前記メモリアドレス情報の
   少なくとも一部と置替えアドレスパスに出力し前記比較
   手段において不一致の場合前記メモリアドレス情報をそ
   のままアドレスバスに出力する出力手段と、前記データ
   レジスタおよび前記監視アドレスレジスタに対しプログ
   ラムによりデータの設定を可能とするデータ設定手段と
   を含むことを特徴とするメモリアドレス変換装置。