JPS61191074A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61191074A JPS61191074A JP3049985A JP3049985A JPS61191074A JP S61191074 A JPS61191074 A JP S61191074A JP 3049985 A JP3049985 A JP 3049985A JP 3049985 A JP3049985 A JP 3049985A JP S61191074 A JPS61191074 A JP S61191074A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- concentration
- type
- type algaas
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000013078 crystal Substances 0.000 claims abstract description 5
- 239000012535 impurity Substances 0.000 claims description 30
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 abstract description 22
- 230000005533 two-dimensional electron gas Effects 0.000 abstract description 22
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 125000005842 heteroatom Chemical group 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は、ヘテロ接合を有し且つ２次元電子ガス層を利
用することに依り高速化した半導体装置に於いて、半絶
縁性結晶基板上に形成されたノン・ドープ半導体チャネ
ル層と、該ノン・ドープ半導体チャネル層上に形成され
ヘテロ界面近傍が低不純物濃度に且つ該ヘテロ界面近傍
から離れた部分が高不純物濃度になるよう変調ドーピン
グされた半導体電子供給層とを備えてなる構成にするこ
とに依り、電子移動度及びゲート耐圧を低下させること
なく、２次元電子ガス濃度を高めることを可能とし、こ
の種の半導体装置に於ける電流駆動能力を向上するよう
にしたものである。
用することに依り高速化した半導体装置に於いて、半絶
縁性結晶基板上に形成されたノン・ドープ半導体チャネ
ル層と、該ノン・ドープ半導体チャネル層上に形成され
ヘテロ界面近傍が低不純物濃度に且つ該ヘテロ界面近傍
から離れた部分が高不純物濃度になるよう変調ドーピン
グされた半導体電子供給層とを備えてなる構成にするこ
とに依り、電子移動度及びゲート耐圧を低下させること
なく、２次元電子ガス濃度を高めることを可能とし、こ
の種の半導体装置に於ける電流駆動能力を向上するよう
にしたものである。
本発明は、ヘテロ接合を有し、２次元電子ガス層を利用
することに依り高速化した半導体装置の改良に関する。
することに依り高速化した半導体装置の改良に関する。
第４図及び第５図は、この種の半導体装置に多用されて
いるＧ ａ Ａ ｓ ／ ｎ型ＡｌＧａＡｓ系ヘテロ接
合を得る為の半導体層構造を表す要部切断側面図である
。
いるＧ ａ Ａ ｓ ／ ｎ型ＡｌＧａＡｓ系ヘテロ接
合を得る為の半導体層構造を表す要部切断側面図である
。
第４図に於いて、１は半絶縁性ＧａＡｓ基板、２はノン
・ドープＣａＡｓチャネル層、３は２次元電子ガス層、
４はｎ型ＡｌＧａＡｓ電子供給層、５はｎ型ＧａＡｓ電
極コンタクト層をそれぞれ示している。
・ドープＣａＡｓチャネル層、３は２次元電子ガス層、
４はｎ型ＡｌＧａＡｓ電子供給層、５はｎ型ＧａＡｓ電
極コンタクト層をそれぞれ示している。
各半導体層に関するデータは次の通りである。
ＧａＡｓチャネル層２
厚さ：０．８Ｃμｍ〕
ｎ型ＡｌＧａＡｓ電子供給層４
厚さ：０．０９Ｃμｍ〕
不純物濃度：１×１０１１１ 〔ＣＩＩＩ−Ｊ不純物
：シリコン（Ｓｔ） ｎ型ＧａＡＳ電極コンタクト層５ 厚さ：０．０２（μｍ〕 不純物濃度： ｌ Ｘ Ｉ Ｑ ” （ｃｓ−’）不
純物：シリコン この実施例では、ヘテロ界面から表面側に在る半導体層
にシリコンをドーピングしである。
：シリコン（Ｓｔ） ｎ型ＧａＡＳ電極コンタクト層５ 厚さ：０．０２（μｍ〕 不純物濃度： ｌ Ｘ Ｉ Ｑ ” （ｃｓ−’）不
純物：シリコン この実施例では、ヘテロ界面から表面側に在る半導体層
にシリコンをドーピングしである。
第５図に於いて、６は厚さ６０〔人〕のノン・ドープＡ
ｌ１ＧａＡｓスペーサ層を示している。
ｌ１ＧａＡｓスペーサ層を示している。
第４図に見られる半導体層構造では、ノン・ドープＧａ
Ａｓチャネル層２とｎ型ＡｌＧａＡｓ電子供給層４とが
空間的に接近している為、電子がｎ型ＡｌＧａＡｓ電子
供給層４中のドナー・イオンに依って散乱を受けたり、
ｎ型Ａｊ！ＧａＡｓ電子供給層４からのシリコン不純物
がノン・ドープＧａＡｓチャネル層２に拡散されて電子
が散乱される等の欠点があり、その結果、２次元電子ガ
ス層３での電子の移動度は思ったよりも低く、例えば７
７（Ｋ）に於いて約３００００ （ａｍ” ／Ｖ・５ａ
ｃ）程度にしかならない。然しなから、２次元電子ガス
層３に於ける電子濃度は比較的高く、ｌ ｘ ｌ Ｑ”
（ａｍ−”）程度が得うレル。
Ａｓチャネル層２とｎ型ＡｌＧａＡｓ電子供給層４とが
空間的に接近している為、電子がｎ型ＡｌＧａＡｓ電子
供給層４中のドナー・イオンに依って散乱を受けたり、
ｎ型Ａｊ！ＧａＡｓ電子供給層４からのシリコン不純物
がノン・ドープＧａＡｓチャネル層２に拡散されて電子
が散乱される等の欠点があり、その結果、２次元電子ガ
ス層３での電子の移動度は思ったよりも低く、例えば７
７（Ｋ）に於いて約３００００ （ａｍ” ／Ｖ・５ａ
ｃ）程度にしかならない。然しなから、２次元電子ガス
層３に於ける電子濃度は比較的高く、ｌ ｘ ｌ Ｑ”
（ａｍ−”）程度が得うレル。
第５図に見られる半導体層構造では、ノン・ドープＧａ
Ａｓチャネル層２とｎ型ｆｉ、１ＱａＡｓ電子供給層４
との間にノン・ドープＡｌ１ＧａＡｓスペーサ層６が介
挿されていて、空間的に分離されている為、ドナー・イ
オンに依る散乱或いはシリコン不純物に依る散乱などの
影響は抑止することができ、その結果、２次元電子ガス
層３に於ける電子の移動度は高く、例えば？？（Ｋ）に
於いて１０００００ Ｃａｎ” ／Ｖ−ｓｅｃ）を得る
ことができる。然しなから、前記のように空間的分離が
行われている為、２次元電子ガス層３に於ける電子濃度
は第４図に見られる構成の場合の半分、即ち、５ Ｘ
Ｉ Ｑ” （ａｍ−”）程度にしかならない。
Ａｓチャネル層２とｎ型ｆｉ、１ＱａＡｓ電子供給層４
との間にノン・ドープＡｌ１ＧａＡｓスペーサ層６が介
挿されていて、空間的に分離されている為、ドナー・イ
オンに依る散乱或いはシリコン不純物に依る散乱などの
影響は抑止することができ、その結果、２次元電子ガス
層３に於ける電子の移動度は高く、例えば？？（Ｋ）に
於いて１０００００ Ｃａｎ” ／Ｖ−ｓｅｃ）を得る
ことができる。然しなから、前記のように空間的分離が
行われている為、２次元電子ガス層３に於ける電子濃度
は第４図に見られる構成の場合の半分、即ち、５ Ｘ
Ｉ Ｑ” （ａｍ−”）程度にしかならない。
以上に説明したような事項が理由となって、例えば、室
温で動作させるものであって、且つ、ｎ型ＧａＡｓチャ
ネル層を用いているＧａＡｓ電界効果型トンネルに比較
すると高い電子移動度を有している点を利用しようとす
る場合には、第４図に関して説明したような半導体層構
造、即ち、第５図に関して説明した構成よりも２次元電
ガス層３に於ける電子濃度を高く採れる構成を採用し、
そして、７７（Ｋ）の低温で動作させるものであって、
且つ、高い電子移動度を利用しようとする場合には、第
５図に関して説明したような半導体層構造、即ち、ノン
・ドープＡεＧａＡｓスペーサ層６を用いる構成を採用
するようにしている。
温で動作させるものであって、且つ、ｎ型ＧａＡｓチャ
ネル層を用いているＧａＡｓ電界効果型トンネルに比較
すると高い電子移動度を有している点を利用しようとす
る場合には、第４図に関して説明したような半導体層構
造、即ち、第５図に関して説明した構成よりも２次元電
ガス層３に於ける電子濃度を高く採れる構成を採用し、
そして、７７（Ｋ）の低温で動作させるものであって、
且つ、高い電子移動度を利用しようとする場合には、第
５図に関して説明したような半導体層構造、即ち、ノン
・ドープＡεＧａＡｓスペーサ層６を用いる構成を採用
するようにしている。
ところで、第４図に見られる半導体層構造を例に採ると
、ｎ型Ａｊ！ＧａＡｓ電子供給層４に於けるドーピング
濃度と２次元電子ガス濃度との関係は、第３図に見られ
るように、ドーピング濃度を増加させるにつれて２次元
電子ガス濃度も増加する。然しながら、その場合、電子
移動度は低下すると共にゲート耐圧も低下する欠点があ
る。
、ｎ型Ａｊ！ＧａＡｓ電子供給層４に於けるドーピング
濃度と２次元電子ガス濃度との関係は、第３図に見られ
るように、ドーピング濃度を増加させるにつれて２次元
電子ガス濃度も増加する。然しながら、その場合、電子
移動度は低下すると共にゲート耐圧も低下する欠点があ
る。
本発明は、電子移動度及びゲート耐圧の低下を招来する
ことなく、２次元電子ガス濃度を高めた高速の半導体装
置を提供する。
ことなく、２次元電子ガス濃度を高めた高速の半導体装
置を提供する。
本発明一実施例を解説する為の図である第１図を借りて
説明する。
説明する。
本発明の半導体装置に於いては、例えば、半絶縁性Ｇａ
Ａｓ基板ｌ上に形成されたノン・ドープＧａＡｓチャネ
ル層２と、そのノン・ドープＧａＡｓチャネル層２上に
形成されヘテロ界面近傍が低不純物濃度に且つ咳ヘテロ
界面近傍から離れた部分が高不純物濃度になるよう変調
ドーピングされたｎ型ＧａＡｓ電子供給層とを備えてな
る構成になっている。
Ａｓ基板ｌ上に形成されたノン・ドープＧａＡｓチャネ
ル層２と、そのノン・ドープＧａＡｓチャネル層２上に
形成されヘテロ界面近傍が低不純物濃度に且つ咳ヘテロ
界面近傍から離れた部分が高不純物濃度になるよう変調
ドーピングされたｎ型ＧａＡｓ電子供給層とを備えてな
る構成になっている。
前記手段を採ると、この種半導体装置の２次元電子ガス
層に於ける電子移動度及びゲート耐圧の低下を招来する
ことなく、２次元電子ガス濃度を高め、電流駆動能力を
大きくすることができる。
層に於ける電子移動度及びゲート耐圧の低下を招来する
ことなく、２次元電子ガス濃度を高め、電流駆動能力を
大きくすることができる。
第１図は本発明一実施例の要部切断側面図を表し、第４
図及び第５図に於いて用いた記号と同記号は同部分を表
すか或いは同じ意味を持つものとする。
図及び第５図に於いて用いた記号と同記号は同部分を表
すか或いは同じ意味を持つものとする。
図に於いて１．４Ａ、４Ｂ、４Ｃはｎ型Ａｊ！ＧａＡｓ
電子供給層４を構成するｎ型Ａｊ！ＧａＡｓ層、７はソ
ース電極、８はドレイン電極、９はゲート電極をそれぞ
れ示している。
電子供給層４を構成するｎ型Ａｊ！ＧａＡｓ層、７はソ
ース電極、８はドレイン電極、９はゲート電極をそれぞ
れ示している。
この実施例が従来技術に依る半導体装置と相違する点は
、ｎ型Ａｊ！ＧａＡｓ電子供給層４を形成するに際し、
ヘテロ界面近傍に低不純物濃度のｎ型ＡｌＧａＡｓ層４
Ａを、また、ヘテロ界面近傍から離れたところに高不純
物濃度のｎ型ＡＪＧａＡｓ層４Ｂを形成し、所謂、変調
ドーピングを行っていることである。
、ｎ型Ａｊ！ＧａＡｓ電子供給層４を形成するに際し、
ヘテロ界面近傍に低不純物濃度のｎ型ＡｌＧａＡｓ層４
Ａを、また、ヘテロ界面近傍から離れたところに高不純
物濃度のｎ型ＡＪＧａＡｓ層４Ｂを形成し、所謂、変調
ドーピングを行っていることである。
ここで、ｎ型Ａｊ！ＧａＡｓ電子供給層４に於けるデー
タを例示すると次の通りである。
タを例示すると次の通りである。
（１）ｎ型ＡｌＧａＡｓ層４Ａ
厚さ：０．００２（μｍ〕
不純物濃度： ｌ Ｘ Ｉ ＣＩＯ（ｃｍ−’）不純物
：シリコン （２）ｎ型Ａｌ！ＧａＡｓ層４Ｂ 厚さ：０．０１Ｃμｍ〕 不純物濃度： ２Ｘ Ｉ Ｑ” （ｃｍ−’）不純物
：シリコン （３）ｎ型ＡｌＧａＡｓ層４Ｃ 厚さ：０．０７８Ｃμｍ〕 不純物濃度：ｌＸ１０璽８ （ＣＩＯ−３）不純物：シ
リコン 第１図に見られる実施例の左側にはｎ型不純物がドーピ
ングされた各半導体層に於ける不純物濃度ＮＯが示され
ている。
：シリコン （２）ｎ型Ａｌ！ＧａＡｓ層４Ｂ 厚さ：０．０１Ｃμｍ〕 不純物濃度： ２Ｘ Ｉ Ｑ” （ｃｍ−’）不純物
：シリコン （３）ｎ型ＡｌＧａＡｓ層４Ｃ 厚さ：０．０７８Ｃμｍ〕 不純物濃度：ｌＸ１０璽８ （ＣＩＯ−３）不純物：シ
リコン 第１図に見られる実施例の左側にはｎ型不純物がドーピ
ングされた各半導体層に於ける不純物濃度ＮＯが示され
ている。
この実施例は従来の技術を適用して容易に製造すること
ができる。
ができる。
即ち、分子線エピタキシャル成長（ｍｏｌｅｃｕｌａｒ
ｂｅａｍ ｅｐｉｔａｘｙ：ＭＢＥ）法を適用す
ることに依り、半絶縁性ＧａＡｓ基板１上に厚さ約０．
８ 〔μｍ〕程度のノン・ドープＧａＡｓチャネル層２
を成長させ、次に、前記データに示したｎ型ＡｌＧａＡ
ｓ電子供給層４と、厚さ約０．０２Ｃμｍ〕程度であり
且つ不純物濃度が約Ｉ Ｘ １０１８（ａｍ−’）程度
のｎ型ＧａＡｓ電極コンタクト層５とを成長させ、次に
、ｎ型ＧａＡｓ電極コンタクト層５の表面からｎ型ＡＩ
ＩＧａＡＳ層４Ｃに達するまで約５００ Ｃ人〕程度の
深さのリセスを形成し、次に、蒸着法及び通常のフォト
・リソグラフィ技術を適用することに依りアルミニウム
（Ａｆ）のゲート電極９を形成し、次に、蒸着法及び通
常のフォト・リソグラフィ技術を適用することに依り金
（Ａｕ） ・ゲルマニウム（Ｇｅ）からなるソース電
極７及びドレイン電極８を形成する。
ｂｅａｍ ｅｐｉｔａｘｙ：ＭＢＥ）法を適用す
ることに依り、半絶縁性ＧａＡｓ基板１上に厚さ約０．
８ 〔μｍ〕程度のノン・ドープＧａＡｓチャネル層２
を成長させ、次に、前記データに示したｎ型ＡｌＧａＡ
ｓ電子供給層４と、厚さ約０．０２Ｃμｍ〕程度であり
且つ不純物濃度が約Ｉ Ｘ １０１８（ａｍ−’）程度
のｎ型ＧａＡｓ電極コンタクト層５とを成長させ、次に
、ｎ型ＧａＡｓ電極コンタクト層５の表面からｎ型ＡＩ
ＩＧａＡＳ層４Ｃに達するまで約５００ Ｃ人〕程度の
深さのリセスを形成し、次に、蒸着法及び通常のフォト
・リソグラフィ技術を適用することに依りアルミニウム
（Ａｆ）のゲート電極９を形成し、次に、蒸着法及び通
常のフォト・リソグラフィ技術を適用することに依り金
（Ａｕ） ・ゲルマニウム（Ｇｅ）からなるソース電
極７及びドレイン電極８を形成する。
第１図について説明された実施例の２次元電子ガス層３
に於ける電子移動度は、７７（Ｋ）の状態に於いて、第
４図に見られる従来例、即ち、約１ｘｌＱ１８ （ｃｍ
弓〕程度の不純物を一様にドーピングした場合に得られ
る値と同じの約３００００〔ＣＩＩ＋２／Ｖ−３ｅＣ〕
であったが、電子濃度は約１０Ｃ％〕増加の約１．
Ｉ Ｘ １０１２ （ａｍ−’）が得られ、また、ゲ
ート耐圧は前記したような不純物を一様にドーピングし
た場合の従来例と同じであった。
に於ける電子移動度は、７７（Ｋ）の状態に於いて、第
４図に見られる従来例、即ち、約１ｘｌＱ１８ （ｃｍ
弓〕程度の不純物を一様にドーピングした場合に得られ
る値と同じの約３００００〔ＣＩＩ＋２／Ｖ−３ｅＣ〕
であったが、電子濃度は約１０Ｃ％〕増加の約１．
Ｉ Ｘ １０１２ （ａｍ−’）が得られ、また、ゲ
ート耐圧は前記したような不純物を一様にドーピングし
た場合の従来例と同じであった。
このように、第１図に見られる実施例では、第４図に見
られる従来例、即ち、不純物を一様にドーピングして形
成されｎ型ＡｎＧａＡｓ電子供給層４を有するものと比
較すると、同じ電子移動度並びにゲート耐圧を得ながら
、２次元電子ガス濃度を１０〔％〕も増加させることが
できた。
られる従来例、即ち、不純物を一様にドーピングして形
成されｎ型ＡｎＧａＡｓ電子供給層４を有するものと比
較すると、同じ電子移動度並びにゲート耐圧を得ながら
、２次元電子ガス濃度を１０〔％〕も増加させることが
できた。
本実施例に於いて、ヘテロ界面をなすｎ型ＡｌＧａＡｓ
層４Ａの厚さを０．００２ （、ｃｒｍ）よりも薄くす
ると２次元電子ガス濃度は更に増加し、不純物を２ Ｘ
１０１８（ａｍ−’）程度に一様にドーピングした場
合の値に近づくが、電子移動度は低下してしまう。
層４Ａの厚さを０．００２ （、ｃｒｍ）よりも薄くす
ると２次元電子ガス濃度は更に増加し、不純物を２ Ｘ
１０１８（ａｍ−’）程度に一様にドーピングした場
合の値に近づくが、電子移動度は低下してしまう。
前記したように、ｎ型ＡｌＧａＡｓ電子供給層４のドー
ピング量としテＩ Ｘ １０１８（ｃｍ−’）と２Ｘ
Ｉ Ｑ１８（ａｍ−”）を選択した場合、ヘテロ界面に
於ける低濃度のｎ型ＡｆＧａＡｓ層４Ａの厚さとしては
１０〜２０ 〔人〕程度が最適である。
ピング量としテＩ Ｘ １０１８（ｃｍ−’）と２Ｘ
Ｉ Ｑ１８（ａｍ−”）を選択した場合、ヘテロ界面に
於ける低濃度のｎ型ＡｆＧａＡｓ層４Ａの厚さとしては
１０〜２０ 〔人〕程度が最適である。
第２図は本発明に於ける他の実施例の要部切断側面図を
表し、第１図、第４図、第５図に於いて用いた記号と同
記号は同部分を表すか或いは同じ意味を持つものとする
。
表し、第１図、第４図、第５図に於いて用いた記号と同
記号は同部分を表すか或いは同じ意味を持つものとする
。
図に於いて、４Ｄ、４Ｅはｎ型ＡｌＧａＡｓ電子供給層
４の一部を構成するｎ型ＡｌＧａＡｓ層をそれぞれ示し
ている。
４の一部を構成するｎ型ＡｌＧａＡｓ層をそれぞれ示し
ている。
この実施例が第１図に関して説明した実施例と相違する
点は、不純物濃度が２Ｘ ｌ Ｏ” （ｅｌｌ−’）
であるｎ型ＡｌＧａＡｓ層を多層にしたことであり、図
示のｎ型ＡｆＧａＡｓ層４Ｂ及び４Ｅがそれに相当する
ものである。また、４Ｄは不純物濃度がＩ Ｘ １０Ｉ
８（ｃａ−’）であるｎ型ＡｌＧａＡｓ層であり、ｎ型
ＡｌＧａＡｓ層４Ｂ、４Ｄ、４Ｅの厚さはそれぞれ０．
０１Ｃμｍ〕である。
点は、不純物濃度が２Ｘ ｌ Ｏ” （ｅｌｌ−’）
であるｎ型ＡｌＧａＡｓ層を多層にしたことであり、図
示のｎ型ＡｆＧａＡｓ層４Ｂ及び４Ｅがそれに相当する
ものである。また、４Ｄは不純物濃度がＩ Ｘ １０Ｉ
８（ｃａ−’）であるｎ型ＡｌＧａＡｓ層であり、ｎ型
ＡｌＧａＡｓ層４Ｂ、４Ｄ、４Ｅの厚さはそれぞれ０．
０１Ｃμｍ〕である。
本実施例では、ドーピング層、即ち、ｎ型ＡｌＧａＡｓ
電子供給層４内に於けるゲート電圧の電界分布がより一
様になる為、電子の制御が容易となる利点がある。
電子供給層４内に於けるゲート電圧の電界分布がより一
様になる為、電子の制御が容易となる利点がある。
本発明に於いて、各半導体層の成長には、ＭＢＥ法を適
用しているが、急峻なペテロ界面を形成したり或いは１
０〜２０ 〔人〕程度の非常に薄い層での変調ドーピン
グを行ったりする場合に適用し得るエピタキシャル成長
技術としては、現在のところ、これが最適である。また
、結晶系としては、Ｇ ａ Ａ ｓ ／ Ａ Ｉ Ｇ
ａ Ａ ｓ系を用いた事例を説明しているが、この外、
ＩｎＧａＡｓ／ＩｎＡ／！Ａｓ系やＩｎＰ／ＩｎＧａＡ
ｓ系にも本発明を実施することが可能である。
用しているが、急峻なペテロ界面を形成したり或いは１
０〜２０ 〔人〕程度の非常に薄い層での変調ドーピン
グを行ったりする場合に適用し得るエピタキシャル成長
技術としては、現在のところ、これが最適である。また
、結晶系としては、Ｇ ａ Ａ ｓ ／ Ａ Ｉ Ｇ
ａ Ａ ｓ系を用いた事例を説明しているが、この外、
ＩｎＧａＡｓ／ＩｎＡ／！Ａｓ系やＩｎＰ／ＩｎＧａＡ
ｓ系にも本発明を実施することが可能である。
本発明の半導体装置では、半絶縁性結晶基板上に形成さ
れたノン・ドープ半導体チャネル層と、該ノン・ドープ
半導体チャネル層上に形成されヘテロ界面近傍が低不純
物濃度に且つ該ヘテロ界面近傍から離れた部分が高不純
物濃度になるよう変調ドーピングされた半導体電子供給
層とを備えてなる構成になっている。
れたノン・ドープ半導体チャネル層と、該ノン・ドープ
半導体チャネル層上に形成されヘテロ界面近傍が低不純
物濃度に且つ該ヘテロ界面近傍から離れた部分が高不純
物濃度になるよう変調ドーピングされた半導体電子供給
層とを備えてなる構成になっている。
このような構成を採ると、２次元電子ガス層に於ける電
子移動度及びゲート耐圧の低下を招来することなく２次
元電子ガス濃度を高めることができ、従って、電流駆動
能力は向上する。
子移動度及びゲート耐圧の低下を招来することなく２次
元電子ガス濃度を高めることができ、従って、電流駆動
能力は向上する。
第１図及び第２図は本発明に於けるそれぞれ異なる実施
例の要部切断側面図、第３図はドーピング濃度対２次元
電子ガス濃度の関係を説明する為の線図、第４図及び第
５図は従来の半導体装置に多用されているＧ ａ Ａ
ｓ ／ ｎ型ＡｌＧａＡｓ系ヘテロ接合を得る為の半導
体層構造を示す要部切断側面図をそれぞれ表している。 図に於いて、１は半絶縁性ＧａＡｓ基板、２はノン・ド
ープＧａＡｓチャネル層、３は２次元電子ガス層、４は
ｎ型ＡｌＧａＡｓ電子供給層、４Ａ、４Ｂ、４Ｇ、４Ｄ
、４Ｅはｎ型ＡｌｌＧａＡｓ層、５はｎ型ＧａＡｓ電極
コンタクト層、６はノン・ドープＡｊ！ＧａＡｓスペー
サ層、７はソース電極、８はドレイン電極、９はゲート
電極をそれぞれ示している。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 一 本発明一実施例の要部切断側面図 第１図 本完明−実施例の要部切断側面図 第２図 Ｓｉのドービンヴ濃度代ｍ−３） ドーピング濃度対２次元電子ガス源度の関係を示す線図
第３図 従来の半導体層の構成を示す要部切断側面図第４図 従来の半導体層の構成を示す要部切断側面図第５図
例の要部切断側面図、第３図はドーピング濃度対２次元
電子ガス濃度の関係を説明する為の線図、第４図及び第
５図は従来の半導体装置に多用されているＧ ａ Ａ
ｓ ／ ｎ型ＡｌＧａＡｓ系ヘテロ接合を得る為の半導
体層構造を示す要部切断側面図をそれぞれ表している。 図に於いて、１は半絶縁性ＧａＡｓ基板、２はノン・ド
ープＧａＡｓチャネル層、３は２次元電子ガス層、４は
ｎ型ＡｌＧａＡｓ電子供給層、４Ａ、４Ｂ、４Ｇ、４Ｄ
、４Ｅはｎ型ＡｌｌＧａＡｓ層、５はｎ型ＧａＡｓ電極
コンタクト層、６はノン・ドープＡｊ！ＧａＡｓスペー
サ層、７はソース電極、８はドレイン電極、９はゲート
電極をそれぞれ示している。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 一 本発明一実施例の要部切断側面図 第１図 本完明−実施例の要部切断側面図 第２図 Ｓｉのドービンヴ濃度代ｍ−３） ドーピング濃度対２次元電子ガス源度の関係を示す線図
第３図 従来の半導体層の構成を示す要部切断側面図第４図 従来の半導体層の構成を示す要部切断側面図第５図
Claims (1)
- 【特許請求の範囲】 半絶縁性結晶基板上に形成されたノン・ドープ半導体
チャネル層と、 該ノン・ドープ半導体チャネル層上に形成されヘテロ界
面近傍が低不純物濃度に且つ該ヘテロ界面近傍から離れ
た部分が高不純物濃度になるよう変調ドーピングされた
半導体電子供給層と を備えてなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3049985A JPS61191074A (ja) | 1985-02-20 | 1985-02-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3049985A JPS61191074A (ja) | 1985-02-20 | 1985-02-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61191074A true JPS61191074A (ja) | 1986-08-25 |
Family
ID=12305509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3049985A Pending JPS61191074A (ja) | 1985-02-20 | 1985-02-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61191074A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63134555U (ja) * | 1987-02-24 | 1988-09-02 | ||
| JPH02240937A (ja) * | 1989-03-14 | 1990-09-25 | Matsushita Electron Corp | 電界効果トランジスタ |
-
1985
- 1985-02-20 JP JP3049985A patent/JPS61191074A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63134555U (ja) * | 1987-02-24 | 1988-09-02 | ||
| JPH02240937A (ja) * | 1989-03-14 | 1990-09-25 | Matsushita Electron Corp | 電界効果トランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6255315B2 (ja) | ||
| US5206527A (en) | Field effect transistor | |
| JPS63281475A (ja) | 半導体装置の製造方法 | |
| JPH0697463A (ja) | 静電誘導型半導体装置 | |
| JPS61191074A (ja) | 半導体装置 | |
| JP2500459B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2578745B2 (ja) | 電界効果トランジスタ | |
| JPH06105717B2 (ja) | 電界効果型半導体装置 | |
| JPH11214676A (ja) | 半導体装置 | |
| JPS5891681A (ja) | 電界効果型トランジスタ | |
| JPH0789586B2 (ja) | 半導体装置 | |
| JP2708492B2 (ja) | 半導体装置の製造方法 | |
| JPH0371774B2 (ja) | ||
| JPH05275453A (ja) | 接合ｆｅｔ及びその製造方法 | |
| JPS63232374A (ja) | 半導体装置 | |
| JPH028450B2 (ja) | ||
| JPS6376380A (ja) | 半導体装置 | |
| JPH06252175A (ja) | 高電子移動度トランジスタ | |
| JPH0513467A (ja) | 高電子移動度トランジスタとその製造方法 | |
| JPH03133143A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH02192739A (ja) | ヘテロ接合電界効果トランジスタ | |
| JPS62144367A (ja) | 接合型電界効果トランジスタ | |
| JPS60210879A (ja) | 電界効果トランジスタ | |
| JPS63281474A (ja) | 半導体装置 | |
| JPS6367342B2 (ja) |