JPS61189638A - 位置検知装置 - Google Patents

位置検知装置

Info

Publication number
JPS61189638A
JPS61189638A JP60029459A JP2945985A JPS61189638A JP S61189638 A JPS61189638 A JP S61189638A JP 60029459 A JP60029459 A JP 60029459A JP 2945985 A JP2945985 A JP 2945985A JP S61189638 A JPS61189638 A JP S61189638A
Authority
JP
Japan
Prior art keywords
mark
sensing
resolving power
position detection
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60029459A
Other languages
English (en)
Inventor
Koji Uda
宇田 幸二
Yuichi Kumabe
隈部 祐一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP60029459A priority Critical patent/JPS61189638A/ja
Publication of JPS61189638A publication Critical patent/JPS61189638A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の属する分野] 本発明は、被検査体例えば半導体ウェハなどの位置検知
マークをlff1ll!装置により踊像し、その映像信
号からウェハ位置を認識するウェハ位置検知装置に関す
る。
[従来の技術の説明] 従来、半導体焼付装置におけるマスクとウェハの自動的
なアライメントは、次のように行なっていた。先ず最初
にプリアライメントと呼ばれる予備的位置合せを実施す
る。このプリアライメン1〜では、ウェハの外形、例え
ば円板の一部を切除した形状を利用して、ウェハ位置を
機械的に検知する。その後、マスクとウェハのそれぞれ
に設けたアライメントマークを検知し、検知した信号に
より、マスクまたはウェハを互いに直交する方向および
回転方向に移動して、最終のアライメントを行なう。
ここで、前記機械的プリアライメント精度は、プリアラ
イメント3A置およびウェハ等の機械的精度に依存し、
高々± 100μm程度である。したがって、このまま
では、最終のアライメントを開始する際のずれ出が大き
くなり、最終および総合のアライメント時間が良くなる
ことがある。そこで、最終のアライメントの前に光学的
なプリアライメントを行ない、ウェハを予めある範囲に
追いこむステップを設けている。
この光学的プリアライメントは、機械的に予備合わせさ
れてステージ上に送られたウェハを、TVカメラを用い
て、ウェハのプリアライメントマークの直交軸方向の位
置および回転ずれを検知し、位置合せを行なうものであ
る。
ところで、このステップにおいて、先の機械的プリアラ
イメントの精度の低さ、あるいは他の装置を混用した場
合のプリアライメントマーク位置のずれなどが原因とな
って、撮像視野内に位置合せマークが入らない場合があ
る。この場合にはウェハの乗ったステージを移動させて
、ウェハが視野内に入る用にウェハを模索してマーク位
置を検知している。ここでマーク位置検知の分解能と検
知スピードは、互いに反比例の関係にあり、撮像画面上
の画素のサンプ・リング周期によって決まる。
つまりサンプリング周期を短くして分解能を上げれば、
画素数が増え、位置検知のスピードは低下してしまう。
従来例では、位置検知マークが視野内にある場合とない
場合とで同一のサンプリング周期、すなわち同一の分解
能で位置検知を行っていたため、特に位置検知マークが
視野内にない場合の模索に長時間を要するという不都合
があった。
しかし、位置検知マークが視野内にない場合には、分解
能は荒くても充分である。例えばサンプリング周期を2
倍にすることにより位置検知時間を1/2に短縮するこ
とができる。ここに従来例を改善できる可能性がある。
[発明の目的] 本発明の目的は、位置検知装置において、ウェハ上の位
置検知マークを検知する際に、位置検知マークの視野上
の位置によりマーク検知の分解能を可変させ、適正な分
解能を選択するという構想に基づき、位置検知時間を短
縮し、スルーブツトを向上させることにある。
[実施例の説明] 本発明を図示の実施例に基づいて詳細に説明する。
第1図は本実施例に従って構成した位置検知装置の概略
図である。同図において、ハロゲンランプ等から成る光
源1から射出される照明光に沿って、順次に照明用レン
ズ2、絞り3、リレーレンズ4、プリズム5が配置され
ている。プリズム5において照明光は下方に屈折され、
更にその光路上には対物レンズ6、ウェハ7が設置され
ている。
一方、ウェハ7の反射光が対物レンズ6を経由してプリ
ズム5から撮像素子11に至る光路上には、順次にリレ
ーレンズ8、折り曲げミラー9、エレクタ10が配列さ
れている。以上の構成により、ウェハ7は光iiによる
照明光により照射され、ウェハ7」二の像は対物レンズ
6、プリズム5、リレーレンズ8、エレクタ10を介し
て撮像索子11の撮像面に結1徴される。
信号処理部12は、撮像索子11から出力される画像信
号に基づいてマーク位置を検知し、コントロール部13
は、信号処理部12の出力よりマーク位置を判定する。
駆動回路14および駆動部15は、コントロール部13
からの出力信号に基づいてウェハステージ16を移動す
る。ウェハステージ16は直交2軸方向および回転方向
に駆動可能である。
第2図はウェハ7上の位置検知用マークをモニタテレビ
に画面表示をする際に、その積算輝度情報を演算するた
めの画素配列の説明図である。第3図は積算を行なうた
めの画像信号処理図である。
画素Pは画面をX方向にN分割、Y方向にM分割するこ
とにより形成される。画素P1.i)はY方向の1番目
、X方向の1番目の画素を表わずものとする。Y方向の
分割数Mは、通常、水平走査ライン数に一致しており、
一画面をMN個の画素に分割するためには、各−水平同
期信号区間内に、後述するアナロ久デジタル変換器によ
るサンプリングをN回行なえばよい。サンプリングされ
たビデオ信号は、ビデオアンプ21を経由して、アナロ
グ・ディジタル変換器22によりディジタルデ−タに変
換される。テレビジョンの走査が、線順次方式の場合に
は、変換されるデータの順序は、D(P(1,1))、
D(P(1,2))、・・・。
D(P(1,N))、D(P(2,1))、・・・。
D (P (M、 N) )となる。したがって、X方
向の加算は一走査ラインを加算し続け、その結果を積算
メモリ26に格納すればよいのに対して、Y方向の加算
は一画素毎に積算メモリ29からデータを読み出して加
算し、その結果をいま読み出したアドレスに格納しなけ
ればならない。
水平方向の分vノ画素数Nは要求される位置検知用マー
・りの読取精度によって決定されるが、通常は500画
素程度であり、1画素のサンプリング時間は100ナノ
秒以下になる。つまりY方向の加算においては100ナ
ノ秒以内に、アナログ・ディジタル変換器22、積算メ
モリ29のリード/ライト、および加算の動作を行わな
ければならないことになる。これを実現するために、加
算回路は、要所にラッチを設けている。すなわち、Y方
向の加算用として、アナログ・ディジタル変換器22と
加算器27の間および加算器27と積算メモリ29の間
に、それぞれラッチ23.28および30が挿入され、
高速の演算を可能にしている。また、この回路ではアナ
ログ・ディジタル変換器22、積算メモリ29のリード
/ライトおよび加算の動作のそれぞれを100ナノ秒以
Fで行なえばよいので、見かけ上は動作速度が従来例に
比べて3倍遅くても良く、ハードウェアの設計が容易に
なる。またX方向の積算メモリ26の前段にはX方向に
データを加算する加算器24が設けられ、アナログ・デ
ィジタル変換器22と加i器24との間および加算器2
4と積算メモリ26との間にはそれぞれの前述のラッチ
23および他のラッチ25が挿入されている。
第3図に示すブロック回路図において、点線で囲まれた
ブロックXはX方向の画素の濃度を加算するブロック、
ブロックYはY方向の画素の濃度を加算するブロックで
ある。
TVカメラコントロール部から送られてくるビデオ信号
は、ビデオアンプ21で増幅され、アナログ・ディジタ
ル変換器22でディジタル化された後にラッチ23に格
納される。この回路におけるディジタルデータのビット
数は特に限定はない。例えばアナログ・ディジタル変換
器22は8ビツト、加算器24.27および積算メモリ
26.29は16ビツト構成である。31はマイクロプ
ロセッサのデータバスである。ここにコントロール回路
32がつながっており、この処理回路のタイミングやシ
ーケンスを制御している。また、マイクロプロセッサは
このデータバス31を介して、積算メモリ26.29に
アクセスすることが可能である。33.34はそのため
のバッファであり、リード/ライト時に動作する。
一方、35はマイクロプロセッサより積算メモリ26、
29をアクセスする際のアドレスバスである。
メモリアドレス切換回路36.37はX、Yアドレス回
路38で発生ずる積算実行時のメモリアドレスとアドレ
スバス上のアドレスの切換えを行なう。X。
Yアドレス発生回路38は、発成器39よりの基本周波
数を分周することにより同期をとるが、同時に外部同期
信号となるTV同期信号を発生して外部のカメラコント
ロールユニットを同期させる。発掘器39の基本周波数
は、分周カウンタ40により分周され、アナログ・ディ
ジタル変換器22、ラッチ23、25.28.30にお
いて必要なシステムクロックを作り出す。このクロック
は画素サンプリングの周波数として、位置検出の分解能
を決定する。このクロックの周波数は可変であり、デー
タバス31よりマイクロプロセッサから最適値をプリセ
ットレジスタ41に設定することにより決められる。処
理回路の構成は以上の通りである。
次に、上記構成に係る装置のマーク位置検知動作を第4
図のフローチャートを参照しながら説明する。ステップ
51より計測がスタートすると、まずステップ52で画
素サンプリング周波数を決めることにより位置検知の分
解能を設定する。ここではマークの模索の必要性から処
理時間を優先させて分解能を荒く設定する。この状態で
ステップ53でX、Y方向独立に画素の積算を実行し、
1qられた積算データよりマイクロプロセッサでスライ
スレベルを設定し、ステップ54において2値化を行な
い、ステップ55でその2値化データよりピーク位置つ
まりマーク位置を検出する。
ここでマーク中心が画面上にあるかどうかの判定をステ
ップ56で行ない、中心が存在しない場合にはマークを
模索するためにステップ51でウニハスデージの移動を
行なう。ウェハ移動後再び、積算、2値化、マーク位置
検出をくりかえし、再びステップ56のマーク中心判定
を行なう。マーク中心が画面上に入ったときはステップ
58において分解能の判別をし、分解能が低い設定であ
れば、ステップ59において分解能を上げたあと最終的
なマーク位置検出のループ処理(ステップ53〜58)
を行ない、ステップ60で位置検知を終了する。
[発明の効果] 以上説明したように、本発明によれば、位置検知マーク
の視野上の位置によりマーク検知の分解能を可変させ、
適正値に設定することによって、マーク位置検知時間を
短縮できるという効果がある。
【図面の簡単な説明】
第1図は、本発明の一実施例に係る位置検知装置の構成
図、 第2図は、第1図の装置におけるテレビ画面の画素分割
の説明図、 第3図は、第1図の装置における画像信号処理回路のブ
ロック構成図、 第4図は、第1図の装置における位置検知動作のフロー
チャート図である。 1:光源、7:ウェハ、11:撮像素子、12:信号処
理部、13:コントロール部、14:駆動回路、15:
駆動部、16:ウェハステージ、22:アナログ・ディ
ジタル変換器、23.25.28.30:ラッチ、24
゜27:加算器、2B、29:積算メモリ、31:マイ
クロプロセッサのデータバス、32:コントロール回路
、35:マイクロプロセッサのアドレスバス、36.3
7:メモリアドレス切換回路、38:X、Yアドレス回
路、39;発振器、40:分周カウンタ、41ニブリセ
ツトレジスタ。 図面の浄書(内容に変更なし) @1図 第2図 第4図 手続補正書幅発) 昭和60年4月10日 特許庁長官  志 賀  学 殿 1、事件の表示 昭和60年 特 許 願 第29459号2、発明の名
称 位置検知装置 3、補正をする者 事件との関係   特許出願人 居 所 東京都大田区下丸子3−30−2名 称 (1
00)キャノン株式会社 代表名  賀 来 龍 三 部 4、代理人 〒105

Claims (1)

  1. 【特許請求の範囲】 1、位置検知用マークを有する被検査体を撮像する手段
    と、この撮像手段から出力される撮像輝度信号をサンプ
    リングして画素に分割する手段と、前記輝度信号のサン
    プリングのための基準クロックを発生する手段と、前記
    サンプリング輝度信号を規定方向に積算する手段と、こ
    の積算手段から出力される積算輝度情報に基づき上記被
    検査体の位置を検知する位置検知手段とを有する位置検
    知装置において、前記輝度信号サンプリング用の基準ク
    ロックの周波数を可変としたことを特徴とする位置検知
    装置。 2、前記輝度信号サンプリング用の基準クロックの周波
    数として、撮像画面上の位置検知マークの位置に基づく
    適正値を選択するようにした特許請求の範囲第1項記載
    の位置検知装置。
JP60029459A 1985-02-19 1985-02-19 位置検知装置 Pending JPS61189638A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60029459A JPS61189638A (ja) 1985-02-19 1985-02-19 位置検知装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60029459A JPS61189638A (ja) 1985-02-19 1985-02-19 位置検知装置

Publications (1)

Publication Number Publication Date
JPS61189638A true JPS61189638A (ja) 1986-08-23

Family

ID=12276682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60029459A Pending JPS61189638A (ja) 1985-02-19 1985-02-19 位置検知装置

Country Status (1)

Country Link
JP (1) JPS61189638A (ja)

Similar Documents

Publication Publication Date Title
US4688088A (en) Position detecting device and method
US4794648A (en) Mask aligner with a wafer position detecting device
US7466854B2 (en) Size checking method and apparatus
JPS6236635B2 (ja)
JPH025011B2 (ja)
KR960013357B1 (ko) 화상데이타 검사방법 및 장치
US20020028013A1 (en) Size checking method and apparatus
JPS61189638A (ja) 位置検知装置
JPH04295748A (ja) パターン検査装置
JP2924289B2 (ja) 回路基板のガラス量測定方法及びその装置
JPS5837923A (ja) フオトマスクの検査装置
JPS60222855A (ja) 位置検知方法
US4765744A (en) Method for testing a photomask
JP3273049B2 (ja) ウエハのアライメント方法
JP2561050B2 (ja) 繰返しパターンの欠陥検査装置
JP3365166B2 (ja) 合わせずれ測定装置および合わせずれ測定方法
JPS5821110A (ja) パタ−ン検査装置
JPS6062118A (ja) 位置検出装置
JPS60222860A (ja) 位置検出装置
JPS60195932A (ja) 位置検出装置
JPS60222861A (ja) 位置検知方法
JPH04278555A (ja) 微少寸法測定装置
JPS6221219A (ja) 位置検出装置
JPH0334001B2 (ja)
JPS60195933A (ja) 位置検出装置