JPS61187076A

JPS61187076A - ベクトル処理装置

Info

Publication number: JPS61187076A
Application number: JP60026893A
Authority: JP
Inventors: Koichi Ishii; 石井　幸一; Yaoko Yoshida; 吉田　八穂子
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1985-02-14
Filing date: 1985-02-14
Publication date: 1986-08-20
Also published as: JPH0431145B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明はベクトル処理装置に係り、特に新しい形式のベ
クトル演算に好適なベクトル処理装置に関する。

〔発明の背景〕

従来、汎用スカラ演算等を行うデータ処理装置に、ベク
トル演算の進行を管理するエレメントカウンタと、ベク
トル要素間の演算を行う演算器とを付加し、ベクトルオ
ペランドデータのメモリアクセスは上記データ処理装置
の記憶制御回路を用い、メモリ上のベクトル間の演算を
パイプラインで実行することにより、少ないハードウェ
ア量を追加することによって高速にベクトルデータを処
理することのできるベクトル処理装置は、既に知られて
いる（特願昭５２−１５２３．５２−２３９６．５２−
２４０３）。このようなベクトル処理装置は、データの
演算結果によらず、各ベクトルオペランドのインデクス
が一様に増加するタイプのメクトル処理を行うのを原則
としていた。従って、エレメントカウンタは１本あれば
制御が可能であり、ベクトルオペランドアドレスレジス
タの更新もあらかじめ予測可能であった。ところが、各
ベクトルオペランドのインデクスの増加が、データの演
算結果に依存するようなベクトル演算については、ベク
トル化して高速処理することができなかった。その理由
としては、１つ１′！、終了判定用のエレメントカウン
タと、処理完了要素対応のエレメントカウンタをそれぞ
れオペランド毎に独立に持っていないこと、もう一つは
データの演算結果をベクトルオペランドアドレスレジス
タに反映させることができないことがあげられる。

〔発明の目的〕

本発明の目的は、ベクトル演算の範囲を必ずしも同一で
ない要素番号を持つ要素間にまで広げ、かつパイプライ
ン的に効率よく処理を行うことによって、これまで効率
のよいベクトル処理化ができなかったデータベース処理
等をベクトル化し。

効率よく処理するベクトル処理装置を提供することにあ
る。

〔発明の概要〕

本発−明は、１組ないし複数のベクトルオペランドの要
素を順次読出し、演算結果を順次ベクトルオペランドに
格納するベクトル処理装置において、演算終了判定用の
エレメントカウンタと、メモリへの格納終了要素に対応
する処理済ベクトル要素番号を保持するエレメントカウ
ンタを、それぞれ各オペランド対応に設けることによっ
て、新しい形式のベクトル演算を割込み可能な処理とし
て実現し、ページ変換例外等による割込み処理が必要な
仮想記憶方式のデータ処理環境下でも、効率よいベクト
ル処理が可能となるようにしたことである。

〔発明の実施例〕

以下、本発明の一実施例を図面にもとづき説明する。

第１図は本発明の一実施例であり、汎用スカラ処理装置
にベクトル演算機構を付加して構成した本発明ベクトル
処理装置の全体構成図である。第１図において、１１は
汎用スカラ処理装置であり、バッファストレージ制御ユ
ニットｌ、アドレス制御ユニット２、命令制御ユニット
３、汎用レジスタ（ＧＰＲ）４及び演算制御ユニット５
で構成される。スカラ処理装［１１は入出力制御ユニッ
ト１０と共に主記憶制御ユニット８を介し、主記憶装置
９との間でデータの読み書きを行う。主記憶制御ユニッ
ト８は、主記憶装置９内のデータの写しを格納している
バッファストレージを内蔵している。

汎用スカラ処理装置１１の演算制御ユニット５には、さ
らに拡張ベクトル演算ユニット（ＥＸＶＵ）７が付加さ
れている。この拡張ベクトル演算ユニット７が本発明の
中心をなし、新しい形式のベクトル演算、すなわち、演
算する要素番号が先行するベクトル要素間の演算結果に
より決定されるようなベクトル演算（以下、拡張ベクト
ル演算と呼ぶ）を実行する。

第１図における拡張ベクトル演算の動作について説明す
る前に、まず拡張ベクトル演算を行う命令の一例である
マージジョイン命令について述べる。

マージジョイン命令の命令フォーマットと概略動作を第
２図に示す。マージジョイン命令は４バイト長命令であ
る。命令の第０〜１５ビツトが。

マージジョイン命令であることを示すオペコードである
。命令の第１６〜２３ビツトは意味を持たない。命令の
第２４〜２７ビツト（Ｒ１フィールド）で示される番号
から４本連続した番号の汎用レジスタに、第２オペラン
ドのプライマリ・エレメント・カウンタ（以下○Ｐ２第
１カウンタと略称する）、第３オペランドのエレメント
・カウンタ（以下、ＯＰ３カウンタと略称する）、第１
オペランドのエレメント・カウンタ（以下、ＯＰＩカウ
ンタと略称する）、第２オペランドのセカンタリ・エレ
メント・カウンタ（以下、○Ｐ２第２カウンタと略称す
る）が指定される。第２オペランドに２種のカウンタが
あるのは、バックトラック（後述する）のときに必要な
ためである。第２８〜３１ビツト（Ｒ２フィールド）で
示される汎用レジスタには、デュアルベクトル記述テー
ブル（以下ＤＴと略記する）の先頭アドレスであるＤＴ
　Ｏ（Ｄｅｓｃｒｉｐｔｉｏｎ　Ｔａｂｌｅ　Ｏｒｉｇ
ｉｎ）が指定されている。ＤＴは主記憶装置９上にあり
、各ベクトルオペランドの先頭アドレスと、最大要素個
数が記述されている。ＤＴによって間接的に指定された
ベクトルオペランドは、前半４バイトがデータを識別す
るための符号なし整数で、後半４バイトがソートする対
象となるデータ部である。第２図では、ＯＰ２最大個数＝４０Ｐ３最大個数＝６０Ｐ１屑大個数＝４でマージジョイン命令を適用した時の様子を示している
。なお、第２図中、「＃」は要素番号を示す。

第３図はマージジョイン命令の動作を示すＰＡＤ（Ｐｒ
ｏＨｒａｍ　Ａｎａｌｙｓｉｓ　Ｄｉａｇｒａｍ）であ
る。第３図において、ｎｌ、ｎ、、、ｎ３．ｎ、はそれ
ぞれ・要素番号を保持するエレメントカウンタの初期値
であり、整数値をとる。また、０≦ｎｔ≦ｉｍａｘ。

Ｏ≦ｎ２≦ｊｍａｘ、ｏ≦ｎ３≦ｋｍａｘ＋　Ｏ≦ｎ４
’≦ｉ　ｒａａｘであるものとする。こ−で、　　ｉ　
ｗａｘ、　ｊ　ｔａａｘｅｋ　ａ＋ａｘは拡張ベクトル
演算の演算終了条件を規定する最大要素番号である。Ｉ
ＮＣは、下記を満たす関数とする。

なお、ｉ＝ｔｗａｘのときは、　Ａ（ｉ）、　ｒｅａｒ
＝Ａ（＋＋１）、ｒｅａｒはｆａｌｓｅとなり、　Ａ（
ｉ　）、　ｒｅａｒ≠Ａ（ｉ　＋　１　）、　ｒｅａｒ
はしｒｕｅになるものとする。ｊ＝ｊ　ｌ１ａｘも同様
である。

第２図と第３図の対応は次の通りである。

ＯＦ２の前半４バイト←→Ａ　（ｉ　）　、　ｆｒｏｎ
ｔ；ＯＦ２の後半４バイト←→Ａ　（ｉ　）、ｒｅａｒ
○Ｐ３の前半４バイトＨＢ　（ｉ　）　、　ｆｒｏｎ七
：ＯＦ２の後半４バイト−Ｂ　（ｉ　）、ｒｅａｒ○Ｐ
１の前半４バイト←→Ｃ（ｉ　）　、　ｆｒｏｎｔ：Ｏ
ＰＩの後半４バイト←→（：、　（ｉ　）、ｒｅａｒ○
Ｐ２の最大要素個数Ｈｉ　ｗａｘ；ＯＦ２の最大要素個数−ｊ　ｍａｘＯＰＩの最大要素個数←→ｋ　ｗａｘなお、ベクトルデータの前半４バイトをフロント部（ｆ
ｒｏｎｔ、）　、後半４バイトをリア部（ｒｅａｒ）と
呼び、このようなフロント部とリア部という２つの部分
から成るベクトルを以下デュアルベクトルと呼ぶことに
する。

マージジョイン命令は、２本のリア部についてソート済
のデュアルベクトルを入力として、そのリア部を比較し
、一致したら各デュアルベクトルのフロント部をとり出
して新しいデュアルベクトルを出力する命令といえる。

マージジョイン命令は、リレーショナルデータベースに
おけるテーブルのジョイン処理等に有効である−１＋　
ｊの増加がＡ（ｉ）、Ｂ（ｊ）のリア部の比較結果に依
存しているので、マージジョイン命令は拡張ベクトル命
令の一例といえる。

次に、第１図において、マージジョイン命令を実行する
時の動作について説明する。

バッファストレージ制御ユニット１からパス１３を通し
て読み出された命令は、命令制御ユニット３にて解読さ
れる。マージジョイン命令であると解読されると、Ｒ２
フィールドで示される番号の汎用レジスタ４の内容ＤＴ
Ｏが、パス４５を通して読み出され、演算制御ユニット
５に送られる。

命令制御ユニット３は、パス３５により演算制御ユニッ
ト５に対し、マージジョイン命令であること、及び使用
するレジスタ番号（Ｒ１，Ｒ２フィールド）を知らせ、
演算制御ユニット５に制御を移す。演算制御ユニット５
は、汎用レジスタ４から読み出されたＤＴ○をパス５２
を通してアドレス制御ユニット２に送る。同時に、演算
制御部ユニット５はＲ１フィールドで示される汎用レジ
スタ４の内容を読み出して保持する。

第４図は、第１図のバッファストレージ制御ユニット１
、アドレス制御ユニット２．演算制御ユニット５の詳細
構成を示したものである。以下。

第４図により第１図の動作をより詳細に述べる。

パス４５を通して、汎用レジスタ４から送られてきたＤ
ＴＯは、演算制御ユニット５内のワークアドレスレジス
タ（ＷＢＲ）５０１にセットされる。同様に、マージジ
ョイン命令のＲ１フィールドで示される番号の汎用レジ
スタ４の内容（○Ｐ２第１カウンタ）は、ワークアドレ
スレジスタ（ＷＡＲ）５００にセットされる。ＷＢＲ５
０１にセットされたＤＴＯは、パス５２を通してアドレ
ス制御ユニット２内のフェッチ専用アドレスレジスタ（
以下ＳＡＢと略記する）２０１にセットされる。５ＡＢ
２０１の内容ＤＴＯは、パス２１ｂを通してバッファス
トレージ制御ユニット１に送られる。ＤＴＯは、アドレ
ス変換回路（以下ＡＴ（１）と略記する）１０１により
仮想アドレスから実アドレスに変換され、求まった実ア
ドレスがバッファアドレスレジスタ（以下ＢＳＡＲ（１
）と略記する）１０３にセットされる。ＢＳＡＲ（１）
１０３の内容（ＤＴＯ）をアドレスとしてバッファスト
レージＣ以下ＢＳ（１）と略記する）１０５がアクセス
され、読み出されたデータが８バイト長のデータレジス
タ（以下ＤＲ（１）と略記する）１０７にセットされる
。この結果、ＤＲ（１）１０７の前半４バイトには、○
Ｐ２先頭アドレスが、後半４バイトには○Ｐ２最大要素
個数が入る。ＤＲ（１）１０７のデータは、パス１５ｂ
を通して演算制御ユニット５に送出される。

なお、バッファストレージ制御ユニット１には、上記Ａ
Ｔ（１）１．０１、ＢＳＡＲ（１）１０３．ＢＳ（１）
１０５、ＤＲ（１）１０７と機能的に同一であるが、後
述する要素間演算の処理を高速に行うために、別のアド
レス変換回路（ＡＴ（０））１００、バッファストレー
ジアドレスレジスタ（ＢＳＡＲ（０））１０２、バッフ
ァストレージ（ＢＳ（０））１０４、データレジスタ　
（ＤＲ（０））１０６が具備される。ＢＳ（０）１０４
およびＢＳ（１）１０５は主記憶装置９の一部データの
写しを格納する高速メモリであり、アクセスしたいデー
タが該ＢＳ内にないときは、該バッファストレージ制御
ユニットｌの制御により、新たに主記憶装置９から必要
データが転送される。

演算制御ユニット５は、パス１５ｂにより送られてきた
読出しデータをＷＢＲ５０１にセットし、加算器５０３
を用いて、該ＷＢＲ５０１の前半４バイト（すなわち、
ＯＦ２の先頭アドレス）に。

あらかじめＷＡＲ５００にセットされていたＲ１フィー
ルドで指定される汎用レジスタの内容を要爾長倍（すな
わち８倍）して加算し、結果をワークアドレスレジスタ
（ＷＣＲ）５０２にセットする。ＷＣＲ５０２の内容は
、セレクタ５０４でセレクトされ、パス５２を通してア
ドレス制御ユニット２内のフェッチ専用アドレスレジス
タ（以下ＳＡＡと略記する）２００へ転送される。また
、ＷＢＲ５０１の後半４バイト（ＯＦ２の最大要素個数
）は、パス５７を通して拡張ベクトル演算ユニット７へ
転送される。

次に、第２図に示したＤＴの次の８バイトを前述と同様
に読み出すが、この読み出し動作は、最初の８バイトの
読み出しとオーバーラツプして行われる。この様子を第
５図に示す。なお、第５図中 ○Ｐ２ＡはＯＰ２先頭アドレス、０Ｐ３ＡはＯＰ３先頭アドレス、 ○ＰＩＡはｏｐｔ先頭アドレス、ＧＲ（Ｒ１）はＯＰ２第１カウンタ値、ＧＲ（Ｒ１＋１
）はＯＰ３カウンタ値、ＧＲ（Ｒ１＋２）はｏＰｌカウ
ンタ値、ＧＲ（Ｒ１＋３）はＯＰ２第２カウンタ値、０
Ｐ２Ａ’は○Ｐ２未処理要素先頭アドレス。

０Ｐ３Ａ’は○Ｐ３未処理要素先頭アドレス。

０ＰＩＡ’はＯＰ１未処理要素先頭アドレス。

をそれぞれ表わす。

第５図に示すようにして、最初の処理を開始するベクト
ルオペランドアドレスがアドレスレジスタ制御ユニット
２内の５ＡＡ２００．５ＡＢ２０１、ＤＡＲ２０２にセ
ットされる。

また、命令のＲ１フィールドによって示される番号から
連続した４本の汎用レジスタの内容は。

パス４５を通して、演算制御ユニット５に順番に読み出
され、セレクタ５０４を通り、パス５７にて拡張ベクト
ル演算ユニット７に送られる。

第６図は、拡張ベクトル演算ユニット７の内部構成を示
す。演算実行制御ユニット５からパス５７に送出された
各オペランドの最大要素個数は、最大要素個数レジスタ
ＭＡＸ（２）７００．ＭＡＸ（３）７０１．ＭＡＸ（１
）７０２にセットされ、各オペランドのカウンタ値は、
終了判定用のエレメントカウンタＣＮＴ（２Ｐ）７０３
．ＣＮＴ（３）７０４　、ＣＮＴ（１）７０５．ＣＮＴ
（２Ｓ）７０６と、処理済要素数の計数用のＣＮＴ（２
Ｓ　ｌ）７２７　。

ＣＮＴ（３Ｓ）７２８　、　ＣＮＴ（ｌ　Ｓ）７２９　
、　ＣＮＴ（２Ｓ　２）７３０へそれぞれセットされる
。

以上で、ベクトル要素間の演算を開始する為の前処理が
終了したことになる。

次にマージジョイン命令のベクトル要素間の処理の概要
を第４図を用いて説明する。

演算制御ユニット５の制御により、アドレス制御ユニッ
ト２からバッファストレージ制御ユニット１に対し、５
ＡＡ２００．５ＡＢ２０１をアドレスとするフェッチリ
クエストが発行される。５ＡＡ２００，５ＡＢ２０１に
は、それぞれＯＰ２未処理要素先頭アドレス、○Ｐ３未
処理要素先頭アドレスがセットされている。バッファス
トレ−ジ制御ユニット１は、パス２１ａにて送られた５
ＡＡ２００の内容をＡＴ（０）１００によりアドレス変
換してＢＳＡＲ１０２にセットし、このアドレスをもと
にＢＳ（０）１０４をアクセスし、読み出したデータを
ＤＲ（０）１０６にセットする。また、これと同時に、
パス２１ｂにて送られた５ＡＢ２０１の内容をもとに、
ＢＳ（１）１０５をアクセスし、読み出したデータをＤ
Ｒ（１）１０７にセットする。この結果、ＤＲ（０）１
０６には○Ｐ’２未処理先頭要素が、ＤＲ（１）１０７
＆：はＯＰ３未処理先頭要素が入る。

このように、バッファストレージ制御ユニット１におけ
るＡＴ（０）１００．ＢＳＡＲ（０）１０２゜Ｂ　５（
０）１０４　、　ＤＲ（０）１０６とＡＴ（１）１０１
、ＢＳＡＲ（１）１０３．ＢＳ（１）１０５．ＤＲ（］
）１０７とを並行して動作可能とすることにより、拡張
ベクトル演算ユニット７での比較判定動作をとどこうら
すことなく、データの供給が可能となるようにしている
。

演算制御ユニット５は、ＤＲ（０）１０６の内容をパス
１５ａを通して読み出し、ＷＡＲ５００にセットする。

また、これと同時に、ＤＲ（１）１０７の内容をパス１
５ｂを通して読み出し、ＷＢＲ５０１にセットする。次
に、演算制御ユニット５は、拡張ベクトル演算ユニット
７に対しパス５７ａ、５７ｂからのデータ取り込みを指
示する。

拡張ベクトル演算ユニット７は、パス５７ａ。

５７ｂにて送られるベクトルオペランドデータを受は取
ると、リア部（すなわち、後半４Ｂ）の比較を開始し、
ＯＦ２とＯＦ３のリア部が一致すると、それぞれのフロ
ント部（すなわち、前半４バイトづつ）を合わせて８バ
イトのデータにし、パス７５ａにて判定結果指示信号を
、パス７５にてストアデータを演算制御ユニット５に送
る。

ＯＦ２とＯＦ２のリア部が一致している判定結果指示信
号を受は取ると、演算制御ユニット５は。

ストアリクエスト制御回路５０５．パス５１を通してバ
ッファストレージ制御ユニット１のストアリクエスト制
御回路１０９ヘスドアリクエストを送る。また、拡張ベ
クトル演算ユニット７からパス７５を経由して送られて
きたストアデータをＷＣＲ５０２，パス５１ａを通して
バッファストレージ制御ユニット１のＦＲ１０８にセッ
トする。

さらに、アドレス制御ユニット２内のストアアドレスレ
ジスタ（ＤＡＲ）２０２に入っているストアアドレスを
バッファストレージ制御ユニット１へ送る。この時、Ｄ
ＡＲ２０２はＯＰＩ未処理要素先頭アドレスを指してい
る。バッファストレージ制御ユニット１は、アドレス制
御ユニット２より送出されたアドレスを、アドレス変換
し、変換したアドレスがＢＳ（０）１０４あるいはＢＳ
（１）１０５内にあれば、ＦＲ１０８の内容を該当ＢＳ
へ書き込む。また、主記憶制御ユニット８に対してパス
１ａによりストアリクエストを、バスｌｃによりストア
データを送出して主記憶装置９にも書き込む。

主記憶装Ｗ９へのデータの格納が完了すると、パス１ｂ
により、主記憶制御ユニット８からバッファストレージ
制御ユニット１ヘスドア完了信号が来る。

一方、ＯＰ２とＯ２０のリア部が一致しない場合は、拡
張ベクトル演算ユニット７からの判定結果信号に基づき
、演算制御ユニット５内のストアリクエスト制御回路５
０５はストアリクエストに「無効」の付随情報を付けて
、パス５１によりバッファストレージ制御ユニットｌへ
送出する。また、Ｏ２０とＯ２０のリア部が一致しない
場合。

拡張演算ユニット７は、アドレス制御ユニット２に対し
てストアアドレスの更新抑止信号をパス７２ａにより送
出する。

仮想記憶方式の計算機の場合、主記憶装置内に所望のデ
ータが常に存在すると限らず、補助記憶装置上にはき出
されている場合がある。従って、こＮに述べた拡張ベク
トル演算の処理の途中で、ページ変換例外等の発生によ
る割込み処理を行う必要が生じる。本発明によれば、こ
のような割込み処理が必要となった場合に、主記憶装置
への格納が完了した要素に対応するオペランドカウンタ
を設けているので、処理が完了した要素に対応するカウ
ンタ値をＧＰＲ４に書き戻すことができ。

割込み処理の終了後、命令を再起動してＧＰＲ４からカ
ウンタ値を読み出すことにより、処理の再開ができる。

このような機能は、実行時にデータ例外や演算例外を生
起するような拡張ベクトル演算において例外要素番号を
特定するためにも有効である。なぜなら、演算例外が発
生した場合は、処理要素番号をはじめに設定された最大
要素番号と比較するために使われているカウンタはオー
バランしてしまうことがあり、しかも、拡張ベクトル演
算は、処理要素番号がすべてのオペランドについて固定
サイクルで必ずしも増加するわけではないから、終了判
定用のカウンタ（第６図のＣＮＴ（２Ｐ）７３４．ＣＮ
Ｔ（３）７３５．ＣＮＴ（１）７３６　、　ＣＮＴ（２
Ｓ）７３７）から一定数を減することによっては、正し
い要素数番号が求まらないからである６ところが、処理
要素番号カウンタ（第６図のＣＮＴ（２Ｓ　１　）７２
７　、　ＣＮＴ（３Ｓ”）７２８、ＣＮＴ（Ｉｓ）７２
９．ＣＮＴ（２３２）７３０）は、カウントアツプの時
期が遅い（より具体的には１例外発生有無の判明後であ
る）ため、例外発生を検出したときは、カウントアツプ
を抑止し、正常に処理が終了した要素番号群を保持して
おくことが可能となっている。

以下マージジョイン命令のベクトル要素間の処理を実現
するための拡張ベクトル演算ユニット７の構成と動作に
ついて述べる。

第６図に示す拡張ベクトル演算ユニットにおいて、ＲＯ
ＢＡ７０８はＯＰ２データを蓄えるオペランドバッファ
、ＲＯＰＡ７０７はＲＯＢＡ７０８のアウトポインタ、
ＲＯＢＢ７０９はＯＰ３データを蓄えるオペランドバッ
ファ、ＲＯＰＢ７１０はＲＯＢＢ７０９のアウトポイン
タである。７１３はオペランドデータの後半４バイト同
志を比較する比較器、７１４は○Ｐ２のカウンタ（ＣＮ
Ｔ２Ｐ）７０３が指している要素と次の番号の要素とを
比較する比較器、７１５はＯ２０のカウンタ（ＣＮＴ３
）７０４が指している要素と次の番号の要素とを比較す
る比較器である。７１６は、Ｏ２０とＯ２０のリア部（
データの後半４バイト）が一致した場合に、パス７２５
による制御信号とセレクタ７１７を用いることにより、
Ｏ２０，Ｏ２０のフロント部（データの前半４バイト）
を合わせて８バイトにしてセットし、パス７５により演
算制御ユニット５へ送出するとき、およびカウンタ群Ｃ
ＮＴ（２Ｓ１）７２７．ＣＮＴ　（３Ｓ）７２８、ＣＮ
Ｔ（ＩＳ）７２９．ＣＮＴ（２Ｓ２）７３０を読み出し
てパス７５とパス５４　（第４図）によりＧＰＲ４へ格
納するときに使用するレジスタである。７２１はＯ２０
，○Ｐ３のリア部の比較結果と、終了判定用カウンタＣ
ＮＴ（２Ｐ）７０３　。

ＣＮＴ（３）７０４．ＣＮＴ（１）７０５と最大要素番
号保持レジスタＭＡＸ（２）７００．ＭＡ、Ｘ（３）７
０１　、　ＭＡＸ（１）７０２との比較結果を入力し。

終了か否か、あるいはどのカウンタを＋１するか、とい
うような判定を行う判定回路である。

演算制御ユニット５からバッファストレージ制御ユニッ
ト１に対してフェッチリクエストが出され、ＯＦ２．０
Ｐ３がフェッチされると、ＯＦ２のフェッチデータは、
第４図のパス１５ａ、ＷＡＲ５００，パス５７ａを通っ
てＲＯＢＡ７０８に入り、ＯＦ３はパス１５ｂ、ＷＢＲ
５０１，パス５７ｂを通ってＲＯＢＢ７０９に入る。次
に比較がはじまる。比較により判定回路７２１から判定
結果が１つ出ると、判定結果キュー７２４のインポイン
タ７２３の指しているところへ１判定結果をエンコーダ
７４２でエンコードして入れておく。

同時に、この判定結果はパス７５ａにより演算制御ユニ
ット５へ送られる・演算制御ユニット５は、ストア制御回路５０５にて有効
あるいは無効という情報を付けて、ストアリクエストを
バッファストレージ制御ユニット１内のストアリクエス
ト制御回路１０９へ送出する。ストアリクエスト制御回
路１０９は、付随情報が有効／無効のどちらを示してい
る場合にも、このストアリクエストを先入れ先出し方式
のキューに入れる。主記憶制御ユニット８で処理中のス
トアリクエストがないか、あるいは、前のストアリクエ
ストの処理完了をパス１ｂにて報告されると、ストアリ
クエスト制御回路１０９はキューからストアリクエスト
及び付随情報を先入れ先出し方式で取り出す。もし、付
随情報がストアリクエスト有効を示していれば、主記憶
＃御ユニット８に対してストアリクエストを送出する。

また、無効を示していれば、演算制御ユニット５に対し
てパス１６によりストアリクエスト処理完了信号を送る
。ストアリクエストが有効で、主記憶制御ユニット８に
対してストアリクエストを出した場合は、パス１ｂによ
り、ストア完了報告が来るまで、ストアリクエスト制御
回路１０９は次のリクエストのキューからの取り出しを
待ち、処理の追い越しによる矛盾が発生しないようにし
ている。なお、バッファストレージ制御ユニット１で検
出したストア時のアクセス例外発生有無もストアリクエ
スト処理完了信号と一緒に、パス１６により演算制御ユ
ニット５へ送出する。演算制御ユニット５内のストアリ
クエスト制御回路５０５は、バッファストレージ制御ユ
ニット１からのストアリクエスト処理完了信号をパス５
８により拡張ベクトル演算ユニット７へ送る。

演算制御ユニット５からパス５８により、ストアリクエ
スト処理完了信号およびアクセス例外発生有無信号が送
られてくると、拡張ベクトル演算ユニット７は１判定回
路７２１によりアクセス例外の発生有無を見て、もしも
、アクセス例外が発生していなければ、判定結果キュー
７２４のアウトポインタ７２６を１つ進め、該キュー７
２４に保存されている判定結果を１つ取り出してデコー
ダ７４３でデコードし、その結果指示される動作（該当
するカウンタを＋１、あるいはＣＮＴ　（２Ｓｔ）７２
７の内容のＣＮＴ　（２Ｓ２）７３０へのコピー、ある
いは、カウンタの更新抑止等の動作）を行う。このとき
、取り出した判定結果が処理終了を示していれば、カウ
ンタ群ＣＮＴ（２Ｓ１）７２７　＋’　ＣＮＴ（３Ｓ）
７２８　、　ＣＮＴ（Ｉ　５）７２９、ＣＮＴ（２Ｓ２
）７３０の更新はいっさい行わない。また、もしもアク
セス例外の発生を付随したストアリクエスト処理完了信
号であった場合は、カウンタの更新を行なわず、アクセ
ス例外処理を演算制御ユニット５に委ねる。

このようにして、拡張ベクトル演算ユニット７内のカウ
ンタ群ＣＮＴ　（２Ｓ１）７２７．ＣＮＴ（３Ｓ）７２
８．ＣＮＴ　（ＩＳ）７２９．ＣＮＴ（２Ｓ　２）７３
０には、正しく処理が完了した要素番号が保持される。

拡張ベクトル演算ユニット７は１判定回路７２１により
「バックトラック発生」　（具体例は後述する）の判定
がされると、パス７２ｃによってアドレス制御ユニット
２に対して、フェッチアドレス保存用レジスタ（ＳＡＳ
Ｒ）２０６の５ＡＡ２’００へのセット信号を送出する
。同時に１判定回路７２１からパス７４１によ’Ｊ、Ｃ
ＮＴ（２Ｓ）７０６の値のＣＮＴ（２Ｐ）７０３へのセ
ット信号が送出される。さらにパス７５ａにてバックト
ラック発生を演算制御ユニット５へ送る。

拡張ベクトル演算ユニット７からバックトラック発生の
指示を受けた演算制御ユニット５は、５ＡＳＲ２０６の
内容をセットした後の５ＡＡ２００が保持するアドレス
を用いたフェッチリクエストをバッファストレージ制御
ユニットｌへ送出する。拡張ベクトル演算ユニット７で
は、このリクエストによるフェッチデータが到着するま
での間。

判定は待たされる。カウンタＣＮＴ（２Ｐ）７０３　。

ＣＮＴ（３）７０４．ＣＮＴ（１，）７０５．ＣＮＴ（
２Ｓ）７０６の更新も抑止される。たゾし、パス５８に
よるストアリクエスト処理完了報告によるカウンタＣＮ
Ｔ（２Ｓ　１）７２７．ＣＮＴ（３５）７２８、ＣＮＴ
（Ｉｓ）７２９．ＣＮＴ（２Ｓ２）７３０の更新は、何
ら変わることなく行われる。

以上のようなマージジョイン命令の処理の様子を第７図
に示す。第７図は、○Ｐ２．○Ｐ３が第２図に示したデ
ータの場合で、ＯＦ２．ＯＦ３の未処理先頭要素番号は
、それぞれｒＬ　ＯＩｔの場合を想定している。なお、
マージジョイン命令の入力データは、リア部に関してソ
ート済であることを仮定して時間ｔ。に、各オペランド
のフェッチデータが拡張ベクトル演算ユニット内のバッ
ファに到着し、比較が開始できる状態になったものとし
ている。

第７図において、１　ｏ−１、の間に比較を行い。

この結果は第３図のＰｌｏの部分にあたる、すなわち、
ＯＦ２のリア部＜ＯＦ２のリア部であることから、判定
回路７２１は次の動作を指示する。

イ、出カフ２２，７４１によりＲＯＰＡ７０７及びＣＮ
Ｔ（２Ｐ）７０３を＋１、口、出カフ２ａ、７２ｂにより、次サイクルのＤＡＲ２
０２，５ＡＢ２０１の更新を抑止。

次のｔ２〜ｔ３の判定結果では第３図のＰ９にあたる動
作を行うが１判定回路７２１は次の動作を指示する。

ハ、出カフ２２，７４１によりＲＯＰＡ７０７及びＣＮ
Ｔ（２Ｐ）７０３を＋１、二。出カフ２５によりセレクタ７１７でＯＦ２とＯＦ２
のフロント部を選択、ホ、出カフ３９によりＣＮＴ（１）７０５　＋　１　。

これとオーバラップしてｔ３〜ｔ４の判定結果では、次
のような動作が行われる。

へ、出カフ４１によりＣＮＴ（２Ｐ）７０３にＣＮＴ（
２Ｓ）７０６の値の取り込みを指示。

ト、出カフ２ｃにより５ＡＡ２００に５ＡＳＲ２０６の
値の取り込みを指示、チ、出カフ２５によりセレクタ７１７でＯＦ２とＯＦ２
のフロント部を選択、す、出カフ３９によりＣＮＴ（１）７０５を＋１゜この
ように、アドレスとカウンタ値をＳ　ａｖｅ　しておい
た前の値に戻しているが、これがｒバックトラック」の
具体例である。

本例の場合は、１つ前の要素のアドレスと要素番号に戻
るが、さらに多くの要素だけ前に戻る場合もありうる。

このため、演算制御ユニット５は拡張ベクトル演算ユニ
ット７からパス７５によりバックトラックの発生の報告
を受けると、フェッチリクエストを出しなおす。このと
きのアドレスは、５ＡＳＲ２０６の値を取り込んだ後の
５ＡＡ２００が保持するアドレスを用いる。第７図のｔ
５〜ｔｌＩは、このフェッチリクエストによるデータ到
着待ちを示している。

第７図において、判定結果の行に記した符号は第３図の
ＰＡＤと対応しており、判定結果によって、どういう動
作を指示しているかを示している。

この指示の結果は次サイクルのカウンタ値に反映される
。

最後に、マージジョイン命令の要素間の比較動作が終了
した後の処理について、第４図と第６図を用いて述べる
。

拡張ベクトル演算ユニット７内のカウンタＣＮＴ（２Ｐ
）７０３の値がＭＡＸ（２）７００の値と一致し、かつ
カウンタＣＮＴ（３）７０４の値がＭＡＸ（３）７０１
の値と一致するか、あるいは、ＣＮＴ（１）７０５の値
がＭＡＸ（１）７０２の値と一致しているときにＯＰＩ
ストアの条件が発生したとき（すなわち、ＯＦ２とＯＦ
３のリア部が一致したとき）、あるいは、例外発生が判
定回路に報告されたとき、処理終了条件が成立し１判定
回路７２１は処理終了指示を出す。処理終了指示を受け
ると、演算制御ユニット５は、バッファストレージ制御
ユニット１内のストアリクエストの処理がすべてはける
、すなわち、送られてきたストアリクエストに対するス
トアリクエスト処理完了信号がすべて拡張ベクトル演算
ユニット７に送出されるのを待つ。拡張ベクトル演算ユ
ニット７にすべてのストアリクエスト処理完了信号が送
られてくれば、拡張ベクトル演算ユニット７内のカウン
タＣＮＴ（２Ｓ　１）７２７．ＣＮＴ（３Ｓ）７２８．
ＣＮＴ（Ｉ　Ｓ）７２１９　、　ＣＮＴ（２Ｓ　２）７
３０は処理完了要素に対応する要素番号を保持すること
になる。それが完了すると、演算制御ユニット５の制御
により、拡張ベクトル演算ユニット７内のカウンタＣＮ
Ｔ（２Ｓ　ｌ）７２７　、　ＣＮＴ（３Ｓ）７２８、Ｃ
ＮＴ（Ｉｓ）７２９．ＣＮＴ（２Ｓ２）７３０が順に読
み出されて、パス７５を通して、ＷＣＲ５０２にセット
され、さらにパス５４を通して。

命令のＲ１フィールドで指定された番号から４本連続し
た汎用レジスタに、書き込まれる。４本のカウンタ値が
すべて汎用レジスタに書き込まれると、演算制御ユニッ
ト５は、マージジョイン命令が終了したことを、命令制
御ユニット３に知らせる。

ベクトル要素間の演算実行途中に、ページ変換例外等の
割込要因が発生した場合の後処理も、以上に示した後処
理と全く同じように行われる。この結果、正常に処理が
完了した要素分はカウンタが更新され、未処理要素に対
応するカウンタ値がＧＰＲに格納されるので、割込処理
を行った後に命令を再度起動すれば１通常の拡張ベクト
ル命令の前処理と全く同じ処理を行うことにより、拡張
ベクトル命令の処理を再開することが可能となる。

〔発明の効果〕

本発明によれば、これまでスカラ処理しかできなかった
データベース処理等におけるジョイン等のデータ操作を
、ページ変換例外割込が発生し得るような仮想記憶計算
機環境においても、ベクトル処理することを可能として
いる。

高速化の一例として実施例で用いたマージソート命令で
は、従来、−要素処理するのに。

リア部が不一致の場合、１、リア部比較２、判定３、インデクスの更新、４、終了条件判定リア部が一致の場合。

１、リア部比較２、判定および分岐３、ムーブ４、ムーブ５、インデクスの更新６、終了条件判定というように、４〜６マシンサイクル要していたものが
、ベクトル処理化することにより、１要素１マシンサイ
クルで可能となり、約４〜６倍の高速化が可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例の全体の構成図、第２図はマ
ージジョイン命令の命令フォーマットを示す図、第３図
はマージジョイン命令の動作を示すプログラム解析図、
第４図は第１図のバッファストレージ制御ユニット、演
算制御ユニット、拡張ベクトル演算ユニットの構成図、
第５図は第４図の動作を示すタイミング図、第６図は第
１図の拡張ベクトル演算ユニットの詳細構成図、第７図
は第６図の動作を示すタイミング図である。１・・・バッファストレージ制御ユニット、２・・・ア
ドレス制御ユニット、　　３・・・命令制御ユニット、
　　４・・・汎用レジスタ、　　５・・・演算制御ユニ
ット、　　７・・・拡張ベクトル演算ユニット、８・・
主記憶制御ユニット、　９・・・主記憶装置、１１・・
・汎用スカラ処理装置、　　７０３，７０４゜７０５．
７０６・・・終了判定用カウンタ、７２４・・・判定結
果キュー、　７２７，７２８゜７２９．７３０・・・処
理完了要素対応カウンタ、７２　ａ　、　７２　ｂ　、
　７２　ｃ　、　７２　ｄ−比較結果をオペランドアド
レスレジスタに反映させるための制御線。第１図第２図第　　４　　図第５図笛フｉ；

Claims

【特許請求の範囲】

（１）メモリより１組ないし複数組のベクトルオペラン
ドの要素を順次読出して演算し、演算結果を順次ベクト
ルオペランドに格納するベクトル処理装置において、各
ベクトルオペランド対応に、最大要素番号を示す最大要
素数レジスタと、演算終了要素番号を保持する第１エレ
メントカウンタと、メモリへの格納終了要素番号を示す
第２エレメントカウンタと、前記最大要素数レジスタと
第１エレメントカウンタの内容を比較し、演算終了の判
定を行う手段とを設けたことを特徴とするベクトル処理
装置。
（２）入力オペランドの一方のエレメントカウンタと、
オペランドアドレスレジスタを２種類設け、演算データ
に同一の値が複数連続する場合に、当該データのうちの
最も要素番号の小さい要素に対応するカウンタ値とオペ
ランドアドレスを保持しておき、他方の入力オペランド
も同一データが複数連続する場合に、両オペランドの演
算データが一致するすべての組み合せの要素識別番号対
を出力することを特徴とする特許請求の範囲第１項記載
のベクトル処理装置。