JPS61182520A - 容量式変位変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、圧力、張力等の物理量変化に基づく物理的変
位を静電容量を介して電気信号に変換する容量式変位変
換器に係り、特にケースとの間に発生する分布容量の影
響を排除した容量式変位変換器に関する。

〈従来技術〉 かかる容量式変位変換器は、各種プロセスの流量または
圧力等を静電容量の変化として検出し、電気信号へ変換
のうえ、遠方の受信部等へ伝送する場合などに用いられ
ている。

しかし、変位等を静電容量の変化として検出する容量式
変位変換器は、固定電極ならびに可動電極とケースとの
間に介在する分布容量が存在しこれ等の分布容量によシ
変換特性が非直線的になったシ測定誤差を生じたりする
問題を生じている。

そこで、これ等の問題を解決するために例えば「容量式
変位変換装置」（特開昭５７−２６７１１号）が提案さ
れている。第１図は容量形センサの構成側配置され、共
通電極ＭＰと第１電極ＳＰ１とで静電容量Ｃ０が、共通
電極縦と第２電ｉｌｌ　ＳＦ３とで静電容量Ｃ２がそれ
ぞれ形成されている。共通電極ＭＰに検出すべき物理的
変位に応じた機械的変位力Ｐが印加されると共通電極Ｍ
Ｐが移動するため、静電容量Ｃ０、Ｃ２が変化する。第
１図（ｂ）は（ａ）に対応する等価回路を示したもので
ある。図中Ｃはケースとの間に形成される分布容量を示
して・いる。

第２図はこの容量形センナを用いた前記提案の変換回路
を示している。静電容量Ｃ１とＣ２の接続点はインバー
タＧ１の入力端に接続され、その出力端と入力端との間
には定値電流制限回路ＣＣ０が負帰還接続されている。

インバータＧｌの出力端はｎビ、トのカウンタＣＴ　　
の入力端ＣＬに接続され、その出力端Ｑｎはナントゲー
トＧ２管介して静電容量Ｃ０の第１電極側に接続され、
同時にインバータＧ３、ナントゲートＧを介して静電容
量Ｃ２のｍ２に極側にこの様な構成によりナントゲート
Ｇ２と静電容量Ｃ１とでインバータＧｌへの第１の正帰
還ループ、ナントゲートＧ４と静電容量ｃ２とでインバ
ータＧ０への第２の正帰還ループを形成しており、これ
等のループをカウンタＣＴ、の出力によシナンドゲート
Ｇ２゜Ｇ４ｔ−介して交互に切替えて発振を継続させて
いる。

カウンタＣＴ　　の出力はフィルタ回路ＦＣ１によシ平
滑する。

ナントゲートＧ２の出力（ａ）　１＆：＠　ＨＩレベル
（第３図（４））とし、電圧＋Ｅが生じているときは、
その立上りにより静電容量Ｃ１と、分布容量Ｃ５゜と静
電容量Ｃ２との合成容量Ｃ０とが直列に充電され、イン
バータＧ０の入力端は急激に一定電圧に達し第３図（Ｂ
）の通シはぼ垂直に立上る。従って、インバータＧのス
レシホールドレペルｖＴＨ”基準とした分布容Ｂｃ　　
の端子電圧変化ｅ１は次式で示される。

Ｏ このときインバータＧ１の出力（Ｃ）は＠Ｌルベル罠な
っている（第３図（Ｃ））と共に１インバータＧ０へ の入出力間に定値電流制限回路ＣＣ０が接続されて　　
　　１いる丸め、分布容量Ｃおよび静電容量Ｃ２の充電
Ｏ 電荷は定値電流制限回路ＣＣ１およびインバータＧ０の
出力インピーダンスを介して直ちに放電を開始するが、
この放電電流ｉは定値電流制限回路ＣＣ１によシ一定電
流値に規制されズることがら直線的ｔ１は次式から得ら
れる〇 目ｌ＝　ｅｌ（ｃｌ＋　ｃ、）　　　　　　　　　　　
（２）（１）、（２）式から ｔ１＝Ｃ工〒　　　　　　　　　　　　　（３）トする
。インバータＧ１のスレッシホールドレベルｖＴＨＫ達
するとインバータＧ１の出力（Ｃ）は反転し１Ｈルベル
となる結果、ナントゲートＧ２の出力（４）は１Ｌルベ
ルとなシ、（１）、（２）１式と同値で逆極性の充電と
放電が行なわれる。すなわち、ナントゲートＧ２の出力
（４）のＩ　Ｌ　ａレベルかうＩ　Ｈ＠レベルへの変化
に対してゼロからＥへの変化電圧（Ｋ−０）の充電が行
なわれ、（１）式を得る０′Ｈルベルかう＠　ｔ、　＠
レベルへの変化に対しては（０−Ｅ）の変化電圧による
充電が行なわれ、（１）式と同値で逆極性の充電となる
。この逆極性の充電に対して、放電を定値電流制限回路
ＣＣ工による一定値の電流ｉによって行うことによシ、
放電時間１／、も放電時間ｔ１と等しくなって次式が成
立する。

ｔｌ　”　ｔ’ｌ　　　　　　　　　　　　　　（４）
これ等の関係は、所定数のカウントの後カウンタＣＴ　
の出力によシ靜電容量Ｃ２側に切替えられても同様でろ
るので、次式が成立する。

ｔｓ＋　＝Ｃ２”二　′　　　　　　　　　　（５）従
って、力９ンタＣＴ１の出力Ｑｎから得られるパＩルス
信号の１Ｈ１期間は静電容量ＣＩＫ、”　Ｌ　”期間は
静電容量Ｃ２に対応したものとなり、これ′ｆｃフィル
タ回路ＦＣ，で平均化すれにパルス信号のデーた値を与
える・ しかしながらこの様な変換回路では静電容量Ｃ１、Ｃ２
の値に比例したカウンタＣＴ１の出力の”ａ１時開帳と
１５１時間幅の各信号が定値電流制限回路ＣＣの定電流
特性に依存して決定されるため一定値電流制限回路ＣＣ
１の劣化が生じると誤差になる欠点を有している。例え
ば、第２図において定値電流制限回路ＣＣ１の劣化とし
て点線で示すごとに劣化抵抗Ｒ６Ｃが形成された場合に
は（１）式を考慮すると静電容量Ｃ側に切替えた場合と
静電容量Ｃ２側に切替えた場合とで生ずる端子電圧変化
ｅ１とｅ２とが異なるため定値電流制限回路ＣＣ１を劣
化抵抗Ｒｃｃでバイパスして流れる電流が静電容量Ｃ側
とＣ２側で異なることになり誤差要因を形成する欠点を
もつＯ 〈発明の目的〉 本発明は、この様な定値電流制限回路の特性劣化に依存
せずしかも更に分布容ｋを効果的に除去することのでき
る汎用性のある容量式変位変換装置を提供することを目
的とする。

〈発明の構成〉 この目的を達成する本発明の主要な構成は、容量式変位
変換装置でろって、共通電極に対して第１電極と第２電
極で形成されて検出すべき物理的変位に応じて変化する
一対の静電容量と、共通電極の電位を検出する増幅手段
と、基準電位に対して差動モードをなす１対の固定電圧
と増幅手段の出力に関連した共通モードの可変電圧とを
第１および第２電極に所定の切替手順で切替えて印加す
るスイッチ手段と、第１選択電圧と第２選択電圧を所定
の切替手順で切替えて固定容量を介して前記共通電極へ
印加する他のスイッチ手段と、前記増幅手段で検出した
前記共通電極の電圧が所定値になる様に前記可変電圧を
制御する帰還手段とを具備し、前記物理的変位に対応す
る前記可変電圧を出力するようにしたものである。

〈実施例〉 以下、本発明の実施例について凶面に基づき説明する。

問、以下の説明においては同一機能を有する部分には同
一符号を付し適宜説明を省略する。

第４図は本発明の基本的概念を説明するための説明図で
ある。第４図（ａ）において第１電極ＳＰ１はスイッチ
Ｓ１を介して基準電位点に対して正の固定電圧＋Ｅが印
加され、第２電極ＳＰ２はスイッチＳ２を介して基準電
位点に対して負の固定電圧−Ｅが印加されている。更に
、共通電極ＭＰにはスイッチＳ５と固定容量Ｃｃ、ｔ−
介して第１選択電圧、例えば可変電圧Ｖが印加されてい
る。共通電極ＭＰの電位は電圧ｅとして取シ出される。

第４図（ｂ）においては第１電極ｓｐ　と第２電極ＳＰ
２がスイッチ８３　、８４を介して接続され、スイッチ
Ｓ３と８４の接続点と基準電位点との間には可変電圧Ｖ
が印加されている。

ている。なお、第４図におけるｃｓＯは分布容量を示す
。

以上の構成において、第１電極ｓｐ１と第２電極５Ｐ２
ｆ：第１フェーズでは＃！４図（ａ）の差動モードで、
第２フェーズでは第４図（ｂ）の共通セードで励振する
。また、共通電極ＭＰは第１フェーズでは第４図（ａ）
の可変電圧で、第２フェーズでは第４図（ｂ）の基準電
圧でそれぞれ励振する。第４図の例では、とれ等の第１
フェーズと第２フェーズを繰返すことを特徴とする。

第５図はこの場合の各電極の電圧変化の様子を示したも
のである。館５図（ａ）は第１電極の電圧、（ｂ）は第
２電極の電圧、（Ｃ）は共通電極の電圧の変化を各フェ
ーズに対して示している。

第６図は第４図に示す概念を具体的な形で実施した実施
例を示す。第１電極ｓｐ　　はスイッチＳ１ヲ介して基
準電位点く対して正の固定電圧＋Ｅが印加され、第２電
極ＳＰ　はスイッチ８２１に介して基準電位点に対して
負の固定電圧−Ｅが印加されている。また、共通電極Ｍ
Ｐは、固定容量Ｃとスイッｐ を変更する作用がある。共通電極ＭＰの電位は電圧ｅと
して取り出され、抵抗Ｒ１、を介して積分器Ｑ０へ入力
される。抵抗Ｒ０と積分器Ｑ０の入力の接続点と共通電
位点との間には同期整流用のスイッチＳＲが接続されて
いる。積分器Ｑ０の出力端の電圧ＶはスイッチＳ５と固
定容量ｃｃ、　を介して共通電極計へ、またスイッチｓ
３．ｓ４を介して第１電極ＳＰＩ　、第２電極ＳＰ　に
印力Ｕされている。各スイッチ８０〜Ｓ６およびＳＲは
発振器Ｏ８Ｃの切替信号によ多制御される。

先ず第１フェーズではスイッチＳ０と８２を同時にオン
にするので第１電極ＳＰ１には＋Ｅの固定電圧、第２電
極ＳＰ２には−Ｅの固定電圧が印加され、圧Ｖが印加さ
れる。更に、第１フェーズではスイッチＳ５ヲオンにし
て固定容量Ｃｃ、ｔ″介して共通電極ＭＰへ可変電圧ｖ
を、第２フェーズではスイッチＳ６をオンにして基準電
圧を印加する〇始めに１共通電極に電圧を印加するスイ
ッチＳ５、Ｓ６および固゛定容量Ｃｃｐ′ｆ：除外した
場合の動作を説明し、次に共通電極に電圧を印加する場
合についてその動作を説明する。

第２電極ＳＰ２には−Ｅの固定電圧が印加され、第２フ
ェーズではスイッチＳ３とＳ４ｆ：同時にオンにするの
で第１電極ＳＰ１と第２電極ＳＰ２に共に可変電圧Ｖが
印加される。この第１フェーズと第２フェーズの励振の
繰り返しに伴う電荷移動量はＣ，（Ｅ　−Ｖ）　−Ｃ２
（Ｅ＋Ｖ）であり、これにより共通電極Ｍｐに発生する
電圧ｅは全容量（ＣＩ　＋　Ｃ２＋　Ｃ，０）　を用い
て次式で与えられる。

Ｃ１（Ｅ　　−Ｖ）−Ｃ２（Ｅ　十Ｖ）＝　　（ｃ、＋
Ｃ２”Ｃａｏ）ｅ　　（６）ここで・各フェーズの励振
金繰り返し、系全体が安定した状態では共通電極硬の電
′圧ｅはゼロとなるので積分器Ｑ１の出力の電圧Ｖは次
式で示され、共通電極ＭＰの変位に比例した値となる。

共通電極ＭＰとケースとの間の分布容量ＣＳｏはｅ　＝
　０”となる様に制御されるため影響を受けない。

次に、共通電極ＭＰへ電圧を印加するスイッチＳ５゜Ｓ
６および固定容量ｃｃ、　ｔ−併用した場合の動作につ
いて説明する。

この場合は、（６）弐に対応する式は次の（８）式とな
　　　　ｉる。

Ｃ１（Ｅ　−Ｖ）　−Ｃ２（Ｅ　＋Ｖ）　＋Ｃｃ、Ｖ　
（（１＋Ｃ２”ｓＯ＋ｃｃｐ）ｅ　（８）この式でのｅ
　＝　Ｏになる条件はＣ１（Ｅ　−■）　−Ｃ２（Ｅ　
＋Ｖ）＝−ＣＶＫよって与えられ、静電容量ＣＩＫおけ
るｐ 電荷量と静電容量Ｃ２における電荷量との差がＣ，、Ｖ
たけ異なるときｅ　＝　０が得られる。即ち、静電容量
Ｃ１，Ｃ２の電荷の不平衡量が可変電圧Ｖにより制御さ
れて第６図に示す系はｅ　＝＝　Ｏに収束する。

第１電極ｓｐ　　、第２電極ＳＰ２と共通電極ＭＰの間
の静電容量が共通電極のたわみ等の変位により変化する
と、静電容量Ｃ０，は変位により変化する成分Ｃ１，Ｃ
２と、変位が加えられないときの電極間固定容量成分Ｃ
９とに分けられ、例えば、ｃ、＝ｃ、’　＋　ｃ、、Ｃ
２Ｃ２”　Ｃｐの如く変位によって変化する成分が静電
容量Ｃ１，Ｃ２よりも小さい静電容量Ｃ、／　、Ｃ２／
になる。

この場合に、静電容量Ｃ１，０２に−用い几（８）式の
ｅ　＝　Ｑの条件は Ｃ□’（Ｅ−Ｖ）−Ｃ２’（Ｅ＋Ｖ）＝（２Ｃｐ−Ｃｃ
ｐ）Ｖ　　　　　（９）として書き替えられ、ここでＣ
ｃｐ＝ＺＣ，に選定すると１、Ｃ，’（Ｋ　−Ｖ）　＝
　０２’（Ｅ　＋　Ｖ）　　　　　　　　ｇとなる。こ
の式から（７）式と同様な次式を得る。従って、固定容
量Ｃを電極間固定容量ｐ Ｃの２倍に選定することにより、電極間固定容量Ｃｐの
影響を除去することができる。

以上説明した様に第１、第２電極への差動モードの固定
電圧、共通モードの可変電圧の印加と、共通電極野への
固定容量金倉して可変電圧と基準電圧を印加する概念に
より、一対の静電容量Ｃよ。

Ｃ２の電荷の不平衡量を制御して、所定の不平衡点を安
定点とする負帰還系とし、浮遊容量の影響を受けない真
の静電容量の変化成分を検出することが出来る口 第７図は第４図に示す概念に対して７工−ズ分離して各
スイッチを切替えた場合の例を示したものでるる。すな
わち、第５図は第４図に示す概念に対して固定電圧と可
変電圧とを第１フェーズ、第２フェーズとして交互に切
替える構成としたが、第７図の場合は固定電圧と可変電
圧の印加を第１フェーズから第４フェーズに分離し、こ
れを繰返す構成としたものでおる。第１フェーズは差動
モード、第３フェーズは共通モード、第２および第４フ
ェーズは混合モードとなっている。

第８図は第４図に示す概念に対して第７図のフェーズ分
離をした場合の一実施例を示す。

静電容量Ｃ０と０２の接続点はバッファゲートＧ５の入
力端に接続され、その出力端はインバータＧ６の入力端
に接続されている。バッファゲートＧ５の入力端とイン
バータＧ６の出力端との間には定値電流制限回路ＣＣ０
が負帰還接続されている。インバータＧ６の出力端はｎ
ビットのカウンタＣＴ２の入力端ＣＬに接続されその出
力端ＱｎはナントゲートＧ７ｔ−介してチャージャＧ８
の入力端に接続されている。チャージャＧ８はスイッチ
Ｓ、、Ｓ３を構成し、その入力端の論理信号によりスイ
ッチＳ又ｒｚｓ３ｔ−オンとし、正の固定電圧＋Ｅ又は
可変電圧ｖｔ−第１電極ＳＰ１に供給し静電容量Ｃ，，
Ｃ２および分布容量Ｃ８゜を充電する。チャー兄、は例
えばＣ−ＭＯＳインバータで構成される。カワンタＣＴ
２Ｏ反転出力端で。はナントゲートＧ９を介してチャー
ジャＧ１０の入力端に接続されている。チャージャ０１
０はスイッチＳ２．Ｓ４を構成し、その入力端の論理信
号によりスイッチＳ２又はＳ４をオンとし、負の固定電
圧−Ｅ又は可変電圧ｖｔ−第２電極ＳＰ２に供給し静電
容量Ｃ工、Ｃ２又は分布容量ＣｓＯを充電する。更にナ
ントゲートＧ７゜Ｇ９の入力の他端はインバータＧ６の
入力端と接続されている。カウンタＣＴ　の出力は積分
器Ｑ２を介して電圧Ｖとして出力する。電圧Ｖはチャー
ジャＧＢ　。

Ｇ１ｏＫ帰還される。第８図におけるスイッチＳ５゜Ｓ
６および固定容量Ｃは第４図に示すスイッチＳ５゜ｐ Ｓ６および固定容量Ｃｃ、に対応し、共通電極ＭＰに電
圧印加を行なうものである。

第８図に示す実施例の動作につき第７図に従って説明す
る。始めに、共通電極ＭＰに電圧を印加するスイッチＳ
５．Ｓ６および固定容重ｃｃ、　ｔ−除外した場合につ
いて説明し、次に共通電極ＭＰＫ電圧を印加する場合に
ついて説明する。

第７図の第１フェーズではスイッチＳ１がオン、スイッ
チＳがオフとなり、スイッチＳ２．Ｓ４が状態を変えな
いことから、チャージャＧ８より正の固定電圧子Ｅへ変
化する電圧がコンデンサＣ０に印加される。このときは
その立上シにより静電容量Ｃ１と、分布容量ＣｓＯと静
電容量Ｃ２との合成容量Ｃ０が直列に充電され、バ、７
７Ｇ５の入力端は急激に一定電圧に達し第７図（ト）に
示す通シはぼ垂直に立上る。

このときインバータＧ６の出力はｌ　１．　ルベルにな
っていると共にバッファゲートＧ５の入力端とインバー
タＧ６の出力端との間には定値電流制限回路ＣＣ１が接
続されているので、直ちに放電を開始するがこの放電電
流ｉは一定電流値に規制されることから第７図（ｈ）　
Ｋ点線で示した如く直線的に電圧ｅが低下し、これに伴
いバッファゲートＧ５０入力電圧も低下しスレ、シーホ
ールド電圧ｖＴ□に達するとバッファゲートＧ５の出力
が低下し、カウンタＣＴ２の出力端Ｑｎはｌ　Ｈｌレベ
ルでろるのでチャージャＧ８はスイッチＳ１がオフにな
りＳ３が導通して静電容ＩｋＣＩＫは可変電圧Ｖが印加
され、第２７エー　′せず、従ってチャージャ’１０の
出力は変化しない。

この状態ではバッファゲートＧ５の入力端は６Ｌルベル
なので定値電流制限回路ＣＣ０は各静電容量の電荷を逆
方向に放電させる。分布容量ＣｓＯの両端の電圧が放電
により上昇しバッファＧ５のスレッシュホールド電圧ｖ
ＴＨＫ達すると、パ、７７Ｇ５の出力はａＨルベルとな
り、第３フェーズに入る。

第３フェーズでは、バッファＧ５の出力が“Ｈルベルと
なるのでカウンタＣＴ２の出力は反転する。

ただし、簡単なためカウンタＣＴ２の出力端は１サイク
ルで反転するビット出力が選定されている。

この場合はカウンタＣＴ２の出力端ＱｎもバッファＧ５
の出力端も共Ｋ　＃　ａ　ｌレベルなのでチャージャこ
の後は第１フェーズと同じ様にして一足１１１Ｌ流値ｉ
で放電がなされ分布容量ＣｓＯの両端の電圧がパ、ファ
ゲートＧ５のスレ、シーホールド電圧ｖＴＨに達すると
、バッファＧ５の出力はｌ　Ｌ　ｌレベル（ＩＩＩＩＣ
切替りチャージャＧ　はスイッチ８２側に切替えらＯ れて第４フェーズに入る。

第４フェーズでは第２フェーズと同様に一定値ｉで第７
図（旬に点線で示すように各静電容量を逆方向に放電す
る。

以上の如くして、第１から第４フェーズ金繰り返し充放
電が反復されると分布容量ＣｓＯにはスレシホールドレ
ベルｖＴＨに応じた電圧が平均電位として定められ、こ
れを中心として充放電が行なわれる。

以上の点を式で示すと次の様になる。第１フェーズおよ
び第２フェーズにおけるバッファゲートＧ５の入力端で
の平均電位に対する電圧変化ｅ１は第７図（ｆ）＠に示
す電圧変化（Ｅ−Ｖ）ｔ−考慮してこれを各静電容量で
分圧して次式を得る〇この電圧変化の定値電流制限回路
ＣＣＩＫよる平均電位までの放電時間ｔ１は ｔｘ　＝ａｘ（Ｃｔ　＋　Ｃｔ）／　Ｉ　　　　　　　
　　０３となる。式（ロ）、四から を得る。対称動作であるので放電時間１　ｌ／はｔ１＝
ｔ、’となる。この関係は、第３フェーズおよび第４フ
ェーズでも同じであるので、第７図（ｆ）＠に示す電圧
変化（Ｖ−（−Ｋ））ｔ−考慮して、放電時間ｔ（＝ｔ
２′）は次式の通りとなる。

各電圧変化６１　、　ｅｌ’、Ｃ２、Ｃ２’が等しくな
るとｉｔ”１２の関係が充されるので、この状態では（
１４，８１式より Ｃ（Ｅ　−Ｖ）　＝　Ｃ２（Ｅ　＋　Ｖ）　　　　　　
　　　Ｈ即ち、 を得る。（ロ）式のＥの係数は共通電極野の変位に比例
するので、結局可変電圧Ｖは共通電極野の変位　　　　
ｔＫ比例する。

第２図に示す従来技術の場合は、静電容量Ｃ０又はＣ２
が切替えられると、この静電容量に対応した電圧が共通
電極ＭＰに発生する。ビれを定値電流制限回路ＣＣ１で
一定値ｉＫ放電電流を規制しているので、例えば第２図
に点線で示す様に劣化抵抗Ｒで定値電流制限回路ＣＣ１
が短絡されると共通Ｃ 電極ＭＰに発生した静電容量ＣＩ、Ｃ２に対応する異な
った電圧により、放電特性が異なり誤差要因となる。こ
れに対して、第８図に示す実施例では静電容量Ｃ１又は
Ｃ２の大きさが異なってもこの異なった分だけ固定電圧
に対して可変電圧ｖｆｔ帰還して調節し、静電容量Ｃ１
，０２には異なる振幅の電圧を印加して一定の量の電荷
を注入するようにして６１＝ｅ２になる様にしたので、
定値電流制限回路ＣＣ１の特性が劣化しても本質的に誤
差要因とはならない。

したがって、後述する様に足値電流制限回ＭＣＣ１０代
りに抵抗器でも代用できる。この場合は充放電特性はエ
クスポーネンシャル状に変化するが、本質的に誤差には
ならない。

次に１第８図において共通電極ＭＰへ電圧を印加するス
イッチＳ５．Ｓ６および固定静電容量Ｃｃ、を併用した
場合の動作について説明する。

この場合の平衡条件は次式で与えられる。

Ｃ１（Ｅ　−Ｖ）　＋　Ｃｃ、、Ｖ　＝　Ｃ２（Ｅ　＋
　Ｖ）　−Ｃｃ、、Ｖ　　　（ｕｌここで仮りに、静電
容量ＣＩ、Ｃ２に電極間固定容量成分Ｃを含むものとし
て、ＣＩ　＝ＣＩ　＋　ｃ、、Ｃ２＝Ｃ２’＋Ｃ，とし
、更にＣ，＝　Ｃ’ｃｐＫ選定すると（至）式はＣ’（
Ｅ　−Ｖ）　＝　Ｃ２’（Ｅ　＋　Ｖ）　　　　　　　
ａ１となり、６１式と同じ結果を得る。

ここで、（至）式の平衡条件を電荷量で見る。先ず、Ｃ
１＝５Ｑｐｐ、　Ｃ２−４０ｐＦ、　Ｃｐ＝　１０ｐＦ
、　　Ｃ１＝７０ｐＦ。

Ｃ２＝５０ｐＦ％Ｃｃｐ＝１０ｐＦ、　Ｅ　＝　６ボル
トと仮定して＋１１１式の各項を見ると、 Ｃ１’（Ｅ−Ｖ）＝６０Ｘ４．８＝２８８　　（ピコク
ーロン）Ｃ（Ｅ−Ｖ）＝１０Ｘ４．８＝４８　　（１）
ＣＶ＝１０Ｘ１．２＝１２　　　（＃　　　）ｐ Ｃ’（Ｅ　＋Ｖ）　＝４０　Ｘ７．２　＝２８８　　（
＃　　　）ｃ　　（ＩＣ＋Ｖ）＝ｌＯＸ７．２＝７２　
　（１）−ＣＶ＝−１０Ｘ１．２＝−１２（＃　　　）
ｐ となる。次に、この平衡状態を前記のＣｓ　＝７０　ｐ
Ｆ　−Ｃ２＝　ｓｏ：ｐνにおける電荷量で比較すると
、前記の電荷量を次の様に加算して Ｃ１の場合・Ｃ１’（Ｅ　−Ｖ）　＋Ｃ，（Ｅ　−Ｖ）
　＝３３６　（ピコクーロン）Ｃ２の場合・・・０２′
（Ｅ＋ｖ）＋Ｃ１（Ｅ＋ｖ）＝３６０（１）となる。即
ち、この大きな静電容量Ｃ，、Ｃ２の電荷不平衡量を残
して増幅系を平衡させるところに真価があるのである。

第９図はシュミットトリガを用いた場合の本発明の他の
実施例である。第５図に示す概念を他励式で実現したも
のが第６図に示す実施例でちるが、これを自励式で実現
したものが第９図に示す実施例である。

共通電極ＭＰと増幅１ｓＧ、□の入力端が接続されてい
る。増幅器Ｇ１１は入力ヒステリシス応答を有し、例え
ばＣ−ＭＯＳロジ、クデバイスのシュミット・トリガを
使用する。増幅器Ｇ１１の入出力端の間には抵抗Ｒ２が
接続され負帰還がかけられている。増幅器Ｇ１□の出力
端はカウンタＣＴ３０入力端ＣＬに接続されると同時に
アンドゲートＧユ２とナントゲートＧ１３の各入力の一
端に接続されている。力９ンタＣＴ３の出力端Ｑｎはア
ンドゲートＧ１□とナントゲートＧ０３の入力の他端に
各々接続される。出カ端丸は積分器Ｑ２の入力端に接続
されている。アンドゲートＧ１２の出力端はチャージャ
Ｇ８の入力端に、ナントゲートＧ１３の出力端はチャー
ジャＧ１００入カ端にそれぞれ接続されている。

次に、第９図に示す実施例につき第１０図に示す波形図
を用いてその動作を説明する。

第１０図（１）９はＣ工＝Ｃ２の場合の各部の波形、（
２）はＣ１＜　Ｃ２の場合の各部の波形、（３）はｃｌ
〉Ｃ２の場合の波形を示している。先ずＶ＝Ｑと仮定す
ると、Ｃ１＝　０２の場合はチャージャＧ８．Ｇ１ｏか
らの電圧印加が静電容量Ｃ，，Ｃ２を介して相殺され、
増幅器Ｇ０、は時定数Ｒ２（ＣＩ　＋　Ｃ２＋　Ｃ５０
）の単なる弛張発振の様に見かけ正動作して第１θ図（
１）　（ａ）の様に一定周期の発振を続ける。次に、カ
ウンタｃＴ３の出力が１Ｈ″レベルでかつ静電容量がｃ
ｌりＣ２の場合は、増幅器Ｇ１１１　アンドゲートＧ１
□、チャージャＧ８、静電容量Ｃ１および増幅器Ｇ１□
への正帰還による正チャージに対して、増幅器Ｇ工１、
ナントゲートＧ０３、チャージャＧ　　静電容量Ｃ２、
増幅器Ｇ１□ｌＯゝ への負帰還による負チャージが勝り、増幅器Ｇ１、の入
力を減少させ、Ｔｏの減少が起る（第１０図偉ン）。

次に、カウンタＣＴ３の出力がｌＨ＠レベルで静電容量
がＣ１＞　０２の場合は、前記の負チャージに対して正
チャージが勝り、増幅器’１１の入力を増加させＴ１を
増加させる（第１０図（３λ）。

ここで、これ等の容量差で増幅器’１１０入力波形を変
動させる電圧ｅは、可変電圧Ｖが固定されているとすれ
ば電荷の移動量を考慮してとなる。８９図では電圧ｅが
ゼロになるように可変電圧ｖ′ｆ、帰還させているので
（８）式でｅ＝ｏとおくと を得る。可変電圧Ｖは共通電極ＭＰの変位に比例した値
を与える。こむで（２０）式では、電圧Ｃは分布容１ｌ
ＣｓＯの影響を受け、ま念靜電容量Ｃ工又はＣ２の変化
に対して非直線性を示すが、６＝＝Ｑに制御することＫ
よシ分布容量ＣｓＯの影響を受けず（２１）式に示す直
線的関係を示す。この場合の各部の波形は第１Ｏ図（１
）に示す様Ｋ　Ｔ１＝　Ｔ２の関係になる。

カウンタＣＴ３の出力が１ＬルベルのＴ２期間ではチャ
ージャＧ８は＋Ｅｊ−、チャージャ’１０は−Ｅを静電
容量ＣＩ、Ｃ２へ固定的に印加される。一方、増幅器Ｇ
１１はＲ２（Ｃ１＋０２＋　Ｃ，。）の時定数をもって
弛張発振し、容量差に応動じない。第１０図に示す実施
例では差動モードと共通モードが交互に繰返し印加され
る様にスイッチ８１〜Ｓ４が制御されている。なシ、第
４１ｉ！！ｌＫおけるスイッチＳｓ　、　Ｓｓに対応す
る動作圧ついては今までの説明と同様なので説明を省略
する。

第１１図は可変電圧ｔ−２線式線路に電流に変換して伝
送する実施例を示したものでめる。第５凶に示す概念を
他励式で実現したものが第６図に示す実施例であるが、
これを２線式線路に電流伝送する様にしたものがｍ１１
図に示す実施例である。

電源Ｅ、は負荷Ｌｔ−介して２線式の伝送路１１．１２
に接続されている。伝送路Ａｘ　、　ｔ２の他端には定
電流回路ＣＣ２、ツェナダイオードＤ、％帰還抵抗Ｒ４
が直列に接続され、ツェナダイオードＤ２０両端に回路
の電源電圧＋Ｅｔ−作っている。

一方、インバータＧ１４　”　１５　”　１６　’　コ
ンデンサＣ３、Ｃ４および抵抗Ｒ３はＣ−ＭＯ８回路に
よる発振器ｏｓｃ　’６構成している。インバータ’１
４〜Ｇ１６はカスケードに接続されており、各電源端は
共通接続されている。これ等の電源端にはツェナダイオ
ードＤの両端に接続されて電源電圧＋Ｅが与えられてい
る。

ツェナダイオードＤの両端にはまたＣ−ＭＯＳで構成さ
れたチャージャ’１７．’１８が直列に接続され、チャ
ージャ’１７の入力端にはインバータ’１４の入力端の
電圧が印加され、チャージャＧ１８の入力端にはインバ
ータＧ１４の出力端の電圧が印７１０　ｇれている。チ
ャージャＧ１７はスイッチｓ’１．　Ｓ３．’を構成し
、変位に関連した静電容量Ｃ１とＣ２が直列に接続され
ている。静電容ｔ　ＣＩ、Ｃ２の共通接続点は増幅器Ｑ
３の入力端に接続され、この点の電圧ｅｔ−増幅する。

増幅器Ｑ３の出力端にはＣ−ＭＯ８回路によるスイッチ
Ｇ１９が接続され、スイッチ’１９はそれぞれインバー
タＧ１４の入力端と出力端の各電圧で制御され同期整流
がなされ、電圧ｅｆ直流電圧ｅａＫ変換する。

この直流電圧ｅｕ積分器Ｑ４で平滑され、２線式の伝送
路１１．１２の電流を制御するトランジスタＱ５Ｌ／ｃ
与えられる。

帰還抵抗Ｒｔの中点に得られる帰還電圧とツェナダイオ
ードＤの両端の電圧Ｅとの和の電圧を分圧した電圧は増
幅器Ｑ６により増幅され、可変電圧Ｖとしてチャージャ
Ｇ１７．Ｇ１８の共通接続点に帰還される。

なお、増幅器Ｑ３．Ｑ４およびＣ６の各非反転入力端に
はツェナダイオードＤの両端の電圧Ｅ　ｔ−１／２に分
圧した電圧を印加し、Ｖ２の電圧の点を動作基準点とし
である。

次に１以上の如く構成された第１１図の動作につ　　、
１いて第１２図に示す波形図を用いて説明する。

第１２図（１）は静電容量がＣ，＜Ｃ２の場合において
可変電圧Ｖを固定したときの各部の電圧波形（２）は可
変電圧Ｖの帰還作用を考慮したときの各部の電圧波形を
それぞれ示す。

チャージャＧ１７は発振器Ｏ８ＣのインバータＧ１４容
ｉｔｃ　１に形成する第１電極ＳＰ１に印加する。また
チャージャＧ１８はインバータ’１４の出力の発振電圧
を受け、０とＶの電圧を交互に電圧ｅ２（第１２図（１
１（ｄｌ　）として静電容ｔＣ２を形成する第２電極Ｓ
Ｐ２に印加する。この場合に静電容量Ｃ０とＣ２の共通
接続点に発生する電圧ｅは電圧ｅＢ、１！２を静電容量
Ｃ１・Ｃ２，Ｃ，。で分圧した電圧（第１２図（υ（Ｃ
））として４見られ下式の如くなる。

ここで、各電圧ｅｌ、ｅ２は １！１　＝Ｅ　−Ｖ　　　　　　　　　　（２３）ｅ２
＝　ｖ　　　　　　　　　　　　（２４）として与えら
れている。この電圧ｅは増幅器Ｑ３で増幅された後スイ
ッチ’１９で同期整流され第１２図（１３（ｆ）で示す
直流電圧Ｃ６とされる。この場合はＣ，＜０２の場合で
あるので電圧Ｃ４は動作基準点の電圧Ｖ２　Ｋ対して正
の電圧となっている。この直流電圧ｅ、は積分器Ｑ４に
伝達され、その出力でトランジスタＱ５の制御電流を下
げ帰還抵抗Ｒ（の両端の電圧を下げ、増幅器Ｃ６ｔ−介
して可変電圧Ｖの値を下げる。

この様にして可変電圧ｖ′ｆ：チャージャＧ１７．Ｇ１
ｇＫ帰還することＫより電圧ｅの振幅は減少し、振幅ゼ
ロに収束する。この状態が第１２図（２）Ｋ示しである
。この状態ではｅ　＝　０でろるので、　　（２２）〜
（２４）式を用いてｅ　＝　０とおくことにより、を得
る。可変電圧Ｖは出力電流に比例しているので、出力電
流は共通電極ＭＰの変位に比例した値となっている。な
お、第１１図に点線で示すスイッチＳ５．Ｓ６および固
定容量Ｃｃ、の動作は今までと同様なので説明を省略す
る。

第１３図は第４図に示す基本的概念における共通電極へ
の印加電圧の選択を変えた場合の説明図で圧を印加する
に際し、第１．第２選択電圧として固定電圧子Ｅ、−Ｅ
を印加する点が異なっている。なお、第１３図において
固定容量ＣとスイッチＳ５又ｐ はＧ６を介して可変電圧Ｖ又は基準電圧を共通電極ＭＰ
に印加する点線で示した構成は、第４図に対応する記号
で示したものと同じ機能を有するので詳細説明は省略す
る。

第１３図（ωにおいて静電容ＪＩ　Ｃ１，Ｃ２の共通電
極ＭＰに対して正の固定電圧＋Ｅからスづツチ”７．固
定容量Ｃ８を介して給電操作を加え、同図（ｂ）で負の
固定電源−ＥからスイッチＳ　固定容量Ｃ６を介して８
ゝ 給電操作を加える様忙構成されているのが特徴でるる。

第１４図は第１３図における各スイッチの操作手頴と各
電極の電位変化を示す波形図でるる。第７図の場合は固
定電圧と可変電圧の印加を第１フェーズから第４７二−
ズにフェーズ分離したものでめったが、第１４図の場合
は７工−ズ分離した点では第７図と共通しているが、発
振モードが入っている点が異なっている。即ち、第１４
図（ａ）〜＠に示すスイッチの切替操作により第１フェ
ーズから第４フェーズの全フェーズにわたり、必ずスイ
、ｆ８７゜Ｇ８のオンもしくはオフの操作を行なうこと
によって電圧ｅを全フェーズで強制的九発生させている
ことから、スイッチの切替操作釦より自励発振を行なう
ことが可能となる。即ち発振モードが附加される。これ
等のスイッチ操作によシ各電極に生ずる電圧変化は第１
４図（ｊ）〜（１）Ｋ示しである。

第１４図において、第１フェーズおよび帛２フェーズの
各フェーズには静電容量００又はＣ２に関する情報は全
く入らない。この点に関する効用は後述する。第３フェ
ーズの差動モード（第１３因（ａ）　）と第４フェーズ
の共通モード（第１３図（ｂ））で静電容量Ｃ□又ｔｉ
ｃ２に関する情報を得る。この点で第７図では第１フェ
ーズと第２フェーズで静電容量Ｃ１に関する情報を、第
３フェーズと第４フェーズで静電容量Ｃ２に関する情報
を、それぞれ得ているのと異なる。第１４図（ｈ）、　
（ｉ）の点線で示した波形は第１３図に示すスイッチＳ
ｓ　、　Ｓｓを操作する場合のタイミングを示してＷる
。

第１５図は第１３図に示す概念に対して第１４図に示す
フェーズ分離をした場合の一実施例を示す。

第１５図に示す実施例は第８図に示す実施例に対してバ
ッファゲートＧ５の入出力間に固定容量Ｃ８を接続し、
カウンタＣＴ２の出力端Ｑｎからアントゲ−）　Ｇ２０
を介してチャージャ　’１Ｇの入力端に接続されている
点が異なる。バッファゲートＧ５はＣ−ＭｏａｃＩシッ
クデバイスのゲートであり、図示の如＜　ｃ　−ＭＯＳ
インバータを２個カスケードに接続したものでるり、後
段のＣ−ＭＯＳインバータが第１３図のスイッチＳ７．
Ｇ８に対応している。第１５図に点線で示したスイッチ
８ｓ　、　Ｓｓおよび固定容量Ｃｃ、は第１３図に示し
たＧ５．Ｇ６．ＣｃｐＫ対応する。

第１４図の第１フェーズと第２フェーズではカウンタＣ
Ｔ２の出力端Ｑｎの出力が１Ｌ＠レベルのときにはスイ
ッチＳ３と８４がオンになり、第１電極ＳＰ１、第２電
極ＳＰ２にはそれぞれ固定電圧Ｖが印加されたままの状
態となる。この状態ではバッファゲートＧ５のスレッシ
ホールドレベル−全基準Ｋ　ＬテｘＫ示す波形図では簡
単なためｌサイクルのカワントで力９ンタＣＴ２が切り
替わる場合の波形を示してめる。この場合の共通電極Ｍ
Ｐでの電圧ｅの変化ｅ３は となる。定値電流制限回路ＣＣ１での電流をｉとすれば
、放電時間ｔ３Ｆｉ ｔ３　＝、　（Ｃ１＋　Ｃ２＋　Ｃ，０＋　ＣＯ）　ｅ
ｓ　　　　　（２７）重 で与えられる。

インバータＧ６の所定数の変化忙よりカウンタＣＴ２の
出力端Ｑｎのレベルが反転し１Ｈａレベル（なると第１
４図の第３フェーズおよび第４フェーズで示されるよう
に第３フェーズでは差動モードの電圧が、第４フェーズ
では共通モードの電圧がそ値となる。

定値電流制限回路ＣＣ１での電流ｉによる放電時間ｔ４
は となる。式（２６）〜（２９）から を得る。

第１６図は静電容量Ｃ，，Ｃ２の大小による波形の相違
を示す波形図である。可変電圧Ｖをゼロとじ帰ぞれ示し
ている。対称動作であるのでｉ３　　ｔ３　　であシ、
この時間（ｔ＋ｔ′）は静電容量ｃ１．ｃ２の値により
変化しない。これに対して、（ｔ４”　ｔ４’）は静電
容量Ｃ１，Ｃ２の大小により変化する。Ｃ，＜　Ｃ２の
場合は第１６図（２）の波形の如＜　（ｔ３＋　ｔ３／
　）＞（ｔ４　＋　ｔ４’　）となり、カウンタＣＴ２
の出力の平均電圧は減少し可変電圧Ｖは小さくなり、Ｃ
０〉Ｃ２の場合は第１６図（３）の波形となり（２）の
場合とは逆に可変電圧Ｖは増大する。可変電圧Ｖは静電
容量Ｃ１゜ＣＫ帰還されカウンタＣＴ２の出力電圧がゼ
ロになる様に制御されて安定する。このときｆ３　”　
＊４となる。従って（３０）　、　（３１）式よりｔ３
＝！４とおいてを得る。（３２）式のＥの係数は共通電
極ＭＰの変位に比例するので、結局、可変電圧Ｖは共通
電極をの　　′変位に比例する〇 なお、第１５図に示す実施例においてバッファ）の入出
力端間に付加されている固定容量Ｃ８により、静電容量
Ｃ，、Ｃ２の有無にかかわらず発振を維持することが可
能となり、このため第８図に示す実施例の如く静電容量
Ｃ１と０２とを交互に使用する必要性をなくシ、実施に
際しての自由度が増大する。

即ち、第１４図に示す各スイッチの操作手順を実行する
第１５図の実施例では第１フェーズおよび第２フェーズ
には静電容量Ｃ１又はＣ２に関する情報が全く入らない
空スロットを構成している。従って、この空スロットを
センサの温度、誘電体の誘電率などセンサを構成する静
電容量Ｃ１又はＣ２の情報に対する補正が要求される他
の情報を挿入する情報スロットとして使用することがで
きる。空スロ。

トへの情報の挿入は任意の固定容量を介してＣＩ。

Ｃ２，ＣｏＫ準する電圧の印加により、静電容量Ｃ０゜
Ｃ２の様に有効量としであるいは固定客ｆＣｏのように
無効量として自由に選択して実行することができる。

また、固定容量ｃｏの附加は、バッファゲートＧ５、イ
ンバータＧ６がレベルを反転させるときの微少時間帯で
の定値電流制限回路ＣＣ０の電流減少、すなわち反転に
至るときの静電容量ＣＩ、Ｃ２を介してのバッファゲー
トＧ５への正帰還ループにある伝搬遅れ要素に関連する
第１７図に示す遅速効果を解消するのく役立っている。

つまり、バッファゲートＧ５への最短の正帰還ループと
しての固定容量Ｃ６は定値電流制限回路ＣＣ，の電流低
下に先立つ反転を実現させ微少不安定誤差要因を解消す
るのく役立っているのである。

なお、定値電流制限回路ＣＣ，の代りＫこれを抵抗器Ｒ
４のみで構成するときには、式（２７）、　（２９）式
はそれぞれ次の式（３３）、　（３４）に置換される。

式（２７）、　（２９）におけるｉ３．ｆ４は６３，６
４に対して比例関係にるるか、（３３）　、　（３４）
式におけるｔ３．ｔ４はｅ３＋ｅ４に対して非直線関係
［６ることを示している。第１８図はこの場合の第１６
図に対応する波形図でｉｂ、第１９図は電圧ｅの相対的
変化に対応する放電時間の相対的変化を示したものでる
る。この場合においてもｔ３１＝ｔ４′の条件は５３　
＝６４として導出され、結局（３２）式が得られる。つ
まり１３′＝ｔ４′による平衡を求める場合には（３３
）　、　（３４）式に示すごとに非直線性を示す場合で
も変位に比例した出力を得ることができる。従って、定
値電流制限回路ＣＣ１が劣化し劣化抵抗Ｒ６，でその両
端が短絡されたと想定されるときでも誤差要因とはなら
ない。

第２０図は第１５図に示す実施例に対して単一電源で回
路を構成したときの実施例を示している。

即ち、第１５図の実施例ではゼロが動作上の基準電位点
でめったが、第２０図では）、／２に動作上の基準電位
点を移すことにより単一電源で動作ぢぜることかできる
。つまり、第１５図に対してＶ２の電位点をゼロ、÷Ｅ
の電位点を＋Ｖ２、共通電位点を−Ｅ／２　、（Ｖ−Ｖ
２　）をＶとそれぞれみなすことにより第２０図におけ
る実施例は第１５図における実施例と同様に動作する。

第２１図は第１６図に対応する第２０図における波形図
である。

なお、第８図、第９図、第１５図における各実施例にお
いても、第２０図における単一電源での動作を考慮する
と、第１１図に示すごとに２線式線路九電流に変換して
伝送する様にすることができる。

＃！２２図は第８図に示す実施例を若干変形した実施例
で６る。第８図に示す実施例ではインバータＧの出力を
定値電流制限回路ＣＣ１を介してバッフアゲートＧ５の
入力端に負帰還したが、第２２図の構成では抵抗Ｒ５を
介して負帰還をかけている。また、第２２図の実施例で
はカウンタＣＴ２へはバッフアゲ）　Ｇｓの出力が直接
与えられている。静電容ｉｉｃ。

に対しては第８図の場合はナントゲートＧ７とｃ−ｙＤ
ｓで構成されたインバータとして機能するチャージャＧ
８を介して正帰還がかけられたが、第２２図の場合には
アンドゲートＧ２□とＣ−ＭＯＳで構成されたバッファ
ゲートとして機能するチャージャＧ２□を介して正帰還
をかけている。その論理動作は第８図の場合と同じであ
る。チャージャＧ２□を構成する後段がスイッチＳ１．
Ｃ３に対応している。静電容量Ｃ２側に対してはＣ１側
の場合と同様にバッファゲートＧ５の出力からアンドゲ
ートＧ２８、チャージャＧ２４を介して帰還がかけられ
ている＠チャージャＧ２２を構成する後段がスイッチｓ
２，８４に対応している。

その動作は第８図におけると同様であるので詳細説明を
省略するが、各部の波形を第２３図に示す。

この場合の波形図はカウンタＣＴ２が２サイクルの入力
変化に対して反転する出力端Ｑｎが選定されている場合
を示している。第２３図はＣ１＝０２の場合の各部の波
形を示しているが、Ｃ１＝Ｃ２の状態から第２４図（１
ンに示す様にｃ＞ｃの状態になると、ｅ＞〉Ｃ２となシ
、第２４図（υ（ｂ）に示す様にＴｌ　＞　Ｔ２となる
。このため、このデユティブイクルの変化によシカウン
タＣＴ２の出力電圧の平均値が上昇して積分器Ｑ２の可
変電圧Ｖを第２４図（２）　（ｃＪ　Ｋ示す様に下げ、
第２４＠（１）から（２）の状態に変化し、最終的には
第２３図に示す様Ｋ　ｅｌ　’：　Ｃ２の状態に戻す。

この状態では第８図に示す様に可変電圧Ｖは共通電極Ｍ
Ｐの変位に比例する。

〈発明の効果〉 以上、実施例とともに具体的に説明した様に１本発明に
よれば以下の効果がるる。

（１）　　第１発明によれば、差動モードの固定電圧と
共通そ−ドの可変電圧とを所定の切替手順で切替えて検
出すべき静電容量の第１．第２の固定電極へ印加し、更
に固定容量を介して共通電極へ選択電圧を印加して切替
に伴う共通電極からの発生電圧を一定に保持する様に制
御したので第１．　第２容量へ制御された１電荷の不平
衡量１を与えることが出来た。この結果、第１容量およ
び第２容量の不変成分をも排除した検出が可能になった
。

字た、増幅手段に自励発振形の増幅回路を用いた場合に
従来技術に準する元値″＃Ｌ流制限回鮎による発振定数
を用いてその特性劣化Ｋｇ１存することなく、分布容量
の影響を除去することができ、スイッチの切替えを他励
で行なう場合にもまた増幅系を自励発振させてスイッチ
の切替えを自励式で行なう場合にも適用できる容量式変
位変換装置を実現した。

（２）第２発明によれば、第１発明による効果に加えて
、固定容量を有する正帰還手段を設け、７工−ズ分離を
したので、空スロットを有するフェーズを生じさせるこ
とができ、この中に補正用の他の情報をも挿入でき多面
的な使用を可能にする。

更に１固定容量を附加することにより静電容量Ｃ１，Ｃ
２を介しての正帰還ループにある伝搬遅れに基づく遅速
効果を解消する効果も有する。

（３）　第３発明によれば、第１発明による効果に加え
て更に２線式線路に通ずる電流値へ変換することができ
る。

【図面の簡単な説明】

第１図は容量形センサの構成を示す構成図、第２図は第
１図に示す容量形センサを用いた従来の容量式変位変換
装置、第３図は第２図に示す装置の各部の波形を示す波
形図、第４図は本発明の概念を示す説明図、第５図は第
４図に示す各電極の電圧波形を示す波形図、第６図は第
４図に示す概念を具体的な形で実施する実施例、第７図
は第４図に示す概念に対してフェーズ分離した場合の波
形図、第８図は第４図に示す概念に対して第７図の７工
−ズ分離をした場合の実施例、第９図はシュミットトリ
ガを用いた場合の本発明の実施例を示す回路図、第１０
図は第９図に示す実施例の各部の電圧波形を示す波形図
、第１１図Ｆｉ２線式変位変換装置として構成した本発
明の実施例を示す回路図、第１２図は第１１図の各部の
電圧波形を示す波形図、第１３図は第４図に示す概念に
対して発振モードを追加した場合の概念を説明する説明
図、第１４図は第１３図におけるスイッチ操作を示す波
形図、第１５図は第１３図に示す概念に対して第１４図
のスイッチ操作をした場合の実施例を示す回路図、第１
６図は第１５図における各部の波形を示す波形図、第１
７図は第１５図における遅速効果を説明する波形図、第
１８図は第１５図における定値電流制限回路の代りに抵
抗器で置換したときの第１６図に対応する波形図、第１
９図は第１５図に訃ける定値電流制限回路の代りに抵抗
器、で置換したときの非直線性を説明する特性図、第２
０図は第１５図に示す実施例に対して単一電源で回路を
構成したときの回路図、第２１図は第２０図における各
部の波形を示す波形図、第２２図は第８図に対する変形
実施例を示す回路図、第２３図は第２２図に示す実施例
の各部の波形を示す波形図、第２４図は第２２図におけ
る静電容量の大小による各部の波形の相違を説明する波
形図で６る。 Ｃ１，Ｃ２・・・静電容量、ｃｓＯ・・・分布容量、８
Ｐ１　中筒１電極、８Ｐ２・・・第２電極、ＭＰ・・・
共通電極、ｃｃｌ・・・定値電流制限回路、＋Ｅ、−Ｅ
・・・固定電圧、■・・・可変電圧−８ｔ　”’　Ｓｓ
スイッチ、　　Ｑｌ、Ｑ２…積分器”８”１０−’１７
”１８　　”’チャージャ、ＣＴＩ　、　Ｃ７０、ＣＴ
３　”・カヮンタ、Ｇ５・・・バッファゲート、Ｇ６・
・・インバータ、ＯＳＣ・・・発振器、ｃｏ・・・固定
容量、ｃｃ２・・・足電流回路。 第１図 ＳＰ＋ 第２図 句　　　　　心　　　Ｏｇ　　　　　ω　　　嶌〜−＋
＋＋＋−−−−− （ｅ　　ε　　ミ　　ω　　ト へ　　　＾　　　へ 第２・ １図 手続補正書（自発）

Claims (7)

【特許請求の範囲】
1. （１）共通電極に対して第１電極と第２電極で形成され
   て検出すべき物理的変位に応じて変化する一対の静電容
   量と、前記共通電極の電位を検出する増幅手段と、基準
   電位に対して差動モードをなす１対の固定電圧と前記増
   幅手段の出力に関連した共通モードの可変電圧とを前記
   第１および第２電極に所定の切替手順で切替えて印加す
   るスイッチ手段と、第１選択電圧と第２選択電圧を所定
   の切替手順で切替えて固定容量を介して前記共通電極へ
   印加する他のスイッチ手段と、前記増幅手段で検出した
   前記共通電極の電圧が所定値になる様に前記可変電圧を
   制御する帰還手段とを具備し、前記物理的変位に対応す
   る前記可変電圧を出力する容量式変位変換装置。
2. （２）前記切替手順として前記第１および第２電極に差
   動モードの前記固定電圧と共通モードの前記可変電圧と
   を交互に印加し、更に前記共通電極へ前記第１選択電圧
   として前記可変電圧、前記第２選択電圧として前記基準
   電位からの基準電圧をそれぞれ前記固定容量を介して交
   互に印加することを特徴とする特許請求の範囲第１項記
   載の容量式変位変換装置。
3. （３）前記増幅手段として前記共通電極の電位を所定の
   閾値に基いて検出しその検出電位を前記閾値へ戻すため
   の負帰還手段を有する第１増幅回路と、前記第１増幅回
   路の出力変化周期を計数するカウンタ回路と、前記カウ
   ンタ回路の任意ビットの出力レベルに応動して前記可変
   電圧を増減する第２増幅回路とを備え、前記第１増幅回
   路の出力レベルと前記カウンタ回路の出力レベルとに関
   連して前記スイッチ手段を切替え、少くとも前記第１増
   幅回路の出力レベルに関連して前記他のスイッチ手段を
   切替える自励発振形増幅手段を使用したことを特徴とす
   る特許請求の範囲第１項記載の容量式変位変換装置。
4. （４）前記切替手順として前記第１および第２電極に対
   して差動モードの前記固定電圧を印加する第１フェーズ
   と、前記第１電極に対して前記可変電圧を印加し前記第
   ２電極に対して所定極性の前記固定電圧を印加する第２
   フェーズと、前記第１および第２電極に対して共通モー
   ドの前記可変電圧を印加する第３フェーズと、前記第１
   電極に対して前記極性とは逆極性の前記固定電圧を印加
   し前記第２電極に対して前記可変電圧を印加する第４フ
   ェーズを含む各フェーズを繰り返すことを特徴とする特
   許請求の範囲第１項記載の容量式変位変換装置。
5. （５）共通電極に対して第１電極と第２電極で形成され
   て検出すべき物理的変位に応じて変化する一対の静電容
   量と、前記共通電極の電位を検出する増幅手段と、基準
   電位に対して差動モードをなす１対の固定電圧と前記増
   幅手段の出力に関連した共通モードの可変電圧とを前記
   第１および第２電極に所定の切替手順で切替えて印加す
   るスイッチ手段と、前記共通電極に一端が接続された固
   定容量と、前記増幅手段で検出した前記共通電極の電圧
   が所定値になる様に前記可変電圧を制御する帰還手段と
   を具備し前記固定容量の他端に前記増幅手段の入力電圧
   と同相の固定電圧を印加し前記物理的変位に対応する前
   記可変電圧を出力する容量式変位変換装置。
6. （６）前記切替手順として、前記第１および第２電極に
   対して共通モードの前記可変電圧を印加し前記固定容量
   の他端に所定極性の前記第２固定電圧を印加する第１フ
   ェーズと、前記第１および第２電極に対して共通モード
   の前記可変電圧を印加し前記固定容量の他端に前記極性
   とは逆極性の前記第２固定電圧を印加する第２フェーズ
   と、前記第１および第２電極に対して差動モードの前記
   第１固定電圧を印加し前記固定容量の他端に前記所定極
   性の第２固定電圧を印加する第３フェーズと、前記第１
   および第２電極に対して共通モードの前記可変電圧を印
   加し前記固定容量の他端に前記極性とは逆極性の前記第
   ２固定電圧を印加する第４フェーズを含む各フェーズを
   繰り返して前記可変電圧を出力することを特徴とする特
   許請求の範囲第５項記載の容量式変位変換装置。
7. （７）共通電極に対して第１電極と第２電極で形成され
   て検出すべき物理的変位に応じて変化する一対の静電容
   量と、前記共通電極の電位を検出する増幅手段と、基準
   電位に対して差動モードをなす１対の固定電圧と前記増
   幅手段の出力に関連した共通モードの可変電圧とを前記
   第１および第２電極に所定の切替手順で切替えて印加す
   るスイッチ手段と、二線を介して外部から給電を受けて
   内部回路を附勢する電圧安定化手段と、前記増幅手段の
   出力に応動して前記二線を流れる電流を調整する電流調
   整手段と、前記二線に流れる電流に比例した電圧を前記
   可変電圧として帰還するための電流・電圧変換手段とを
   備え、前記物理的変位に対応する前記二線を流れる電流
   を伝送する容量式変位変換装置。