JPS61182233A - ウエハおよびその製造方法 - Google Patents
ウエハおよびその製造方法Info
- Publication number
- JPS61182233A JPS61182233A JP2166585A JP2166585A JPS61182233A JP S61182233 A JPS61182233 A JP S61182233A JP 2166585 A JP2166585 A JP 2166585A JP 2166585 A JP2166585 A JP 2166585A JP S61182233 A JPS61182233 A JP S61182233A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- face
- crystal defects
- plane
- subjected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000005530 etching Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000013078 crystal Substances 0.000 abstract description 16
- 230000007547 defect Effects 0.000 abstract description 12
- 238000011109 contamination Methods 0.000 abstract description 6
- 239000003513 alkali Substances 0.000 abstract description 2
- 238000005520 cutting process Methods 0.000 abstract description 2
- 238000005498 polishing Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 33
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000005247 gettering Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明はウェハおよびその製造に適用して効果のある技
術に関する。
術に関する。
たとえばシリコン（Ｓｉ ）のウェハを製造する場合く
単結晶引き上げされてスライスされたウェハに面加工を
施した後、イオン注入や熱処理、拡散処理等を行う。そ
の際、製造過程においてウェハの結晶欠陥が発生すると
、デバイスの歩留りを低下させてしまう。
単結晶引き上げされてスライスされたウェハに面加工を
施した後、イオン注入や熱処理、拡散処理等を行う。そ
の際、製造過程においてウェハの結晶欠陥が発生すると
、デバイスの歩留りを低下させてしまう。
そこで、ウェハのミラー面（表面）とは反対側の面であ
る裏面にバックダメージ加工を施すことにより、ゲッタ
リング効果を与えることで結晶欠陥の発生を抑制するこ
とが考えられる。
る裏面にバックダメージ加工を施すことにより、ゲッタ
リング効果を与えることで結晶欠陥の発生を抑制するこ
とが考えられる。
ところが、この場合には、サンドブラスト、研削、ある
いはレーザー加工等によるバックダメージ加工が特別に
必要であるので、ウェハ加工工数が増加する上に、バン
クダメージ加工の方法やそのばらつきによってゲッタリ
ング効果が左右され、コントロールが困難であり、また
ウェハの表裏両面が（１００）面であって、結晶欠陥防
止効果も必ずしも十分なものとは言えない問題があるこ
とを本発明者は見い出した。
いはレーザー加工等によるバックダメージ加工が特別に
必要であるので、ウェハ加工工数が増加する上に、バン
クダメージ加工の方法やそのばらつきによってゲッタリ
ング効果が左右され、コントロールが困難であり、また
ウェハの表裏両面が（１００）面であって、結晶欠陥防
止効果も必ずしも十分なものとは言えない問題があるこ
とを本発明者は見い出した。
なお、ウェハの面加工については、株式会社工業調査会
、昭和５７年１１月１０日発行、［電子材料Ｊ１９’８
３年１１月号別冊、Ｐ４９〜Ｐ５６に記載されている。
、昭和５７年１１月１０日発行、［電子材料Ｊ１９’８
３年１１月号別冊、Ｐ４９〜Ｐ５６に記載されている。
本発明の目的は、ウェハの結晶欠陥を防止することので
きる技術を提供することにある。
きる技術を提供することにある。
本発明の目的は、少ない加工工数で効率的に結晶欠陥防
止効果を得ることのできる技術を提供することにある。
止効果を得ることのできる技術を提供することにある。
本発明の他の目的は、デバイスの歩留りを向上させるこ
とのできる技術を提供することにある。
とのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
を簡単に説明すれば、次の通りである。
すなわち、ウェハの表面が（１００）面、裏面が（１１
１）面にアルカリエンチング等で加工されることにより
、ウェハ面の汚染を防止し、結晶欠陥を抑制でき、前記
目的を達成できるものであ〔実施例〕 第１図（ａｌ、 （ｂｌ、 （Ｃ１は本発明の一実施例
であるウェハの製造工程を示す断面図である。
１）面にアルカリエンチング等で加工されることにより
、ウェハ面の汚染を防止し、結晶欠陥を抑制でき、前記
目的を達成できるものであ〔実施例〕 第１図（ａｌ、 （ｂｌ、 （Ｃ１は本発明の一実施例
であるウェハの製造工程を示す断面図である。
この実施例におけるウェハ１はたとえばシリコン（Ｓｉ
）で作られている。ウェハｌはシリコン単結晶の引き上
げ後、オリエンテーションフラットの切削、ラッピング
あるいは研削加工を受ける（第１図（ａｌ参照）。この
状態では、ウェハ１の表面２も裏面３も結晶方位で見て
（１００）面となっている。
）で作られている。ウェハｌはシリコン単結晶の引き上
げ後、オリエンテーションフラットの切削、ラッピング
あるいは研削加工を受ける（第１図（ａｌ参照）。この
状態では、ウェハ１の表面２も裏面３も結晶方位で見て
（１００）面となっている。
次に、第１図ｆａｌのウェハ１を水酸化カリウム（ＫＯ
Ｈ）または水酸化ナトリウム（ＮａＯＨ）等のアルカリ
性エツチング液の中でアルカリエツチングすることによ
り、ウェハ１の表面２および裏面３の両方を（１１１）
面とする（第１図Ｔｂｌ参照）。この（１１１）面はウ
ェハ面をたとえば５〜１０μｍのギザギザ状凹凸面にエ
ツチングすることにより得られる。
Ｈ）または水酸化ナトリウム（ＮａＯＨ）等のアルカリ
性エツチング液の中でアルカリエツチングすることによ
り、ウェハ１の表面２および裏面３の両方を（１１１）
面とする（第１図Ｔｂｌ参照）。この（１１１）面はウ
ェハ面をたとえば５〜１０μｍのギザギザ状凹凸面にエ
ツチングすることにより得られる。
その後、ウェハ１のミラー面すなわち集積回路形成面で
ある表面２のみをミラー加工して（１００）面とするが
、裏面３は（１１１）面のままである（第１図１ｃＩ参
照）。
ある表面２のみをミラー加工して（１００）面とするが
、裏面３は（１１１）面のままである（第１図１ｃＩ参
照）。
このように、ウェハ１の裏面３を（１１１）面とするこ
とにより、ウェハ１の結晶欠陥の発生を抑制することが
できる。
とにより、ウェハ１の結晶欠陥の発生を抑制することが
できる。
すなわち、ウェハの結晶欠陥はウェハ面が汚染されてい
ると発生し易いが、汚染は（１００）面よりも（１１１
）面の方が受けにくい。言い換えれば、結晶の（１００
）面は大気中では酸化や種々のイオン等による化学反応
を（１１１）面よりも速く受け、酸化膜等を生じる等の
汚染を受は易い。したがって、本実施例のようにウェハ
ｌの裏面３を（１１１）面とすることにより、汚染を防
止し、結晶欠陥の発生を抑制することができ、デバイス
の歩留り向上を図ることができる。
ると発生し易いが、汚染は（１００）面よりも（１１１
）面の方が受けにくい。言い換えれば、結晶の（１００
）面は大気中では酸化や種々のイオン等による化学反応
を（１１１）面よりも速く受け、酸化膜等を生じる等の
汚染を受は易い。したがって、本実施例のようにウェハ
ｌの裏面３を（１１１）面とすることにより、汚染を防
止し、結晶欠陥の発生を抑制することができ、デバイス
の歩留り向上を図ることができる。
（１）、ウェハの表面を（１００）面、裏面を（１１１
）面とすることにより、ウェハの汚染を防止できるので
、結晶欠陥の発生を抑制できる。
）面とすることにより、ウェハの汚染を防止できるので
、結晶欠陥の発生を抑制できる。
（２）、前記Ｔｌｌにより、デバイスの歩留り向上を図
ることができる。
ることができる。
（３）、ラッピングまたは研削加工されたウェハにエツ
チングを施して少なくともその裏面に（１１１）面を形
成し、次いで表面を（１００）面に加工することにより
、少ない加工工数で効率的なウェハ面加工を行うことが
できる。
チングを施して少なくともその裏面に（１１１）面を形
成し、次いで表面を（１００）面に加工することにより
、少ない加工工数で効率的なウェハ面加工を行うことが
できる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、アルカリエツチングの材料等は前記以外のも
のを用いることができる。
のを用いることができる。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるシリコンウェハに適
用した場合について説明したが、それに限定されるもの
ではなく、たとえば、化合物半導体装置の如く、シリコ
ン以外の材料を用いたウェハにも適用できる。
をその背景となった利用分野であるシリコンウェハに適
用した場合について説明したが、それに限定されるもの
ではなく、たとえば、化合物半導体装置の如く、シリコ
ン以外の材料を用いたウェハにも適用できる。
第１図［ａｌ、 （ｂｌ、 （ｃ）は本発明の一実施例
であるウェハの製造工程を順次示す断面図である。 １・・・ウェハ、２・・・表面、３・・・裏面。 第 １ 図
であるウェハの製造工程を順次示す断面図である。 １・・・ウェハ、２・・・表面、３・・・裏面。 第 １ 図
Claims (1)
- 【特許請求の範囲】 １、表面が（１００）面、裏面が（１１１）面に加工さ
れていることを特徴とするウェハ。 ２、ウェハがシリコンウェハよりなることを特徴とする
特許請求の範囲第１項記載のウェハ。 ３、ラッピングまたは研削加工されたウェハにエッチン
グを施して少なくともその裏面に（１１１）面を形成し
、次いで表面を（１００）面に加工することを特徴とす
るウェハの製造方法。 ４、エッチングがアルカリエッチングであることを特徴
とする特許請求の範囲第３項記載のウェハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2166585A JPS61182233A (ja) | 1985-02-08 | 1985-02-08 | ウエハおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2166585A JPS61182233A (ja) | 1985-02-08 | 1985-02-08 | ウエハおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61182233A true JPS61182233A (ja) | 1986-08-14 |
Family
ID=12061333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2166585A Pending JPS61182233A (ja) | 1985-02-08 | 1985-02-08 | ウエハおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61182233A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0628992A2 (en) * | 1993-06-08 | 1994-12-14 | Shin-Etsu Handotai Company Limited | Method of making semiconductor wafers |
| KR101261239B1 (ko) | 2011-12-08 | 2013-05-07 | 삼성코닝정밀소재 주식회사 | 반도체 기판의 표면 가공 방법 |
-
1985
- 1985-02-08 JP JP2166585A patent/JPS61182233A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0628992A2 (en) * | 1993-06-08 | 1994-12-14 | Shin-Etsu Handotai Company Limited | Method of making semiconductor wafers |
| EP0628992A3 (en) * | 1993-06-08 | 1997-05-02 | Shinetsu Handotai Kk | Method of manufacturing semiconductor wafers. |
| KR101261239B1 (ko) | 2011-12-08 | 2013-05-07 | 삼성코닝정밀소재 주식회사 | 반도체 기판의 표면 가공 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2910507B2 (ja) | 半導体ウエーハの製造方法 | |
| KR940008016A (ko) | 웨이퍼의 제조방법 | |
| US5756399A (en) | Process for making semiconductor wafer | |
| US4885056A (en) | Method of reducing defects on semiconductor wafers | |
| JP2006222453A (ja) | シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ | |
| MY116101A (en) | Method of manufacturing semiconductor wafers | |
| JP3828176B2 (ja) | 半導体ウェハの製造方法 | |
| MY120464A (en) | Semiconductor wafer processing method and semiconductor wafers produced by the same | |
| JPH08316180A (ja) | 半導体ウェーハの製造方法 | |
| JP2007214256A (ja) | Ｓｏｉウェーハ | |
| JPH1092777A (ja) | 半導体ウェハの製造方法 | |
| JPH03295235A (ja) | エピタキシャルウェーハの製造方法 | |
| US6878630B2 (en) | Method of manufacturing a wafer | |
| JPH0917984A (ja) | 貼り合わせｓｏｉ基板の製造方法 | |
| US3738882A (en) | Method for polishing semiconductor gallium arsenide planar surfaces | |
| EP0094302A3 (en) | A method of removing impurities from semiconductor wafers | |
| JPS61182233A (ja) | ウエハおよびその製造方法 | |
| JPH07122532A (ja) | 再生ウェーハの製造方法 | |
| JP2007214255A (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| JP3962972B2 (ja) | 張り合わせ基板の製造方法 | |
| US6576501B1 (en) | Double side polished wafers having external gettering sites, and method of producing same | |
| JP3945130B2 (ja) | 張り合わせ誘電体分離ウェーハの製造方法 | |
| JPH11260774A (ja) | 張り合わせ基板の製造方法 | |
| JP5368000B2 (ja) | Ｓｏｉ基板の製造方法 | |
| KR0180622B1 (ko) | 저온에서의 실리콘 웨이퍼 접합에 의한 다층 구조의 soi 웨이퍼 제조 방법 및 이 방법에 의해 제조되는 soi 웨이퍼 |