JPS6118174A - 電荷検出回路 - Google Patents
電荷検出回路Info
- Publication number
- JPS6118174A JPS6118174A JP13879184A JP13879184A JPS6118174A JP S6118174 A JPS6118174 A JP S6118174A JP 13879184 A JP13879184 A JP 13879184A JP 13879184 A JP13879184 A JP 13879184A JP S6118174 A JPS6118174 A JP S6118174A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- impurity layer
- island
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000012535 impurity Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000001514 detection method Methods 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 abstract description 21
- 230000035945 sensitivity Effects 0.000 abstract description 11
- 230000007423 decrease Effects 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 5
- 108091006146 Channels Proteins 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/93—Variable capacitance diodes, e.g. varactors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Measurement Of Current Or Voltage (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は電荷量を電圧値として検出する電荷検出回路に
関するもので、特に電荷転送装置の出力回路として使用
されるものである。
関するもので、特に電荷転送装置の出力回路として使用
されるものである。
従来の電荷検出回路の断面図を第４図に示す。
この構造を有する回路は、一般に浮遊拡散層型検出回路
と称せられる。図中１はＰ型半導体基板、２は該基板ｌ
に島状に形成されたＮ十型拡散層、３はＮ型のチャネル
層、５は電圧供給源６から所定電圧が供給されるＮ＋型
型数散層７は層２と５を電気的に断続制御するための開
閉電極で、リセットゲートと称せられる。４は電極７の
電圧に応じて形成されるチャネル電位を適正に設定する
ために形成されるＮ型不純物層、８はＮ＋型型数散層２
電荷を入力しかつ該層２を浮遊状態に保持するだめの障
壁電位をチャネル層３に形成するに必要な電圧が印加さ
れる電極である。
と称せられる。図中１はＰ型半導体基板、２は該基板ｌ
に島状に形成されたＮ十型拡散層、３はＮ型のチャネル
層、５は電圧供給源６から所定電圧が供給されるＮ＋型
型数散層７は層２と５を電気的に断続制御するための開
閉電極で、リセットゲートと称せられる。４は電極７の
電圧に応じて形成されるチャネル電位を適正に設定する
ために形成されるＮ型不純物層、８はＮ＋型型数散層２
電荷を入力しかつ該層２を浮遊状態に保持するだめの障
壁電位をチャネル層３に形成するに必要な電圧が印加さ
れる電極である。
霜、極７，８は絶縁層９を介して半導体層から電気的に
絶縁されている。
絶縁されている。
しかしてリセットゲート７に高電圧を加えて拡散層２を
拡散層５の電位に設定した後、低電圧を印加して拡散層
５と２を電気的に分離する。
拡散層５の電位に設定した後、低電圧を印加して拡散層
５と２を電気的に分離する。
この状態で拡散層２は、所定電位に設定された浮遊状態
を保持する。しかる後チャネル層３を介して電荷（を子
）が入力されると、拡散層（電荷検出層）２の電位は下
降する。この電位変化を、この場合ソースホロワ回路（
アナログ回路）ノ３に入力し、該回路の出力端子２３か
ら外部に出力する。
を保持する。しかる後チャネル層３を介して電荷（を子
）が入力されると、拡散層（電荷検出層）２の電位は下
降する。この電位変化を、この場合ソースホロワ回路（
アナログ回路）ノ３に入力し、該回路の出力端子２３か
ら外部に出力する。
との場合入力された電荷量に対して、浮遊拡散層２の電
位変動が大きいｅデど、電荷検出感度は高いことになる
。いま、入力された電荷量をＱｓｓ拡散層２の電位変動
をΔＶＦＤとすればΔＶ ＝亙 ” ＣＦＤ ・・・・・・ （１）で与−見ら
れる。（１）式でΔＶＦＤが犬であるほど電荷検出感度
が高いことになる。ここでＣＦＤは拡散層２が有する全
靜を容量でおる。この容１ｋＣｙｎは、ダート電極との
結合容量１１．１２、配線浮遊容量１４、ソースホロワ
回路１３のダート容量Ｊ５の和で与えられる略一定の静
電容量Ｃ□と、拡散層が接合する半導体不純物層１（こ
の場合基板）に対する接合容量ＣＦＶとの総和となる。
位変動が大きいｅデど、電荷検出感度は高いことになる
。いま、入力された電荷量をＱｓｓ拡散層２の電位変動
をΔＶＦＤとすればΔＶ ＝亙 ” ＣＦＤ ・・・・・・ （１）で与−見ら
れる。（１）式でΔＶＦＤが犬であるほど電荷検出感度
が高いことになる。ここでＣＦＤは拡散層２が有する全
靜を容量でおる。この容１ｋＣｙｎは、ダート電極との
結合容量１１．１２、配線浮遊容量１４、ソースホロワ
回路１３のダート容量Ｊ５の和で与えられる略一定の静
電容量Ｃ□と、拡散層が接合する半導体不純物層１（こ
の場合基板）に対する接合容量ＣＦＶとの総和となる。
後者の容量Ｃｖｖは、ＰＮ接合による空乏層の厚さＸｄ
と接合面積Ｓ及び半導体材料の誘電率εｓ１で決定され
る。即ち ＣＦＶ ” ’畦Ｓ ・・・・・・ （２）ｘ、１ となる。空乏層厚ＸｄはＰＮ接合の逆バイアス電圧即ち
拡散層２の電位によシ変化する。第５図は上記静電容量
ＣＦＤ及び該容量が形成される付近の等価回路で、１０
は電荷供給源である。なお空乏層厚Ｘｄは 仁とでｑは単位電荷量、“ＮＡはＰ型不純物層の濃度、
ＮＤはＮ型不純物層の濃度、ＶｂｉはＰＮ接合の拡散電
圧を示す。
と接合面積Ｓ及び半導体材料の誘電率εｓ１で決定され
る。即ち ＣＦＶ ” ’畦Ｓ ・・・・・・ （２）ｘ、１ となる。空乏層厚ＸｄはＰＮ接合の逆バイアス電圧即ち
拡散層２の電位によシ変化する。第５図は上記静電容量
ＣＦＤ及び該容量が形成される付近の等価回路で、１０
は電荷供給源である。なお空乏層厚Ｘｄは 仁とでｑは単位電荷量、“ＮＡはＰ型不純物層の濃度、
ＮＤはＮ型不純物層の濃度、ＶｂｉはＰＮ接合の拡散電
圧を示す。
現在まで、第４図の構造で出来るだけ電荷検出感度を高
くすべく、拡散層２の接合面積を小さくすることによっ
て容量ＣｒＶを小さくする改良がなされてき、た。しか
し接合面積はソースホロワ回路Ｊ３への電気的接続に要
する面積或いはチャネル層３，４との結合幅による制限
からおのずと決定し、無制限に小さくすることはできな
い。ダート結合容量１１．１２は、拡散層２を形成する
際の横方向拡散を極力小さくすることによシ減少され、
配線浮遊容［７（はソースホロワ回路１３を近接して設
けることで小さくおさえている゛。この結果″ＣＦＤ＝
ＣＦＦ＋ＣＰＶ′″は０、０２ ｐＦ程贋まで小さくす
ることができるが、更に小さくすることは至難である。
くすべく、拡散層２の接合面積を小さくすることによっ
て容量ＣｒＶを小さくする改良がなされてき、た。しか
し接合面積はソースホロワ回路Ｊ３への電気的接続に要
する面積或いはチャネル層３，４との結合幅による制限
からおのずと決定し、無制限に小さくすることはできな
い。ダート結合容量１１．１２は、拡散層２を形成する
際の横方向拡散を極力小さくすることによシ減少され、
配線浮遊容［７（はソースホロワ回路１３を近接して設
けることで小さくおさえている゛。この結果″ＣＦＤ＝
ＣＦＦ＋ＣＰＶ′″は０、０２ ｐＦ程贋まで小さくす
ることができるが、更に小さくすることは至難である。
一方、一定の容量ＯＦＦが小さくなると、全靜電容ＲＣ
ｙｎに占める一定化されない容量ＣＦＶの割合が大きく
なシ、従って非線形特性が無視できなくなるものである
。
ｙｎに占める一定化されない容量ＣＦＶの割合が大きく
なシ、従って非線形特性が無視できなくなるものである
。
本発明は上記実情に鑑みてなされたもので、高感度でし
かも非線形特性を抑え得る電荷検出回路を提供しようと
するものである。
かも非線形特性を抑え得る電荷検出回路を提供しようと
するものである。
本発明は、ＰＮ接合からなる電荷検出層の静電容量を、
Ｐ塑成いはＮ型の不純物の濃度を少くとも部分的に低減
せしめて、同接合容量を減少させることによシ、高感度
でしかも直線性の優れた電荷検出回路を実現するように
したものである。
Ｐ塑成いはＮ型の不純物の濃度を少くとも部分的に低減
せしめて、同接合容量を減少させることによシ、高感度
でしかも直線性の優れた電荷検出回路を実現するように
したものである。
以下図面を参焦して本発明の一実施例を説明する。第１
図は同実施例の構成を示す断面図であるが、これは第４
図の従来例のものと対応させた場合の例であるから、対
応箇所には同一符号を付して説明を省略し、特徴とする
点を説明する。本実施例の特徴は、基板１と同導電型で
しかも充分に不純物濃度を低くしたＰ−型層１２を、Ｎ
中型拡散層２に瞬接して設けた点である。
図は同実施例の構成を示す断面図であるが、これは第４
図の従来例のものと対応させた場合の例であるから、対
応箇所には同一符号を付して説明を省略し、特徴とする
点を説明する。本実施例の特徴は、基板１と同導電型で
しかも充分に不純物濃度を低くしたＰ−型層１２を、Ｎ
中型拡散層２に瞬接して設けた点である。
破線１８で囲まれた領域が空乏層を示す。この場合拡散
層２を囲むＰ−型不純物層１７の濃度が低いため、（３
）式に従って空乏層厚Ｘｄは増加する。
層２を囲むＰ−型不純物層１７の濃度が低いため、（３
）式に従って空乏層厚Ｘｄは増加する。
従りて容量ＣＦＶは小さくなシ、（１）式の容量ＣＦＤ
が小さくなるため、電荷検出感度は高くなる。
が小さくなるため、電荷検出感度は高くなる。
例えばＰ−型不純物層Ｊ７の不純物濃度を基板１の濃度
の１／１６とすれば、ＮＤ＞ＮＡ として容量ＣＦＶは
１／４となる。いま第４図、第５図の従来例においてＣ
ＦＦ ” ＣＦＶとすれば、電荷検出感度は１，６倍と
なシ、しかも非線形成分は１／４となるものである。
の１／１６とすれば、ＮＤ＞ＮＡ として容量ＣＦＶは
１／４となる。いま第４図、第５図の従来例においてＣ
ＦＦ ” ＣＦＶとすれば、電荷検出感度は１，６倍と
なシ、しかも非線形成分は１／４となるものである。
第２図は本発明の異なる実施例を示す。１９はＮ型半導
体基板、２ｏはＰ型不純物層であ勺、いわゆるＰウェル
構造をなす０２１′はＰ型層２σに対して充分不純物濃
度の低いＰ−型不純物層である。第１図の実施例との相
異は、Ｐ型不純物層２０をＮ型基板１９上にウェル構造
として形成している点であシ、基本的にっｔ 、ｂ ｐ
−型不純物層２１で空乏層厚を増加させようとしている
点で第１図の実施例と同様である。
体基板、２ｏはＰ型不純物層であ勺、いわゆるＰウェル
構造をなす０２１′はＰ型層２σに対して充分不純物濃
度の低いＰ−型不純物層である。第１図の実施例との相
異は、Ｐ型不純物層２０をＮ型基板１９上にウェル構造
として形成している点であシ、基本的にっｔ 、ｂ ｐ
−型不純物層２１で空乏層厚を増加させようとしている
点で第１図の実施例と同様である。
第３図は本発明の更に異なる実施例である。
２２は炉型拡散層２と同一導電型でしかもこれよシ非常
に低濃度のＮ−型不純物層である。拡散層２が高電位に
設定されることにょシ、Ｎ−型不純物層２２は大部分の
領域が空乏層化され、接合容量は飛躍的に減少するもの
である。
に低濃度のＮ−型不純物層である。拡散層２が高電位に
設定されることにょシ、Ｎ−型不純物層２２は大部分の
領域が空乏層化され、接合容量は飛躍的に減少するもの
である。
以上説明した如く本発明によれば、電荷検出層に接して
低姥度層を設けたので、電荷検出層の接合容量を小さく
することができ、電荷検出感度を高くすることができる
。また非線形接合容量が小さくなることによシ、電荷検
出特性の直線性が改善されるものである。
低姥度層を設けたので、電荷検出層の接合容量を小さく
することができ、電荷検出感度を高くすることができる
。また非線形接合容量が小さくなることによシ、電荷検
出特性の直線性が改善されるものである。
第１図は本発明の一実施例を示す断面的構成図、第２図
、第３図はそれぞれ本発明の異、なる実施例の断面的構
成図、第４図は従来の浮遊接合層（拡散層）型電荷検出
回路の断面的構成図、第５図は同等価回路図である。 Ｊ・・・Ｐ型基板、２・・・Ｎ生型拡散層、３，４・・
・Ｎ屋チャネル層、５・・・Ｎ＋型型数散層６・・・電
圧供給源、７．８・・・電極、１３・・・ソースホロワ
回路、Ｊ７゜２ノ・・・Ｐ−型不純物層、１９・・・Ｎ
型基板、２０・・・Ｐウェル層、２２・・・Ｎｌ不純物
層。 出願人代理人 弁理士 鈴 江 武 彦第１ 図 第３図 第４図 フ 麻５図
、第３図はそれぞれ本発明の異、なる実施例の断面的構
成図、第４図は従来の浮遊接合層（拡散層）型電荷検出
回路の断面的構成図、第５図は同等価回路図である。 Ｊ・・・Ｐ型基板、２・・・Ｎ生型拡散層、３，４・・
・Ｎ屋チャネル層、５・・・Ｎ＋型型数散層６・・・電
圧供給源、７．８・・・電極、１３・・・ソースホロワ
回路、Ｊ７゜２ノ・・・Ｐ−型不純物層、１９・・・Ｎ
型基板、２０・・・Ｐウェル層、２２・・・Ｎｌ不純物
層。 出願人代理人 弁理士 鈴 江 武 彦第１ 図 第３図 第４図 フ 麻５図
Claims (1)
- 一導電型半導体基体に島状に形成された反対導電型の島
状不純物層と、該島状不純物層に所定電圧を供給する電
圧供給手段と、該電圧供給手段と前記島状不純物層との
間を電気的に随時断続するための開閉回路と、前記島状
不純物層に電荷を入力する手段と、前記島状不純物層の
電位変化を検知して外部に取り出すための出力回路と、
前記島状不純物層に隣接して設けられ該島状不純物層或
いは前記半導体基体と同一導電型でかつそれより低不純
物濃度の低濃度層とを具備したことを特徴とする電荷検
出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59138791A JP2567831B2 (ja) | 1984-07-04 | 1984-07-04 | 電荷検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59138791A JP2567831B2 (ja) | 1984-07-04 | 1984-07-04 | 電荷検出回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14383096A Division JP2670437B2 (ja) | 1996-06-06 | 1996-06-06 | 電荷検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6118174A true JPS6118174A (ja) | 1986-01-27 |
| JP2567831B2 JP2567831B2 (ja) | 1996-12-25 |
Family
ID=15230297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59138791A Expired - Lifetime JP2567831B2 (ja) | 1984-07-04 | 1984-07-04 | 電荷検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2567831B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03179276A (ja) * | 1989-12-06 | 1991-08-05 | Mitsubishi Electric Corp | 電荷検出回路 |
| JP2004140258A (ja) * | 2002-10-18 | 2004-05-13 | Sanyo Electric Co Ltd | 固体撮像素子及びその製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5769777A (en) * | 1980-10-17 | 1982-04-28 | Toshiba Corp | Manufacture of charge transfer device |
| JPS57138177A (en) * | 1981-02-20 | 1982-08-26 | Nec Corp | Charge transfer device |
| JPS58185095A (ja) * | 1982-04-23 | 1983-10-28 | Nec Corp | 電荷結合素子の出力回路およびその駆動法 |
| JPS58216464A (ja) * | 1982-06-07 | 1983-12-16 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | Ｃｃｄ用出力回路構造体 |
-
1984
- 1984-07-04 JP JP59138791A patent/JP2567831B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5769777A (en) * | 1980-10-17 | 1982-04-28 | Toshiba Corp | Manufacture of charge transfer device |
| JPS57138177A (en) * | 1981-02-20 | 1982-08-26 | Nec Corp | Charge transfer device |
| JPS58185095A (ja) * | 1982-04-23 | 1983-10-28 | Nec Corp | 電荷結合素子の出力回路およびその駆動法 |
| JPS58216464A (ja) * | 1982-06-07 | 1983-12-16 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | Ｃｃｄ用出力回路構造体 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03179276A (ja) * | 1989-12-06 | 1991-08-05 | Mitsubishi Electric Corp | 電荷検出回路 |
| JP2004140258A (ja) * | 2002-10-18 | 2004-05-13 | Sanyo Electric Co Ltd | 固体撮像素子及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2567831B2 (ja) | 1996-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4733286A (en) | Semiconductor photoelectric converting device | |
| US3469155A (en) | Punch-through means integrated with mos type devices for protection against insulation layer breakdown | |
| US4786956A (en) | Input protection device for integrated circuits | |
| US6046476A (en) | SOI input protection circuit | |
| JPS60140922A (ja) | サイリスタの制御回路 | |
| US6369654B1 (en) | Semiconductor device | |
| US4725875A (en) | Memory cell with diodes providing radiation hardness | |
| EP0090738A2 (en) | Semiconductor device | |
| US4881113A (en) | Semiconductor integrated circuits with a protection device | |
| KR100301538B1 (ko) | 반도체장치 | |
| JPS6118174A (ja) | 電荷検出回路 | |
| JPS60223161A (ja) | 電荷転送素子の出力回路 | |
| JPH0316164A (ja) | 半導体装置 | |
| JPS6336146B2 (ja) | ||
| EP0297655A1 (en) | Semiconductor device provided with a charge transfer device | |
| GB2243485A (en) | Semiconductor device contact pads | |
| US3868718A (en) | Field effect transistor having a pair of gate regions | |
| US5294817A (en) | Output circuit for charged transfer device and having a high detection sensitivity | |
| JP2670437B2 (ja) | 電荷検出回路 | |
| USRE37477E1 (en) | Integrated circuit protected against electrostatic discharges, with variable protection threshold | |
| JPS6410944B2 (ja) | ||
| KR100308074B1 (ko) | 집적회로 | |
| JPS61102766A (ja) | 半導体集積回路 | |
| JPH0360066A (ja) | 半導体集積回路の入出力保護装置 | |
| JP2730174B2 (ja) | 入力保護装置 |