JPS61180438A - レジスト処理装置 - Google Patents

レジスト処理装置

Info

Publication number
JPS61180438A
JPS61180438A JP2106485A JP2106485A JPS61180438A JP S61180438 A JPS61180438 A JP S61180438A JP 2106485 A JP2106485 A JP 2106485A JP 2106485 A JP2106485 A JP 2106485A JP S61180438 A JPS61180438 A JP S61180438A
Authority
JP
Japan
Prior art keywords
substrate
resist
cooling
chamber
baking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2106485A
Other languages
English (en)
Inventor
Nobuji Tsuchiya
土屋 宜司
Yasuo Matsuoka
康男 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2106485A priority Critical patent/JPS61180438A/ja
Publication of JPS61180438A publication Critical patent/JPS61180438A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、レタス14’ターンの形成に使用されるレジ
スト処理装置の改良に関するものである。
〔発明の技術的背景とその問題点〕
超LSIを始めとして、半導体素子の集積度が高まるの
に伴って微細にして、かつ高精度の・ゼターン形成技術
が要求されている。このため、許容される寸法精度は非
常に厳しいものとなり、最先端分野では6インチマスク
或いは5インチウェハ内で3σ≦0.1μm(但し、σ
はウェノ・等の平均寸法値に対するばらつきを示す)の
寸法精度が要求され始めている。また、量産ラインで使
用されるためにはマスク間或いはウェノ・間での寸法変
動を3σ≦0.15μmに抑えることが必要である。一
方、量産効果を高めるためには高感度のレジストが必要
であると共に、使用する露光装置(エネルギー照射装置
)に適合した感度にすぺ〈感度制御が必要となる。
ところで、従来、レジストパターンを形成するには次の
ような方法が採用されている。まず、基板(例えばマス
ク基板)上にレジストを回転塗布法や浸漬法により塗布
する。つづいて、基板上のレジスト膜をオーブン或いは
熱板等の加熱手段で所定温度(Tb)加熱する、いわゆ
るベーキング処理を行なう。所定時間のベーキング処理
を行なった後、レジスト膜付基板を常温。
常圧中で20〜30分間程度自然冷却する。次いで、冷
却後の基板上のレジスト膜にそのレジストに応じた所定
の露光量で露光を行ない、更に所定の現像、リンス処理
を施してレジストパターンを形成する。
しかしながら、上述した従来の方法では微妙な範囲での
感度の均一化を同一レジストで行なうことが難しく、露
光条件が一定でもその基板1枚1枚のレジスト感度が変
動したシ、基板内での感度差が生じたりして、結果的に
は基板間。
基板内で高精度のレジス) /?ターンを安定的に形成
することが困難であった。また、今後の高感度なレジス
トの要求に答えるためには、高精度に温度制御したチャ
ンバ内にベーキング処理後の基板を搬送して均一にチャ
ンバ内で冷却を行なうと言ったシステムが考えられるが
、システムが複雑で、高価となる欠点があった。
このようなことから、ベーキング処理後のレジスト膜の
冷却速度を上げる(例えばレジストが溶解されない流体
中で基板を浸漬する方法)ことによりレジストの高感度
化を達成する方法が試みられている。しかしながら、か
かる方法では流体中に浸漬した後の乾燥工程等が複雑と
なる。しかも、高感度化を達成できるものの、基板面内
では従来の自然冷却による方法以上にばらつきが大きく
なる。従って、かかる方法では安価なシステムで、かつ
高感度で面内寸法が均一なレジストパターンを形成する
ことは困難であった。
〔発明の目的〕
本発明は、ベーキング処理後の冷却手段を改良すること
によって、レジスト感度を安定化させ、ひいては基板間
、基板の面内で均一かつ高精度のレジストパターンを再
現性よく形成し得るレジスト処理装置を提供しようとす
るものである。
〔発明の概要〕
本発明者らは、従来法による基板のレジストパターンの
寸法の差異について鋭意研究した結果、ベーキング処理
後のレジスト膜が被覆された基板の自然冷却時において
、基板を立置きにしてた場合の冷却速度は第7図に示す
ように冷却曲線Aのような冷却速度で冷却される上部と
、冷却曲線Bのような冷却速度で冷却される下部とが生
じることを究明した。事実、第7図図示の曲線Aで冷却
された基板上のレジスト膜部分の感度について調べたと
ころ、第8図に示すように曲線A′の感度特性を示し、
同様に第7図図示の曲線Bで冷却された基板上のレジス
ト膜部分の感度は、同第8図図示の曲線B′の感度特性
を示し、冷却速度と感度特性が強い相関があう、これが
寸法の差異を生じさせる原因であることがわかった。
以上の事から、従来技術では冷却過程での冷却速度を制
御していないため、冷却条件により感度がふらつき、そ
れが高精度のレジストパターンの形成を困難にしている
原因であることがわかった。
そこで、本発明者らはレジストの感度特性がベーキング
処理後の冷却速度に相関すると共に、その冷却むらによ
って感度のバラツキが生じることを踏まえて、レジスト
を塗布した基板を搬送手段でシャッタで区画されたベー
キング室に搬送して該室の熱板上に載せてベーキングを
行ない、更に村−キング処理後の基板を開放したシャッ
タから冷却室に搬送し、ここで冷却機構により基板を前
記熱板表面より低い位置で受け、該基板の冷却を行なう
ことによって、レジストの感度を常に安定化でき、かつ
同一レジストでの感度条件を限られた範囲内で選択する
ことが可能で、ひいては最もプロセス上、安定した感度
条件下で再現性よく、量産的に高精度のレジストパター
ンを形成し得るレジスト処理装置を見出した。
即ち、本発明はレジスト膜が被覆された基板を搬送する
搬送手段と、この搬送手段の途中に配置され、前段側を
ベーキング室、後段側を冷却室として区画するシャッタ
と、前記ベーキング室に配置された熱板と、前記冷却室
に配置され、前記搬送手段で搬送された基板を前記熱板
の表面より低い位置で受ける冷却機構とを具備したこと
を特徴とするレジスト処理装置である。
〔発明の実施例〕
以下、本発明の実施例を第1図を参照して詳細に説明す
る。
第1図は、本発明に係わるレジスト処理装置としてのベ
ーキング・冷却装置を示す概略図であシ、図中の1は基
板が設置され、矢印のように前方、下方(L2の位置)
、後方、及び上方(Llの位置)に駆動する一対のビー
ム状レールからなるウオーキングビームである。このウ
オーキングビーム1の途中には、ベーキング室と冷却室
とを区画するための断熱プレート2及び二重の開閉自在
なシャッタ3とが設けられている。前記ベーキング室側
の前記ビーム1上方には、第1の断熱カバー41が前記
断熱プレート2に固定されて配置され、かつ該カバー4
1の内面には発熱体5が配置されている。また、同ベー
キング室の前記ビーム1下方にはベーキング処理を行な
うだめの熱板6が配置されている。一方、前記冷却室の
前記ビーム1上方には第2の断熱カバー42が配置され
ている。また、同冷却室の前記ビーム1下方には同ビー
ム1で搬送された基板を前記熱板6表面より低い位置で
受ける冷却機構1が配置されている。この冷却機構7は
、温度制御板8と、この制御板8の4隅に貫通され、前
記ウオーキングビーム1上を搬送された基板を前記熱板
6表面より低い位置で支持して下方に移動させる4本の
断熱ピン9とから構成されている。前記温度制御板8は
、第2図及び第3図に示すように上面付近に蛇行したヒ
ータ10が埋設され、かつ下面付近に冷媒を循環させる
ための蛇行した配管11が埋設されている。前記断熱ピ
ン9は、例えばフッ素樹脂、デルリンその他の耐熱性樹
脂により形成されている。なお、前記ウオーキングビー
ム1と温度制御板8との間は例えば201111離間し
ている。
また、同ビーム1と前記断熱ピン9先端との間は、例え
ば2譚離間されている。
次に、前述した本発明のベーキング・冷却装置の作用を
説明する。
まず、ガラス転移温度(Tg)が133℃のEBレジス
トが塗布されたマスク基板を用意し、該マスク基板12
をウオーキングビーム1上に設置し、二重シャッタ3を
開放した状態でビーム1を第1図の矢印に示すように駆
動すると、ビーム1上の基板12は熱板6の上方に位置
され、該熱板6及び発熱体5により基板12を200℃
(Tb)までベーキング処理される。つづいて、ウオー
キングビーム1を再度、前方及び下方に駆動してビーム
1の位置をLlからL2に移動させると、ビーム1上の
基板12が熱板6表面より低く位置した4本の断熱ピン
9上にセットされる。同時に、二重シャッタ3を閉じて
4本の断熱ピンクを下降させると、ピン9上の基板12
は25℃に設定した温度制御板8に近接するように移動
し、温度制御板8上に接触して冷却がなされる。この後
、前記下方に位置するウオーキングビーム1を駆動する
と、温度制御板8上の基板12はビーム1上に再度乗せ
られ、前方に移動して露光装置に搬送される。
しかして、本発明によれば二重シャッタ3でベーキング
室と冷却室とに区画し、冷却室に前記ベーキング室の熱
板6表面より低い位置でマスク基板12を受ける冷却機
構1(断熱ピン9)を配置することによって、ベーキン
グ室の熱板6上でベーキングされた基板12を冷却室に
搬送した時にベーキング室からの基板12への熱影響を
迅速に遮断できる。その結果、断熱ピン9により温度制
御板8に近接するように下降させて冷却することにより
、マスク基板12の面内温度を効率よく均一化でき、ひ
いてはレジスト膜の感度を安定化できる。
なお、上記実施例では、ベーキング・冷却装置をレジス
ト膜の塗布直後に適用したが、露光後で現像処理前に適
用しても同様な効果を達成することが可能である。
上記実施例では、基板としてマスク基板を、レジストと
してEBレジストを使用した場合について説明したが、
これに限定されない。例えば、基板としてウェハ、又は
ウェハ上に各種の半導体膜、絶縁膜もしくは金属漢を被
覆したもの等を用いてもよい。また、レジストとしては
、例えばフォトレジスト、遠紫外線感応レジスト、X線
感応レジスト、高加速X線感応レジスト、イオンビーム
感応レジスト等を用いてもよい。
特に、実施例で使用した弗素含有ポリロチルメタクリレ
ート(PMMA )からなるポジ型レジストは、本発明
による処理装置に適用した場合に感度の安定化効果が高
いために好適である。
〔発明の効果〕
以上詳述した如く、本発明によればレジストの感度を速
やかに安定化でき、かつ同一レジストでの感度条件を限
られた範囲内で選択することが可能で、ひいては最もゾ
ロセス上、安定した感度条件下で再現性よく、量産的に
高精度のレゾストパターンを形成し得るレジスト処理装
置を提供できる。
【図面の簡単な説明】
第1図は本発明の一実施例を示すレジスト処理装置であ
るベーキング・冷却装置の概略図、第2図は第1図の冷
却機構の上面図、第3図は第1図の冷却機構の底面図、
第4図はベーキング処理後の基板を立置きにして自然冷
却した時の冷却過程を示す特性図、第5図は第4図図示
の異なる冷却過程のレジスト部分における露光量と膜厚
残存率との関係を示す特性図である。 1・・・ウオーキングピーA、3・・・二重シャッタ、
6・・・熱板、7・・冷却機構、8・・・温度制御板、
9・・断熱ヒン、1o・・・ヒータ、11・・・冷媒の
配管、12・・・マスク基板。 出願人代理人  弁理士 鈴 江 武 彦第1図 ムフ 第2図      第3図

Claims (3)

    【特許請求の範囲】
  1. (1)レジスト膜が被覆された基板を搬送する搬送手段
    と、この搬送手段の途中に配置され、前段側をベーキン
    グ室、後段側を冷却室として区画するシャッタと、前記
    ベーキング室に配置された熱板と、前記冷却室に配置さ
    れ、前記搬送手段で搬送された基板を前記熱板の表面よ
    り低い位置で受ける冷却機構とを具備したことを特徴と
    するレジスト処理装置。
  2. (2)冷却機構は、搬送手段からの基板を熱板表面より
    低い位置で受け、同基板を下方に移動させる上下動可能
    な断熱ピンと、この断熱ピンが貫通され、同ピン上の基
    板と平行に対向される温度制御板とから構成されている
    ことを特徴とする特許請求の範囲第1項記載のレジスト
    処理装置。
  3. (3)温度制御板がヒータと冷媒の循環配管とを埋設さ
    れた構造のものであることを特徴とする特許請求の範囲
    第2項記載のレジスト処理装置。
JP2106485A 1985-02-06 1985-02-06 レジスト処理装置 Pending JPS61180438A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2106485A JPS61180438A (ja) 1985-02-06 1985-02-06 レジスト処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2106485A JPS61180438A (ja) 1985-02-06 1985-02-06 レジスト処理装置

Publications (1)

Publication Number Publication Date
JPS61180438A true JPS61180438A (ja) 1986-08-13

Family

ID=12044454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2106485A Pending JPS61180438A (ja) 1985-02-06 1985-02-06 レジスト処理装置

Country Status (1)

Country Link
JP (1) JPS61180438A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5252807A (en) * 1990-07-02 1993-10-12 George Chizinsky Heated plate rapid thermal processor
US6002109A (en) * 1995-07-10 1999-12-14 Mattson Technology, Inc. System and method for thermal processing of a semiconductor substrate
US6133550A (en) * 1996-03-22 2000-10-17 Sandia Corporation Method and apparatus for thermal processing of semiconductor substrates
US6198074B1 (en) 1996-09-06 2001-03-06 Mattson Technology, Inc. System and method for rapid thermal processing with transitional heater
JP2002273303A (ja) * 2001-03-15 2002-09-24 Ishikawajima Harima Heavy Ind Co Ltd ウェブ出入口開口部の空気流通抑制装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5627149A (en) * 1979-08-13 1981-03-16 Chiyou Lsi Gijutsu Kenkyu Kumiai Table
JPS5624730B2 (ja) * 1974-10-21 1981-06-08
JPS59132618A (ja) * 1983-01-19 1984-07-30 Toshiba Corp レジストパタ−ンの形成方法及びその装置
JPS5950439B2 (ja) * 1975-12-27 1984-12-08 アイダエンジニアリング カブシキガイシヤ コウソクカイテンニオイテ ドウテキニバランススルプレスキカイ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5624730B2 (ja) * 1974-10-21 1981-06-08
JPS5950439B2 (ja) * 1975-12-27 1984-12-08 アイダエンジニアリング カブシキガイシヤ コウソクカイテンニオイテ ドウテキニバランススルプレスキカイ
JPS5627149A (en) * 1979-08-13 1981-03-16 Chiyou Lsi Gijutsu Kenkyu Kumiai Table
JPS59132618A (ja) * 1983-01-19 1984-07-30 Toshiba Corp レジストパタ−ンの形成方法及びその装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5252807A (en) * 1990-07-02 1993-10-12 George Chizinsky Heated plate rapid thermal processor
US6002109A (en) * 1995-07-10 1999-12-14 Mattson Technology, Inc. System and method for thermal processing of a semiconductor substrate
US6403925B1 (en) 1995-07-10 2002-06-11 Mattson Technology, Inc. System and method for thermal processing of a semiconductor substrate
US6133550A (en) * 1996-03-22 2000-10-17 Sandia Corporation Method and apparatus for thermal processing of semiconductor substrates
US6355909B1 (en) 1996-03-22 2002-03-12 Sandia Corporation Method and apparatus for thermal processing of semiconductor substrates
US6198074B1 (en) 1996-09-06 2001-03-06 Mattson Technology, Inc. System and method for rapid thermal processing with transitional heater
US6331697B2 (en) 1996-09-06 2001-12-18 Mattson Technology Inc. System and method for rapid thermal processing
JP2002273303A (ja) * 2001-03-15 2002-09-24 Ishikawajima Harima Heavy Ind Co Ltd ウェブ出入口開口部の空気流通抑制装置
JP4608792B2 (ja) * 2001-03-15 2011-01-12 株式会社Ihi ウェブ出入口開口部の空気流通抑制装置

Similar Documents

Publication Publication Date Title
KR860002082B1 (ko) 레지스트 패턴의 형성 방법 및 장치
JP3453069B2 (ja) 基板温調装置
JPS61180438A (ja) レジスト処理装置
JPH0237688B2 (ja)
KR900003362B1 (ko) 레지스트 패턴의 형성방법과 그에 따른 레지스트막의 처리장치
JPS6021522A (ja) レジストパタ−ン形成方法
US4897337A (en) Method and apparatus for forming resist pattern
JPH0241896B2 (ja)
JPH0586642B2 (ja)
JPS59132618A (ja) レジストパタ−ンの形成方法及びその装置
JPS6189632A (ja) レジストパタ−ンの形成方法
JPS61156814A (ja) レジストベ−キング方法およびレジストベ−キング装置
JPS59132619A (ja) レジストパタ−ンの形成方法及びその装置
JPS60117626A (ja) レジストパタ−ンの形成方法及びレジスト処理装置
JPH0480531B2 (ja)
JPH045258B2 (ja)
JPS60157224A (ja) レジストパタ−ンの形成方法及びレジスト処理装置
JPS60117625A (ja) レジストパタ−ンの形成方法及びレジスト処理装置
JPS60157226A (ja) レジストパタ−ン形成方法及びレジスト処理装置
JPS60263431A (ja) レジストパタ−ンの形成方法
JPS6042829A (ja) レジストパタ−ンの形成方法
JPH0464171B2 (ja)
JPH09330873A (ja) ベーク・オーブン
JPS60178626A (ja) レジストパタ−ン形成方法及びレジスト処理装置
JPH0465524B2 (ja)