JPS60157226A - レジストパタ−ン形成方法及びレジスト処理装置 - Google Patents
レジストパタ−ン形成方法及びレジスト処理装置Info
- Publication number
- JPS60157226A JPS60157226A JP59011859A JP1185984A JPS60157226A JP S60157226 A JPS60157226 A JP S60157226A JP 59011859 A JP59011859 A JP 59011859A JP 1185984 A JP1185984 A JP 1185984A JP S60157226 A JPS60157226 A JP S60157226A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- substrate
- cooling
- peltier effect
- processed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 238000001816 cooling Methods 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 230000005679 Peltier effect Effects 0.000 claims abstract description 12
- 239000002245 particle Substances 0.000 claims abstract description 9
- 230000009477 glass transition Effects 0.000 claims description 5
- 238000011282 treatment Methods 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 2
- 239000004744 fabric Substances 0.000 claims 1
- 230000035945 sensitivity Effects 0.000 abstract description 23
- 230000018109 developmental process Effects 0.000 description 15
- 230000000694 effects Effects 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 9
- 238000010894 electron beam technology Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 230000007261 regionalization Effects 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 238000000609 electron-beam lithography Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- NTIZESTWPVYFNL-UHFFFAOYSA-N Methyl isobutyl ketone Chemical compound CC(C)CC(C)=O NTIZESTWPVYFNL-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、レジストの感度を訓錘して高精度のレジスト
パターンを形成する方法及びレジスト処理装置に関する
。
パターンを形成する方法及びレジスト処理装置に関する
。
超LSIを始めとして、半導体素子の巣槓度が高まるに
つれて、微細にして且つ高精度のパターン形成技術が要
求されている。このため、許容される寸法精度は非常に
厳しいものとなり、最先端分野ではロインチロマスク或
いは5インチ径ウェハ内で3σ≦0.1〔μm)(但し
、σはウェハの平均寸法値に対するばらつきを示す〕の
寸法精度が要求されている。また、量産ラインで使用さ
れるためにはマスク間或いはウェハ間での寸法変動を3
0≦0.15[:μm〕に抑えることが必要であり。
つれて、微細にして且つ高精度のパターン形成技術が要
求されている。このため、許容される寸法精度は非常に
厳しいものとなり、最先端分野ではロインチロマスク或
いは5インチ径ウェハ内で3σ≦0.1〔μm)(但し
、σはウェハの平均寸法値に対するばらつきを示す〕の
寸法精度が要求されている。また、量産ラインで使用さ
れるためにはマスク間或いはウェハ間での寸法変動を3
0≦0.15[:μm〕に抑えることが必要であり。
一方量産効果を高めるために、レジストの感度としては
高いものが要求されている。しかし、一般に高感度のレ
ジストは解像性が劣るため所望のパターン寸法精度を得
ることが困難であり、逆に高解隊性を有するレジストは
低感度であるために量産ラインにおいて高スループツト
が得られない等の問題があった。
高いものが要求されている。しかし、一般に高感度のレ
ジストは解像性が劣るため所望のパターン寸法精度を得
ることが困難であり、逆に高解隊性を有するレジストは
低感度であるために量産ラインにおいて高スループツト
が得られない等の問題があった。
第1図は従来技術によるレジストパターン形成プロセス
を示すフローチャートである。まず、被処理基板上にス
ピン塗布法により所定の瞬厚にレジストを塗布する。次
いで、塗布浴媒の除去並びにレジストと基板との密着性
を向上させるために。
を示すフローチャートである。まず、被処理基板上にス
ピン塗布法により所定の瞬厚にレジストを塗布する。次
いで、塗布浴媒の除去並びにレジストと基板との密着性
を向上させるために。
オーブン等を用いレジストに応じた所定の温度(Tb)
でレジストのベーク(プリベーク)を行う。
でレジストのベーク(プリベーク)を行う。
この後、オープンから取り出されたレジスト腰付被処理
基板を大気中で自然放冷することにより。
基板を大気中で自然放冷することにより。
室幅まで20〜30分かけて冷却する。冷却の完了した
レジスト膜付被処理基板に対して、レジストの種数;こ
応じた所定の照射量で所定波畏域の電磁波1例えば紫外
光或いは所定エネルギーの粒子線1例えば電子線を選択
的に照射する。その汝。
レジスト膜付被処理基板に対して、レジストの種数;こ
応じた所定の照射量で所定波畏域の電磁波1例えば紫外
光或いは所定エネルギーの粒子線1例えば電子線を選択
的に照射する。その汝。
現像・リンス処理工程を経て所望のレジストパターンが
形成されることになる。上記レジストの自然放冷工程に
おける被処理基板の温度変化の様子を第2図に示す。第
2図から、従来のプロセスではレジスト膜付被処理基板
、すなわちレジストが極めて緩やかに冷却されているこ
とが判る。
形成されることになる。上記レジストの自然放冷工程に
おける被処理基板の温度変化の様子を第2図に示す。第
2図から、従来のプロセスではレジスト膜付被処理基板
、すなわちレジストが極めて緩やかに冷却されているこ
とが判る。
本発明者等は、既にレジストの冷却速度と感度との関係
について涜目し、種々夷;険、研究を重ねた結果、従来
のプロセスにより長時間かけて徐冷されたレジストの感
度は低いが、レジストをプリベークした後急速に冷却し
た場合のレジスト感度は飛躍的に高まるこ々、また。プ
リベーキング後の冷却時間(冷却速度)を制御すること
によってレジストの感・題を完全に且つ再現性良<制狽
1できること、さらに、不均一なレジストの冷却はレジ
ストの感度むらを生せしめ、これがレジストパターン精
度に悪影響を及ぼすので、高精度レジストパターンを形
成するには、レジスト膜の均一冷却が必須であることも
見い出しており、加熱冷却の手段としてベルチェ効果素
子の使用も既に提案している。
について涜目し、種々夷;険、研究を重ねた結果、従来
のプロセスにより長時間かけて徐冷されたレジストの感
度は低いが、レジストをプリベークした後急速に冷却し
た場合のレジスト感度は飛躍的に高まるこ々、また。プ
リベーキング後の冷却時間(冷却速度)を制御すること
によってレジストの感・題を完全に且つ再現性良<制狽
1できること、さらに、不均一なレジストの冷却はレジ
ストの感度むらを生せしめ、これがレジストパターン精
度に悪影響を及ぼすので、高精度レジストパターンを形
成するには、レジスト膜の均一冷却が必須であることも
見い出しており、加熱冷却の手段としてベルチェ効果素
子の使用も既に提案している。
ところで、発明者等が更に鋭意研究を重ねた結果、露)
f、fflであっても、現像処理前に、レジストをその
ガラス転移温度以上の温度でベータし、然る後冷却を制
御しつつ行えば、前述した。プリベーク後冷却を制御し
た場合と同様の効果が発揮されることを確認した。また
、この現象は露光終了までのレジスト膜の熱履歴には全
(依存しないことも見出した。
f、fflであっても、現像処理前に、レジストをその
ガラス転移温度以上の温度でベータし、然る後冷却を制
御しつつ行えば、前述した。プリベーク後冷却を制御し
た場合と同様の効果が発揮されることを確認した。また
、この現象は露光終了までのレジスト膜の熱履歴には全
(依存しないことも見出した。
なお、本発明のプロセスを経たレジストの解像性は劣化
しないことも分った。
しないことも分った。
本発明の目的は、電磁波や粒子線等に対するレジストの
感度を任意に制御し、高精度のレジストパターンを効率
良く形成し得るレジストパターン形成方法及びそのため
のレジスト処理装置を提供することにある。
感度を任意に制御し、高精度のレジストパターンを効率
良く形成し得るレジストパターン形成方法及びそのため
のレジスト処理装置を提供することにある。
本発明の骨子は、レジストの現1象前ベーク及び冷却を
ベルチェ効果素子を用いて同一の場所で連続的に行うこ
とにある。本発明によるレジストパターン形成の概要を
偏3図に示す。この発明では、!ず被処理基板上にレジ
スト1摩を塗布形成する。
ベルチェ効果素子を用いて同一の場所で連続的に行うこ
とにある。本発明によるレジストパターン形成の概要を
偏3図に示す。この発明では、!ず被処理基板上にレジ
スト1摩を塗布形成する。
次いで、該レジストに対して所定波長の直磁波或いは所
定エネルギーの粒子線を選択的に照射した後、ペルチェ
(Peltier)効果を利用した制御性の高いベルチ
ェ効果素子を用い、レジスト膜付被処理基板を移動させ
ずベーク及び冷却する。その後、これを現fi−リンス
処理することによりレジストパターンを形成する。
定エネルギーの粒子線を選択的に照射した後、ペルチェ
(Peltier)効果を利用した制御性の高いベルチ
ェ効果素子を用い、レジスト膜付被処理基板を移動させ
ずベーク及び冷却する。その後、これを現fi−リンス
処理することによりレジストパターンを形成する。
筐だ本発明は、被処理基板上に塗層、されたレジストの
露光、現像前ベークしたのち冷却するレジスト処理装置
において、上記基板を載置するテーブルと、このテーブ
ルを加熱及び律動するベルチェ効果素子とを具備し、上
記ベルチェ効果素子に流す電流の大きさ及び向きを制御
して上記レジストの現像前ベーク及び冷却を連続して行
うようにしたものである。
露光、現像前ベークしたのち冷却するレジスト処理装置
において、上記基板を載置するテーブルと、このテーブ
ルを加熱及び律動するベルチェ効果素子とを具備し、上
記ベルチェ効果素子に流す電流の大きさ及び向きを制御
して上記レジストの現像前ベーク及び冷却を連続して行
うようにしたものである。
本発明によれば、電磁波若しくは粒子線照射に対するレ
ジストの感度を、その解像性を劣化させることなく任意
に設定することができる。例えば低感度のレジストを用
いる場合でも、本発明の方法により解像性を劣下させる
ことな(高感度化できるので、SS波若しくは粒子線に
よる照射処理時間等の大幅な短縮をはかり得、レジスト
パターン形成の処理速度が大幅に改善される。またレジ
ストの現1象前ベーク及び冷却は単一の成子加熱・冷却
装@(ベルチェ効果素子)によって行うので。
ジストの感度を、その解像性を劣化させることなく任意
に設定することができる。例えば低感度のレジストを用
いる場合でも、本発明の方法により解像性を劣下させる
ことな(高感度化できるので、SS波若しくは粒子線に
よる照射処理時間等の大幅な短縮をはかり得、レジスト
パターン形成の処理速度が大幅に改善される。またレジ
ストの現1象前ベーク及び冷却は単一の成子加熱・冷却
装@(ベルチェ効果素子)によって行うので。
ベーキング→冷却工程を被処理基板を移動させることな
く連続的に迅速に行うことができる。しかも、ベーキン
グ→冷却工程中被処理基板を動かす必要がないので、ベ
ーキング→冷却へのプロセス処理が外部からの不要な熱
接触なく均一に進められる結果、被処理基板上の塗布レ
ジストに冷却むら、すなわち感度むらが生じるのを未然
に防止できる。したがって、得られるレジストパターン
の寸法均一性は極めて高いものとなる。
く連続的に迅速に行うことができる。しかも、ベーキン
グ→冷却工程中被処理基板を動かす必要がないので、ベ
ーキング→冷却へのプロセス処理が外部からの不要な熱
接触なく均一に進められる結果、被処理基板上の塗布レ
ジストに冷却むら、すなわち感度むらが生じるのを未然
に防止できる。したがって、得られるレジストパターン
の寸法均一性は極めて高いものとなる。
〈実施例1〉
本実施例ではポ+) (2、2、2−);リフルオロエ
チル−α−クロロアクリレート)よりなるポジ型電子線
感応レジストを用いた場合のレジストパターン形成方法
について述べる。まず、上記レジストを周知の回転塗布
法により被処理基板上に塗布する。このとき塗布膜厚は
0.3〜l〔μm〕程度でよい。被処理基板としては牛
導体ウェハやガラス基板等があるが、ここでは金属付ガ
ラス基板を用いた。
チル−α−クロロアクリレート)よりなるポジ型電子線
感応レジストを用いた場合のレジストパターン形成方法
について述べる。まず、上記レジストを周知の回転塗布
法により被処理基板上に塗布する。このとき塗布膜厚は
0.3〜l〔μm〕程度でよい。被処理基板としては牛
導体ウェハやガラス基板等があるが、ここでは金属付ガ
ラス基板を用いた。
次に、上記塗布したレジストのプリベーク及び冷却工程
の後、20 [KeV]の電子線を照射した。
の後、20 [KeV]の電子線を照射した。
その後現像前ベーク及び冷却工程に移るが、この工程が
本発明のポイントなので、第4図を用いて詳しく説明す
る。第4図に示すように、露光済み被処理基板41を電
子制御ベーク・冷却装置の金属材料からなる被処理基板
支持台(テーブル)42上に載置する。この時、被処理
基板41と基板支持台42との接触は、十分な熱伝導が
なされるように、均一に全面接触していることが望まし
い。
本発明のポイントなので、第4図を用いて詳しく説明す
る。第4図に示すように、露光済み被処理基板41を電
子制御ベーク・冷却装置の金属材料からなる被処理基板
支持台(テーブル)42上に載置する。この時、被処理
基板41と基板支持台42との接触は、十分な熱伝導が
なされるように、均一に全面接触していることが望まし
い。
基板支持台42はP型半導体43及びN型半導体44と
異なる部分で夫々電気的に面接触しており、金属電極4
5.46及び直流電源47七共に直流回路48を構成し
ている。この回路48に直流電流を流すと1周知のペル
チェ効果により、基板支持台42は発熱若しくは冷却状
態になる。すなわち、P型半導体43からN型半導体4
4に向かって直流電流工を流すと基板支持台42は発熱
し。
異なる部分で夫々電気的に面接触しており、金属電極4
5.46及び直流電源47七共に直流回路48を構成し
ている。この回路48に直流電流を流すと1周知のペル
チェ効果により、基板支持台42は発熱若しくは冷却状
態になる。すなわち、P型半導体43からN型半導体4
4に向かって直流電流工を流すと基板支持台42は発熱
し。
逆にN型半導体44からP型半導体43に向かって直流
電流1′ を流すと基板支持台42は冷却される。した
がって、被処理基板41上に塗布したレジストのベーク
及び冷却は、前記基板支持台42の発熱及び冷却を通し
て行なわれることになるが。
電流1′ を流すと基板支持台42は冷却される。した
がって、被処理基板41上に塗布したレジストのベーク
及び冷却は、前記基板支持台42の発熱及び冷却を通し
て行なわれることになるが。
ベーク・冷却の温度変化は直流回路48を流れる直流の
大きさや向きを変化させることによって精糸に制御する
ことができる。
大きさや向きを変化させることによって精糸に制御する
ことができる。
そこで、第4図に示す装置で上記レジストのベーク(現
像前ベーク〕及び冷却処理を行なった。
像前ベーク〕及び冷却処理を行なった。
ベーク温度Tbは、上記レジストのガラス転移温度Tg
(〜133℃)を越える温度5列えば190[’C,:
1に設定した。約1時間のベーク後、室IM′f、での
冷却時間(冷却速度〕を変えて行なった。鵠5図に冷却
時における3種類の典型的な基板温度変化について示し
た。Tbから室温までの冷却時間は、夫々、030分、
05分、01分であった。これらのベーク・冷却プロセ
スを経たレジスト試料について電子線感度特性を調べた
結果、第6図に示す感度曲線が得られた。第6図の感度
特性は、上記レジストを、室温でメチルインブチルケト
ン(MIBK):インプロビルアルコール(IPA)=
7:3で10分間の現像処理し1次いでIPAにて30
秒間のリンス処理を施こして得られたもので、第5図の
夫々の冷却プロセスに対応するレジスト感度(残膜率ゼ
ロとなる電子線照射量)は■4 X 10−’ [:
C7cm2]、■2 X ]、 0−’ CC/ cm
2〕、■9×101〔C/cm!〕であった。一方、レ
ジスト付被処理基板(金属付6インチロガラス基板〕ヘ
、加速電圧20 [KeV:lの電子線描画装置により
、夫々に対応する感度(照射量)で選択的にパターン露
光を行なった後、これら■、■、■と同様の現像前ベー
ク・冷却プロセスを施し、室温におけるMIBK/IP
A(=7/3 )現像、IPAリンス処理を行なってレ
ジストパターンを形成した。■、■、■いずれのプロセ
スを経たレジストパターンも解1象性は良好であった。
(〜133℃)を越える温度5列えば190[’C,:
1に設定した。約1時間のベーク後、室IM′f、での
冷却時間(冷却速度〕を変えて行なった。鵠5図に冷却
時における3種類の典型的な基板温度変化について示し
た。Tbから室温までの冷却時間は、夫々、030分、
05分、01分であった。これらのベーク・冷却プロセ
スを経たレジスト試料について電子線感度特性を調べた
結果、第6図に示す感度曲線が得られた。第6図の感度
特性は、上記レジストを、室温でメチルインブチルケト
ン(MIBK):インプロビルアルコール(IPA)=
7:3で10分間の現像処理し1次いでIPAにて30
秒間のリンス処理を施こして得られたもので、第5図の
夫々の冷却プロセスに対応するレジスト感度(残膜率ゼ
ロとなる電子線照射量)は■4 X 10−’ [:
C7cm2]、■2 X ]、 0−’ CC/ cm
2〕、■9×101〔C/cm!〕であった。一方、レ
ジスト付被処理基板(金属付6インチロガラス基板〕ヘ
、加速電圧20 [KeV:lの電子線描画装置により
、夫々に対応する感度(照射量)で選択的にパターン露
光を行なった後、これら■、■、■と同様の現像前ベー
ク・冷却プロセスを施し、室温におけるMIBK/IP
A(=7/3 )現像、IPAリンス処理を行なってレ
ジストパターンを形成した。■、■、■いずれのプロセ
スを経たレジストパターンも解1象性は良好であった。
また1例えば線中0.5〜2.0〔μmlの範囲のレジ
ストパターンの寸法精度を評価した結果、いずれの場合
のレジストパターンも高精度で基板面内の寸法変動誤差
3σ< 0. I Cμm〕を十分に満足するものであ
った。
ストパターンの寸法精度を評価した結果、いずれの場合
のレジストパターンも高精度で基板面内の寸法変動誤差
3σ< 0. I Cμm〕を十分に満足するものであ
った。
〈実施例2〉
本実施例ではレジストとしてポリメチルメタクリレ−ト
を用いた。その他の条件は先に説明した実施例1と略同
様である。上記塗布したレジストのプリベーク及び冷却
の91.20 [KeV]の電子線を照射した。続いて
行う電子制御現像前ベーク時のTbは、本レジストのガ
ラス転移温度Tg(110℃)を越える180[:T;
] に設定した。約1時間のベーキングVt、、 を子
制御冷却により室温までの冷却時間を@30分、■5分
、■′1分と変えた。
を用いた。その他の条件は先に説明した実施例1と略同
様である。上記塗布したレジストのプリベーク及び冷却
の91.20 [KeV]の電子線を照射した。続いて
行う電子制御現像前ベーク時のTbは、本レジストのガ
ラス転移温度Tg(110℃)を越える180[:T;
] に設定した。約1時間のベーキングVt、、 を子
制御冷却により室温までの冷却時間を@30分、■5分
、■′1分と変えた。
この後、室温で13分間のΔ4I BK現像、30秒間
のI P A IJンスを行なって、夫々のけ却プロセ
スに対応するレジスト感度を調べた結果■9X10−’
〔07cm”〕、■6.5 X 10−6[C/ cm
2L■5x i o−’[C7cm”)であった。一方
、レジスト付被処理基板(金属膜付6インチロガラス基
板)へ、加速電圧20 [KeV]の電子線描画AAi
fを用いて、夫々に対応する感度(照射量〕て選択的に
パターン露光を行った後、■、■、■と同様の現像1i
Iベーク・冷却プロセスを施し、室温におけるM I
Bi(現像、IPAリンス処理を行ってレジストパター
ンを形成した。■、■、■いずれのプロセスを経たレジ
ストパターンも、堺鐵性は良好であった。
のI P A IJンスを行なって、夫々のけ却プロセ
スに対応するレジスト感度を調べた結果■9X10−’
〔07cm”〕、■6.5 X 10−6[C/ cm
2L■5x i o−’[C7cm”)であった。一方
、レジスト付被処理基板(金属膜付6インチロガラス基
板)へ、加速電圧20 [KeV]の電子線描画AAi
fを用いて、夫々に対応する感度(照射量〕て選択的に
パターン露光を行った後、■、■、■と同様の現像1i
Iベーク・冷却プロセスを施し、室温におけるM I
Bi(現像、IPAリンス処理を行ってレジストパター
ンを形成した。■、■、■いずれのプロセスを経たレジ
ストパターンも、堺鐵性は良好であった。
また、実施例1と同様に線巾0.5〜2.0〔μm〕の
範囲のレジストパターンの寸法精度を評価した結果いず
れのレジストパターンも高精度で基板面内の寸法変動誤
差3σ〈0.x[μm〕を十分に満足するものであった
。
範囲のレジストパターンの寸法精度を評価した結果いず
れのレジストパターンも高精度で基板面内の寸法変動誤
差3σ〈0.x[μm〕を十分に満足するものであった
。
なお1本発明の主眼は、被処理基板上のレジスト膜を現
1象前に電子制御により基板を移動させることな(連続
的にベーク・冷却する過程で、特にベーキング温度Tb
から室温付近までの冷却時間(冷却速度〕を精密に且つ
均一に制御することによって、塗布レジストに任意の感
度を均一に与える点にある。したがって、本発明の方法
を用いれば、例えば、種々のレジスト照射(露光)装置
の性能に一合するように、レジストの感度を任意に且つ
均一に設定することができる。本発明者等の研究結果に
よると、現1象前ベーキング温度Tbから室温付近まで
の冷却時間を短く(冷児速反を大きく少ずればする程レ
ジストの感度は向上することが判っている。逆に、冷却
時間を延ばす(冷却速度を小さくするつとレジストは低
感度化されることが判っている。したがって、情況に応
じて。
1象前に電子制御により基板を移動させることな(連続
的にベーク・冷却する過程で、特にベーキング温度Tb
から室温付近までの冷却時間(冷却速度〕を精密に且つ
均一に制御することによって、塗布レジストに任意の感
度を均一に与える点にある。したがって、本発明の方法
を用いれば、例えば、種々のレジスト照射(露光)装置
の性能に一合するように、レジストの感度を任意に且つ
均一に設定することができる。本発明者等の研究結果に
よると、現1象前ベーキング温度Tbから室温付近まで
の冷却時間を短く(冷児速反を大きく少ずればする程レ
ジストの感度は向上することが判っている。逆に、冷却
時間を延ばす(冷却速度を小さくするつとレジストは低
感度化されることが判っている。したがって、情況に応
じて。
上記実砲例とは異なる冷却時間(?′を却速、肢)を設
定して、レジストの感(虻を所望の値に設定で曇ること
は言うまでもない。また、上記実bm例では二種類のレ
ジストに関してのレジストパターン形成例について述べ
たが、レジストの種腿、レジスト膜が被着される基板材
料、レジストの溶媒、現1家液さらにはプリベーク温度
等についても上述した実施例に限定さイユ5るものでは
なく、公矢口の種々の材料、現像液及び幅度についても
本発明の効果が達成されることを確認している。牙だ、
レジストの露光方法についても、上述した輩子綴以外に
光線%X線、イオンビーム等の所定彼艮域の電磁波や所
定エネルギーの粒子線を用いても水弁、明の意図する効
果が得られる。
定して、レジストの感(虻を所望の値に設定で曇ること
は言うまでもない。また、上記実bm例では二種類のレ
ジストに関してのレジストパターン形成例について述べ
たが、レジストの種腿、レジスト膜が被着される基板材
料、レジストの溶媒、現1家液さらにはプリベーク温度
等についても上述した実施例に限定さイユ5るものでは
なく、公矢口の種々の材料、現像液及び幅度についても
本発明の効果が達成されることを確認している。牙だ、
レジストの露光方法についても、上述した輩子綴以外に
光線%X線、イオンビーム等の所定彼艮域の電磁波や所
定エネルギーの粒子線を用いても水弁、明の意図する効
果が得られる。
〈笑が1例3〉
次に本発明の方法を男廁するのに適合する装置の一例に
ついて第7図を参照して説明する。第7図の装置は、露
光処理後のレジスト瞑付埃板の現像前ベーク及び制御冷
却を全自動で行うものである。露光処理を施されたレジ
ス)IIデ付被処胛に!;板71aが、予めカセッ)7
2aに収納さ11ており、所定の搬送シーケンスの下に
、ベルトコンベア73aによって所定位置へ順次搬送さ
れる。欠に。
ついて第7図を参照して説明する。第7図の装置は、露
光処理後のレジスト瞑付埃板の現像前ベーク及び制御冷
却を全自動で行うものである。露光処理を施されたレジ
ス)IIデ付被処胛に!;板71aが、予めカセッ)7
2aに収納さ11ており、所定の搬送シーケンスの下に
、ベルトコンベア73aによって所定位置へ順次搬送さ
れる。欠に。
レジスト膜付被処理基板71aは1回転・上下動機構を
有する真空チャック搬送器74aによって。
有する真空チャック搬送器74aによって。
電子制御ベーク・冷却器75の基板支持台76上に移さ
れる。ここにおいてレジスト膜付被処理基板71bには
前述した如く所定の現像前ベーク・冷却処理が施される
。次に、被処理基板71bは回転・上下動機構を有する
真空チャック搬送器74bによって、ベルトコンベア7
3b上の所定位置へ移される。そして、現像前ベーク・
冷却器レジスト膜付被処理基板71Cは、所定のシーケ
ンスの下に、ベルトコンベア73bによってカセッl−
72bに順次収納され、本装置の工程は完了丈る。
れる。ここにおいてレジスト膜付被処理基板71bには
前述した如く所定の現像前ベーク・冷却処理が施される
。次に、被処理基板71bは回転・上下動機構を有する
真空チャック搬送器74bによって、ベルトコンベア7
3b上の所定位置へ移される。そして、現像前ベーク・
冷却器レジスト膜付被処理基板71Cは、所定のシーケ
ンスの下に、ベルトコンベア73bによってカセッl−
72bに順次収納され、本装置の工程は完了丈る。
なお1本装置は枚葉式の処理方法を採用しているので、
情況によっては電子制御ベーク・冷却部分における処理
時間が長(なって、他の部分との処理時間のバランスを
崩し、高スループツト化がはかれない場合も生じ得る。
情況によっては電子制御ベーク・冷却部分における処理
時間が長(なって、他の部分との処理時間のバランスを
崩し、高スループツト化がはかれない場合も生じ得る。
このような場合には。
電子制御ベーク・冷却器を例えばサークル状若しくは並
列状に複数個配置し、他の部分の処理時間およびベーク
・冷却時間を考慮した適正な遅延時間を設定して、サー
クル的若しくは並列的にべ−り・冷却処理を行なうこと
により、処理装置全体さしての高スループツト化を図る
ことが可能である。さらには、電子1lfll 鉤ベー
ク・冷却器を所定許容範囲内で大型化し、該部分だけを
バッチ処理方式にすることもできる。
列状に複数個配置し、他の部分の処理時間およびベーク
・冷却時間を考慮した適正な遅延時間を設定して、サー
クル的若しくは並列的にべ−り・冷却処理を行なうこと
により、処理装置全体さしての高スループツト化を図る
ことが可能である。さらには、電子1lfll 鉤ベー
ク・冷却器を所定許容範囲内で大型化し、該部分だけを
バッチ処理方式にすることもできる。
また、前記第4図に示す電子制御ベーク・冷却器におい
て、基板支持具の上方に該支持具と平行対面する均一冷
風発生器を設け、レジストのべ一り後ベーク・冷却器に
流す電流と上記冷風発生器の冷風流量及び温度を互いに
制御しながら冷却速度を制御してもよい。この場合、温
度N711 飼がより良好となり、冷却の均一性がより
向上する。
て、基板支持具の上方に該支持具と平行対面する均一冷
風発生器を設け、レジストのべ一り後ベーク・冷却器に
流す電流と上記冷風発生器の冷風流量及び温度を互いに
制御しながら冷却速度を制御してもよい。この場合、温
度N711 飼がより良好となり、冷却の均一性がより
向上する。
上記製置の大へな特徴を追肥すると、現1象前ベークー
冷却処理が、従来の大型オーブン、広い冷却エリアに代
わって、イ岐めて小型化された単一装置で可會ヒになっ
たこと、被処理基板の)般送移動が自動的にしかも狭い
スペースで行なわれるので基板へのダストの付着が低減
し製品歩留りが向上すること等があげられる。
冷却処理が、従来の大型オーブン、広い冷却エリアに代
わって、イ岐めて小型化された単一装置で可會ヒになっ
たこと、被処理基板の)般送移動が自動的にしかも狭い
スペースで行なわれるので基板へのダストの付着が低減
し製品歩留りが向上すること等があげられる。
第1図は従来のレジストパターン形成工程を概略的に示
す流れ作業図、第2図は従来工程におけるレジストプリ
ベーク後の被処理基板の温度変化の様子を示す特性図、
第3図は本発明のレジストパターン形成工程を概略的に
示す流れ作業図、渠4図乃至第7図はそれぞれ本発明の
一実施例を説明するためのもので第4図は現像前ベーク
・冷却処理を行なう電子制御ベーク・冷却装置l!(ペ
ルチェ効果素子)を示す概略構成図、第5図はレジスト
冷却速度を示す特性図、第6図は照射量と膜厚残存率と
の関係を示す特性図、第7図は本発明方法の実施に適合
する装置の一例を示す概略構成図である。 41・・・被処理基板、42・・・基板支持台(テーブ
ル)、43・・・P型半導体、44・・・N型半導体。 45.46・・・電極、47・・・直流電流、48・・
直流回路、71a、71b、71c、71d=1!処理
基板、72a、72b・−カセット、73a、73b・
・・ベルトコンベア、74a、74b・:・JE 空チ
ェック搬送器、75・・・電子側倒ベーク・冷却器(ペ
ルチェ効果素子)、76・・・基板支持台(加熱・冷却
部)。 代理人弁理士 則 近 m tb<ほか1名〕第i図 第3図 第5図 晴間■) 第2図 哨間舎) 第4図 4/ 第6図 7?ル
す流れ作業図、第2図は従来工程におけるレジストプリ
ベーク後の被処理基板の温度変化の様子を示す特性図、
第3図は本発明のレジストパターン形成工程を概略的に
示す流れ作業図、渠4図乃至第7図はそれぞれ本発明の
一実施例を説明するためのもので第4図は現像前ベーク
・冷却処理を行なう電子制御ベーク・冷却装置l!(ペ
ルチェ効果素子)を示す概略構成図、第5図はレジスト
冷却速度を示す特性図、第6図は照射量と膜厚残存率と
の関係を示す特性図、第7図は本発明方法の実施に適合
する装置の一例を示す概略構成図である。 41・・・被処理基板、42・・・基板支持台(テーブ
ル)、43・・・P型半導体、44・・・N型半導体。 45.46・・・電極、47・・・直流電流、48・・
直流回路、71a、71b、71c、71d=1!処理
基板、72a、72b・−カセット、73a、73b・
・・ベルトコンベア、74a、74b・:・JE 空チ
ェック搬送器、75・・・電子側倒ベーク・冷却器(ペ
ルチェ効果素子)、76・・・基板支持台(加熱・冷却
部)。 代理人弁理士 則 近 m tb<ほか1名〕第i図 第3図 第5図 晴間■) 第2図 哨間舎) 第4図 4/ 第6図 7?ル
Claims (3)
- (1)被処理基板上にレジスト処理布し、ベークした後
、所定波長の颯磁波或いは所定エネルギーの粒子線を上
記レジストに選択的に照射(以下露光と称する)し、現
像処理を施すことによりレジストパターンを形成する方
法において、前記露光後、現像処理前に、上記レジスト
を被処理基板と共に、ペルチェ効果素子を用いて、該レ
ジストのガラス転移温度以上の温度に昇温、引続き同ベ
ルチェ効果素子を用いて冷却を行うことを特徴とするレ
ジストパターン形成方法。 - (2)被処理基板上に塗布されたレジストを露光後現像
前にベークしたのち冷却するレジスト処理装置において
、前記基板を載置するテーブルと、このテーブルを加熱
及び冷却するペルチェ効果素子とを具備し、上記ペルチ
ェ効果素子に流す電流の大きさ及び向きを111I御し
て上記レジストのベー。 及び冷却を連続して行うことを特徴とするレジスト処理
装置。 - (3)前記テーブルは金属材料から形成されたもので、
且つ前記ペルチェ効果素子の一部をなすものであること
を特徴とする特許請求の範囲第2項記載のレジスト処理
:A直。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59011859A JPS60157226A (ja) | 1984-01-27 | 1984-01-27 | レジストパタ−ン形成方法及びレジスト処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59011859A JPS60157226A (ja) | 1984-01-27 | 1984-01-27 | レジストパタ−ン形成方法及びレジスト処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60157226A true JPS60157226A (ja) | 1985-08-17 |
Family
ID=11789448
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59011859A Pending JPS60157226A (ja) | 1984-01-27 | 1984-01-27 | レジストパタ−ン形成方法及びレジスト処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60157226A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63299335A (ja) * | 1987-05-29 | 1988-12-06 | Tokyo Electron Ltd | レジスト塗布装置及びレジスト塗布方法 |
-
1984
- 1984-01-27 JP JP59011859A patent/JPS60157226A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63299335A (ja) * | 1987-05-29 | 1988-12-06 | Tokyo Electron Ltd | レジスト塗布装置及びレジスト塗布方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR860002082B1 (ko) | 레지스트 패턴의 형성 방법 및 장치 | |
JPH0257334B2 (ja) | ||
JPH0546091B2 (ja) | ||
JPS60157226A (ja) | レジストパタ−ン形成方法及びレジスト処理装置 | |
JPS6399526A (ja) | 電子ビーム近接効果補償方法 | |
KR900003362B1 (ko) | 레지스트 패턴의 형성방법과 그에 따른 레지스트막의 처리장치 | |
JPS60176236A (ja) | レジスト処理装置 | |
JPS61147528A (ja) | レジスト処理装置 | |
JPH03154324A (ja) | 図形露光装置とその方法 | |
JPS59195828A (ja) | レジストパタ−ン形成方法及びレジスト処理装置 | |
JPH0464171B2 (ja) | ||
JPS60157222A (ja) | レジストパタ−ン形成方法及びレジスト処理装置 | |
JPS61180438A (ja) | レジスト処理装置 | |
JPH0480531B2 (ja) | ||
JPS60117626A (ja) | レジストパタ−ンの形成方法及びレジスト処理装置 | |
JPH061759B2 (ja) | レジストパタ−ンの形成方法 | |
JPH0586642B2 (ja) | ||
JPH0746676B2 (ja) | レジストパターン形成方法 | |
JPS59132128A (ja) | レジストパタ−ンの形成方法及び装置 | |
JP3626284B2 (ja) | マスク基板の熱処理方法とその装置 | |
JPS62193248A (ja) | レジスト塗布・ベ−ク装置 | |
JPS60157224A (ja) | レジストパタ−ンの形成方法及びレジスト処理装置 | |
JPS60117625A (ja) | レジストパタ−ンの形成方法及びレジスト処理装置 | |
JPH0465525B2 (ja) | ||
JPH0465524B2 (ja) |