JPS61178679A - 走査変換装置 - Google Patents
走査変換装置Info
- Publication number
- JPS61178679A JPS61178679A JP60019652A JP1965285A JPS61178679A JP S61178679 A JPS61178679 A JP S61178679A JP 60019652 A JP60019652 A JP 60019652A JP 1965285 A JP1965285 A JP 1965285A JP S61178679 A JPS61178679 A JP S61178679A
- Authority
- JP
- Japan
- Prior art keywords
- scanning
- address
- video signal
- circuit
- memories
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
- G01S7/28—Details of pulse systems
- G01S7/285—Receivers
- G01S7/295—Means for transforming co-ordinates or for evaluating data, e.g. using computers
- G01S7/298—Scan converters
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Radar Systems Or Details Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、レーダのビデオ信号の走査を極座標走査から
他の極座標走査に変換する走査変換装置に関するもので
ある。
他の極座標走査に変換する走査変換装置に関するもので
ある。
海上交通管制システム等でレーダの映像合成等のために
レーダのビデオ信号の走査を極座標走査から他の極座標
走査に変換したい場合があり、このような場合は、走査
変換装置を使用していた。
レーダのビデオ信号の走査を極座標走査から他の極座標
走査に変換したい場合があり、このような場合は、走査
変換装置を使用していた。
従来、このような走査変換装置の技術の一例として１本
出願人が先に出願した特願昭５９−９４８０号明細書に
記載したものがある。この走査変換装置は、入力ビデオ
信号の極座標走査に従って。
出願人が先に出願した特願昭５９−９４８０号明細書に
記載したものがある。この走査変換装置は、入力ビデオ
信号の極座標走査に従って。
ビデオ信号の各位置を極座標がらＸ−Ｙ座標に変換し、
ビデオ信号をこのＸ−Ｙ座標値に対応したＸ−Ｙメモリ
上の位置に次々に格納する一方、読出しの極座標走査に
従って、その極座標値をＸ −ｙｍ標値に変換し、Ｘ−
Ｙメモリの対応する位置に格納されているビデオ信号を
次々に読出して出力するものである。
ビデオ信号をこのＸ−Ｙ座標値に対応したＸ−Ｙメモリ
上の位置に次々に格納する一方、読出しの極座標走査に
従って、その極座標値をＸ −ｙｍ標値に変換し、Ｘ−
Ｙメモリの対応する位置に格納されているビデオ信号を
次々に読出して出力するものである。
しかしながら、従来の走査変換装置はビデオ信号の記憶
をするメモリの素子の書込みまたは読出しのサイクル・
タイムは素子（ＩＣ等）の物理的性質から一定時間以下
になし得ないため、メモリ上の書込み走査または読出し
走査の時間を充分小さな値にできず、したがって書込み
または読出し走査の角度変化の速度が大きい場合にはメ
モリ上の走査基点から遠い部分の画素（素メモリ）への
書込みまたは画素からの読出しが不能となる部分が走査
線間に存在するようになり、書込みまたは読出しの走査
基点から放射状に入力のビデオ信号が再生されない部分
を生じることがある。
をするメモリの素子の書込みまたは読出しのサイクル・
タイムは素子（ＩＣ等）の物理的性質から一定時間以下
になし得ないため、メモリ上の書込み走査または読出し
走査の時間を充分小さな値にできず、したがって書込み
または読出し走査の角度変化の速度が大きい場合にはメ
モリ上の走査基点から遠い部分の画素（素メモリ）への
書込みまたは画素からの読出しが不能となる部分が走査
線間に存在するようになり、書込みまたは読出しの走査
基点から放射状に入力のビデオ信号が再生されない部分
を生じることがある。
本発明は上述の点にかんがみてなされたもので、放射状
の入力ビデオ信号の再生されない部分を少なくした走査
変換装置を提供することにある。
の入力ビデオ信号の再生されない部分を少なくした走査
変換装置を提供することにある。
〔問題点を解決するための手段〕
上記問題点を解決するため１本発明は、ビデオ信号の走
査を極座標走査から他の極座標走査に変換する走査変換
装置において、複数のＸ−Ｙメモリと、書込みアドレス
と読出しアドレスの両方またはいずれか一方のアドレス
に対しては上記複数のＸ−Ｙメモリのそれぞれに時間差
をもって切換動作をするアドレス切換回路とを具備する
構成とした。
査を極座標走査から他の極座標走査に変換する走査変換
装置において、複数のＸ−Ｙメモリと、書込みアドレス
と読出しアドレスの両方またはいずれか一方のアドレス
に対しては上記複数のＸ−Ｙメモリのそれぞれに時間差
をもって切換動作をするアドレス切換回路とを具備する
構成とした。
上記のように構成することにより、複数のＸ−Ｙメモリ
の書込み走査および読出し走査の両方またはいずれか一
方の走査が時間差をもって行なわれるので、書込みまた
は読出しの走査基点と記憶する距離とが大きいか、走査
の角度変化速度が大きい場合でも走査基点を中心とした
放射状の信号の再生されない部分をほとんど生じること
なく走査変換を行なうことが可能となる。
の書込み走査および読出し走査の両方またはいずれか一
方の走査が時間差をもって行なわれるので、書込みまた
は読出しの走査基点と記憶する距離とが大きいか、走査
の角度変化速度が大きい場合でも走査基点を中心とした
放射状の信号の再生されない部分をほとんど生じること
なく走査変換を行なうことが可能となる。
以下本発明の一実施例を図面に基づいて説明する。
第１図は本発明に係る走査変換装置のシステム構成を示
すブロック図で、２つのＸ−Ｙメモリを用いた場合を示
す０図中、１はＡ／Ｄ変換回路、２はスイープ相関回路
、３と４は入力バッファ回路、５と６は入力演算回路、
７と８はＸ−Ｙメモリ、９と１０は出力変換回路、１１
と１２は出力バッフ７回路、１３はビデオ切換回路、１
４はＤ／Ａ変換回路、１５は書込みアドレス作成回路、
１６は消去アドレス作成回路、１フは読出しアドレス作
成回路、１８はアドレス切換回路、１９はタイミング信
号作成回路、ＴＩはビデオ信号の入力端子、Ｔ２は書込
み走査のトリガ信号の入力端子、Ｔ３は読出し走査のト
リガ信号の入力端子、Ｔ４とＴ５はそれぞれ書込み走査
の角度データとオフセンタ・データの入力端子、Ｔ６と
ＴＩはそれぞれ読出し走査の角度データとオフセンタ・
データの入力端子、Ｔ８はビデオ信号の出力端子である
。
すブロック図で、２つのＸ−Ｙメモリを用いた場合を示
す０図中、１はＡ／Ｄ変換回路、２はスイープ相関回路
、３と４は入力バッファ回路、５と６は入力演算回路、
７と８はＸ−Ｙメモリ、９と１０は出力変換回路、１１
と１２は出力バッフ７回路、１３はビデオ切換回路、１
４はＤ／Ａ変換回路、１５は書込みアドレス作成回路、
１６は消去アドレス作成回路、１フは読出しアドレス作
成回路、１８はアドレス切換回路、１９はタイミング信
号作成回路、ＴＩはビデオ信号の入力端子、Ｔ２は書込
み走査のトリガ信号の入力端子、Ｔ３は読出し走査のト
リガ信号の入力端子、Ｔ４とＴ５はそれぞれ書込み走査
の角度データとオフセンタ・データの入力端子、Ｔ６と
ＴＩはそれぞれ読出し走査の角度データとオフセンタ・
データの入力端子、Ｔ８はビデオ信号の出力端子である
。
Ａ／Ｄ変換回路１は、入力端子Ｔ１からビデオ信号をう
け、このビデオ信号を量子化距離（Δｒ）毎にアナログ
信号から多値のディジタル信号に変換し、このディジタ
ル化されたビデオ信号をスィーブ相関回路２に送り出す
、スィーブ相関回路２は、前記Ａ／Ｄ変換回路１からデ
ィジタルのビデオ信号をうけ、書込み走査のトリガ毎の
同一距離の信号を一定回数（２回）だけ相加するスイー
プ相関処理をしたビデオ信号を書込み走査のトリガ毎に
出力し、入力バッファ回路３と４に送り出す。
け、このビデオ信号を量子化距離（Δｒ）毎にアナログ
信号から多値のディジタル信号に変換し、このディジタ
ル化されたビデオ信号をスィーブ相関回路２に送り出す
、スィーブ相関回路２は、前記Ａ／Ｄ変換回路１からデ
ィジタルのビデオ信号をうけ、書込み走査のトリガ毎の
同一距離の信号を一定回数（２回）だけ相加するスイー
プ相関処理をしたビデオ信号を書込み走査のトリガ毎に
出力し、入力バッファ回路３と４に送り出す。
入力バッファ回路３と４はラインメモリで構成され、ス
イープ相関回路２より前記スイープ相関処理をされたビ
デオ信号をうけ、走査周期（４トリガ周期）毎に１回、
ただし、入力バッファ回路３と４とでは該走査周期の約
１／２だけ時間差をもたせて、それぞれ１スイ一プ分の
ビデオ信号をラインメモリに格納する。入力バッファ回
路３と４のライン・メモリに格納したビデオ信号はそれ
ぞれ上記の時間差だけずらせて、入力したのと同じ順序
で、ただし入力とは異なる所定の速さで読出し、この読
出したビデオ信号をそれぞれ入力演算回路５と６に送り
出す、入力演算回路５と６は。
イープ相関回路２より前記スイープ相関処理をされたビ
デオ信号をうけ、走査周期（４トリガ周期）毎に１回、
ただし、入力バッファ回路３と４とでは該走査周期の約
１／２だけ時間差をもたせて、それぞれ１スイ一プ分の
ビデオ信号をラインメモリに格納する。入力バッファ回
路３と４のライン・メモリに格納したビデオ信号はそれ
ぞれ上記の時間差だけずらせて、入力したのと同じ順序
で、ただし入力とは異なる所定の速さで読出し、この読
出したビデオ信号をそれぞれ入力演算回路５と６に送り
出す、入力演算回路５と６は。
それぞれ入力バッファ回路３と４から出力されるビデオ
信号と出力切換回路９と１０から出力されるビデオ信号
をうけ、この２人力の大小を比較し。
信号と出力切換回路９と１０から出力されるビデオ信号
をうけ、この２人力の大小を比較し。
大きい方の信号を出力するように動作し、この出力をＸ
−Ｙメモリ７と８に送り出す、Ｘ−Ｙメモリ７と８は、
それぞれＸ−Ｙ配列のメモリ素子とメモリ制御回路から
構成され、入力演算回路５と６からビデオ信号を、アド
レス切換回路１８からアドレス・データをそれぞれうけ
、読出したビデオ信号を出力切換回路９と１０にそれぞ
れ送り出す。このＸ−Ｙメモリ７と８は、前記アドレス
切換回路１８と次のように連動して動作する。まずアド
レス切換回路１８からの出力が消去アドレス作成回路１
６からのアドレス・データであるときは、このアドレス
・データに対応した画素の記憶内容を消去する。次にア
ドレス切換回路１８からの出力が書込みアドレス作成回
路１５からのアドレスデータであるときは、まずこのア
ドレス・データに対応した画素に記憶しているビデオ信
号を・読出して出力切換回路９と１０に送り出し１次に
このビデオ信号が出力切換回路９と１０とを介して入力
演算回路５と６に送られて、入力演算回路５と６とで入
力バッファ回路３と４とから送られてきたビデオ信号と
その大小が比較され、大きい方のビデオ信号を出力とし
て該演算回路５と６とより受け、この出力を上記のアド
レス・データに対応した画素に格納する。そしてアドレ
ス切換回路１８からの出力が読出しアドレス作成回路１
７からのアドレス・データであるときは、このアドレス
・データに対応した画素に記憶しているビデオ信号を読
出して出力切換回路９と１０に送り出すりように動作す
る。なお、読出しアドレス作成回路１７からのアドレス
・データがＸ−Ｙメモリ７と８との記憶範囲外であると
きはＸ−Ｙメモリ７と８とからは零を出力する。出力切
換回路９と１０はアドレス切換回路１８と連動して動作
し、出力切換回路９内の端子１，２，３．４はアドレス
切換回路１８内のスイッチＳ１の端子１，２゜３．４と
連動し、そして出力切換回路１０内の端子１，２，３．
４はアドレス切換回路１８内のスイッチＳ２の端子１，
２，３．４と連動して動作する。出力切換回路９と１０
とはＸ−Ｙメモリ７と８とから出力されるビデオ信号を
うけ、このビデオ信号をそれぞれの端子２からは入力演
算回路５と６とに、そしてそれぞれの単位４からは出力
バッフ７回路１１と１２とへ送り出す、出力バッファ回
路１１と１２とは、ライン・メモリで構成され、それぞ
れ出力切換回路９とＩＯとから出力されるビデオ信号を
うけ、このビデオ信号を読出しの１走査分だけそれぞれ
ライン・メモリに一時的に記憶し、次にこの記憶した内
容を入力したのと同じ順序で、読出し走査用のトリガ信
号毎に。
−Ｙメモリ７と８に送り出す、Ｘ−Ｙメモリ７と８は、
それぞれＸ−Ｙ配列のメモリ素子とメモリ制御回路から
構成され、入力演算回路５と６からビデオ信号を、アド
レス切換回路１８からアドレス・データをそれぞれうけ
、読出したビデオ信号を出力切換回路９と１０にそれぞ
れ送り出す。このＸ−Ｙメモリ７と８は、前記アドレス
切換回路１８と次のように連動して動作する。まずアド
レス切換回路１８からの出力が消去アドレス作成回路１
６からのアドレス・データであるときは、このアドレス
・データに対応した画素の記憶内容を消去する。次にア
ドレス切換回路１８からの出力が書込みアドレス作成回
路１５からのアドレスデータであるときは、まずこのア
ドレス・データに対応した画素に記憶しているビデオ信
号を・読出して出力切換回路９と１０に送り出し１次に
このビデオ信号が出力切換回路９と１０とを介して入力
演算回路５と６に送られて、入力演算回路５と６とで入
力バッファ回路３と４とから送られてきたビデオ信号と
その大小が比較され、大きい方のビデオ信号を出力とし
て該演算回路５と６とより受け、この出力を上記のアド
レス・データに対応した画素に格納する。そしてアドレ
ス切換回路１８からの出力が読出しアドレス作成回路１
７からのアドレス・データであるときは、このアドレス
・データに対応した画素に記憶しているビデオ信号を読
出して出力切換回路９と１０に送り出すりように動作す
る。なお、読出しアドレス作成回路１７からのアドレス
・データがＸ−Ｙメモリ７と８との記憶範囲外であると
きはＸ−Ｙメモリ７と８とからは零を出力する。出力切
換回路９と１０はアドレス切換回路１８と連動して動作
し、出力切換回路９内の端子１，２，３．４はアドレス
切換回路１８内のスイッチＳ１の端子１，２゜３．４と
連動し、そして出力切換回路１０内の端子１，２，３．
４はアドレス切換回路１８内のスイッチＳ２の端子１，
２，３．４と連動して動作する。出力切換回路９と１０
とはＸ−Ｙメモリ７と８とから出力されるビデオ信号を
うけ、このビデオ信号をそれぞれの端子２からは入力演
算回路５と６とに、そしてそれぞれの単位４からは出力
バッフ７回路１１と１２とへ送り出す、出力バッファ回
路１１と１２とは、ライン・メモリで構成され、それぞ
れ出力切換回路９とＩＯとから出力されるビデオ信号を
うけ、このビデオ信号を読出しの１走査分だけそれぞれ
ライン・メモリに一時的に記憶し、次にこの記憶した内
容を入力したのと同じ順序で、読出し走査用のトリガ信
号毎に。
かつ所定の速さく通常は実ビデオと同一の速さ）で読出
し、この読出したビデオ信号をビデオ切換回路１３に送
り出す、ビデオ切換回路１３は出力バッファ回路１１と
１２とから出力されるビデオ信号をうけ、この２つのビ
デオ信号を切換えて出力し、出力したビデオ信号をＤ／
Ａ変換回路１４に送り出す、ビデオ切換回路１３の切換
動作は。
し、この読出したビデオ信号をビデオ切換回路１３に送
り出す、ビデオ切換回路１３は出力バッファ回路１１と
１２とから出力されるビデオ信号をうけ、この２つのビ
デオ信号を切換えて出力し、出力したビデオ信号をＤ／
Ａ変換回路１４に送り出す、ビデオ切換回路１３の切換
動作は。
出力バッフ７回路１１と１２とのライン・メモリからの
ビデオ信号の読出し動作と連動し、ライン・メモリから
のビデオ信号の読出しが開始さ九た方のビデオ信号を他
方のライン・メモリからのビデオ信号の読出しが開始さ
れる京で出力側に接続し。
ビデオ信号の読出し動作と連動し、ライン・メモリから
のビデオ信号の読出しが開始さ九た方のビデオ信号を他
方のライン・メモリからのビデオ信号の読出しが開始さ
れる京で出力側に接続し。
他方のライン・メモリからのビデオ信号の読出しが開始
されると、この読出しが開始された方のビデオ信号を出
力側に接続するように切換動作を行う、Ｄ／Ａ変換回路
１４は、ビデオ切換回路１３から出力されるビデオ信号
をうけ、これをディジタル信号からアナログ信号に変換
し、アナログのビデオ信号を出力し、この出力したビデ
オ信号を出力端子Ｔ８に送り出す、書込みアドレス作成
回路１５は、入力端子Ｔ４とＴ５とからそれぞれ書込み
走査用の角度データとオフセンタ・データをうけ、角度
データの方向の各位置を書込み走査期間では入力バッフ
ァ回路３と４との読出し速さと同じ速さで、前記の量子
化距離（Δｒ）毎に距離零（書込み走査のオフセンタ点
）より順にＸ−Ｙ座標値に変換してＸ−Ｙメモリ７用と
８用のアドレスを作成し、このアドレス・データをアド
レス切換回路１８に送り出し、また、消去走査期間では
同様にして、ただし上記速さより速い速さでアドレスを
作成し、このアドレス・データとｓｉｎθ。
されると、この読出しが開始された方のビデオ信号を出
力側に接続するように切換動作を行う、Ｄ／Ａ変換回路
１４は、ビデオ切換回路１３から出力されるビデオ信号
をうけ、これをディジタル信号からアナログ信号に変換
し、アナログのビデオ信号を出力し、この出力したビデ
オ信号を出力端子Ｔ８に送り出す、書込みアドレス作成
回路１５は、入力端子Ｔ４とＴ５とからそれぞれ書込み
走査用の角度データとオフセンタ・データをうけ、角度
データの方向の各位置を書込み走査期間では入力バッフ
ァ回路３と４との読出し速さと同じ速さで、前記の量子
化距離（Δｒ）毎に距離零（書込み走査のオフセンタ点
）より順にＸ−Ｙ座標値に変換してＸ−Ｙメモリ７用と
８用のアドレスを作成し、このアドレス・データをアド
レス切換回路１８に送り出し、また、消去走査期間では
同様にして、ただし上記速さより速い速さでアドレスを
作成し、このアドレス・データとｓｉｎθ。
Ｃｏｇθ（θ：Ｙ軸方向を零とした角度データの値）の
データとを消去アドレス回路１６に送出する。
データとを消去アドレス回路１６に送出する。
該消去アドレス回路１６は、書込みアドレス作成回路１
５よりアドレスデータとｓｉｎθ、 ｃｏｓθのデータ
とをうけ、上記角度データの方向の各位置より一定の小
距離（Δｄ）だけ角度データの進む方向に離れた各位置
のＸ−Ｙメモリ７用と８用のアドレス（このアドレスは
ｘ’＝ｘ＋Δｄｃｏｓθ、Ｙ′＝Ｙ−Δｄｓｉｎθのよ
うに表わされる。ここで、ｘ。
５よりアドレスデータとｓｉｎθ、 ｃｏｓθのデータ
とをうけ、上記角度データの方向の各位置より一定の小
距離（Δｄ）だけ角度データの進む方向に離れた各位置
のＸ−Ｙメモリ７用と８用のアドレス（このアドレスは
ｘ’＝ｘ＋Δｄｃｏｓθ、Ｙ′＝Ｙ−Δｄｓｉｎθのよ
うに表わされる。ここで、ｘ。
Ｙは書込みアドレス作成回路１５より入力したアドレス
である。）を作成し、このアドレス・データをアドレス
切換回路１８に送り出す。読出しアドレス作成回路１７
は入力端子Ｔ６とＴ７とからそれぞれ読出し走査用の角
度データとオフセンタ・データをうけ、この角度データ
方向の各位置を前記の量子化距離（Δｒ）と同程度の量
子化距離毎に距離零（読出し走査のオフセンタ点）より
順にＸ−Ｙ座標値に変換してＸ−Ｙメモリ７用と８用の
アドレスを作成し、このアドレス・データをアドレス回
路１８に送り出す。アドレス切換回路１８はスイッチ５
１と８２から構成され、スイッチＳ１と８２の端子ｌと
３には消去アドレス作成回路１６からのアドレス・デー
タを、スイッチＳ１と８２の端子２には書込みアドレス
作成回路１５からのアドレスデータを、そしてスイッチ
Ｓ１と８２の端子４には読出しアドレス作成回路１７か
らのアドレス・データをそれぞれうけ、スイッチＳ１と
８２はこれらのアドレス・データをあらかじめ定められ
た時間関係で順次切換えて、切換えたアドレス・データ
をスイッチＳ１からはＸ−Ｙメモリ７に、そしてスイッ
チＳ２からはＸ−Ｙメモリ８にそれぞれ送り出す、上記
のスイッチＳ１と８２とは、入力バッファ回路３と４の
ライン・メモリへ入力ビデオ信号を格納するときの前記
時間差（査定周期の約１／２）と同量だけ時間的にずら
して切換動作を行うようになっている。タイミング信号
作成回路１９は入力端子Ｔ２とＴ３からそれぞれ書込み
用と読出し用のトリガ信号をうけ、各回路に必要な各種
のタイミング信号を作成し、各回路に送り出す。
である。）を作成し、このアドレス・データをアドレス
切換回路１８に送り出す。読出しアドレス作成回路１７
は入力端子Ｔ６とＴ７とからそれぞれ読出し走査用の角
度データとオフセンタ・データをうけ、この角度データ
方向の各位置を前記の量子化距離（Δｒ）と同程度の量
子化距離毎に距離零（読出し走査のオフセンタ点）より
順にＸ−Ｙ座標値に変換してＸ−Ｙメモリ７用と８用の
アドレスを作成し、このアドレス・データをアドレス回
路１８に送り出す。アドレス切換回路１８はスイッチ５
１と８２から構成され、スイッチＳ１と８２の端子ｌと
３には消去アドレス作成回路１６からのアドレス・デー
タを、スイッチＳ１と８２の端子２には書込みアドレス
作成回路１５からのアドレスデータを、そしてスイッチ
Ｓ１と８２の端子４には読出しアドレス作成回路１７か
らのアドレス・データをそれぞれうけ、スイッチＳ１と
８２はこれらのアドレス・データをあらかじめ定められ
た時間関係で順次切換えて、切換えたアドレス・データ
をスイッチＳ１からはＸ−Ｙメモリ７に、そしてスイッ
チＳ２からはＸ−Ｙメモリ８にそれぞれ送り出す、上記
のスイッチＳ１と８２とは、入力バッファ回路３と４の
ライン・メモリへ入力ビデオ信号を格納するときの前記
時間差（査定周期の約１／２）と同量だけ時間的にずら
して切換動作を行うようになっている。タイミング信号
作成回路１９は入力端子Ｔ２とＴ３からそれぞれ書込み
用と読出し用のトリガ信号をうけ、各回路に必要な各種
のタイミング信号を作成し、各回路に送り出す。
第２図は、第１図に示す走査変換装置のＸ−Ｙメモリ７
と８のメモリ上の各種走査線の様子を示す図で、同図（
ａ）はＸ−Ｙメモリ７のメモリ上の書込み走査の角度デ
ータ方向と消去走査線との関係を示し、同１！Ｉ （ｂ
）はＸ−Ｙメモリ７と８のメモリ上の書込み走査線と読
出し走査線との関係を示す。第２図において１ＭａとＭ
ｂはそれぞれＸ−Ｙメモリ７と８の記憶範囲を示し、Ｑ
ｌとＱ２はそれぞれ書込みと読出しのオフセンタ点を示
す。
と８のメモリ上の各種走査線の様子を示す図で、同図（
ａ）はＸ−Ｙメモリ７のメモリ上の書込み走査の角度デ
ータ方向と消去走査線との関係を示し、同１！Ｉ （ｂ
）はＸ−Ｙメモリ７と８のメモリ上の書込み走査線と読
出し走査線との関係を示す。第２図において１ＭａとＭ
ｂはそれぞれＸ−Ｙメモリ７と８の記憶範囲を示し、Ｑ
ｌとＱ２はそれぞれ書込みと読出しのオフセンタ点を示
す。
同図（ａ）において、Ａはある時刻におけるＸ−Ｙメモ
リ７の書込み角度データの方向を示し、Ｂは同時刻にお
けるＸ−Ｙメモリ７の消去走査線を示す。同図（ｂ）に
おいて、ＬｌａとＮｌａは別のある時刻におけるＸ−Ｙ
メモリ７のそれぞれ書込みと読出し走査線を示し、Ｌｌ
ｂとＮｉｂは上記時刻より走査周期の約１／２だけ時間
が経過した後のＸ−Ｙメモリ８のそれぞれ書込みと読出
しの走査線、そしてＬ２ａとＮ２ａは上記時刻より走査
周期だけ時間が経過した後のＸ−Ｙメモリ７のそれぞれ
書込みと読出しの走査線を示す。
リ７の書込み角度データの方向を示し、Ｂは同時刻にお
けるＸ−Ｙメモリ７の消去走査線を示す。同図（ｂ）に
おいて、ＬｌａとＮｌａは別のある時刻におけるＸ−Ｙ
メモリ７のそれぞれ書込みと読出し走査線を示し、Ｌｌ
ｂとＮｉｂは上記時刻より走査周期の約１／２だけ時間
が経過した後のＸ−Ｙメモリ８のそれぞれ書込みと読出
しの走査線、そしてＬ２ａとＮ２ａは上記時刻より走査
周期だけ時間が経過した後のＸ−Ｙメモリ７のそれぞれ
書込みと読出しの走査線を示す。
第３図は、同じく第１図に示す走査変換装置の動作を説
明するためのタイムチャートを示す、同図において、（
ａ）は書込み走査のトリガ信号、（ｂ）は入力のビデオ
信号期間（高レベル対応、以下同様） 、 （Ｃ）は入
力バッファ回路３のライン・メモリ入力期間、（ｄ）は
入力バッファ回路４のライン・メモリの入力期間、 （
６）、（ｆ）および（ｇ）はそれぞれＸ−Ｙメモリ７の
消去走査期間、書込み走査期間、および読出し走査期間
、そして（ｈ） 、 （ｉ）および（ｊ）はそれぞれＸ
−Ｙメモリ８の消去走査期間、書込み走査期間および読
出し走査期間であり、Ｔ１は走査周期、Ｔ２は時間差で
ある。
明するためのタイムチャートを示す、同図において、（
ａ）は書込み走査のトリガ信号、（ｂ）は入力のビデオ
信号期間（高レベル対応、以下同様） 、 （Ｃ）は入
力バッファ回路３のライン・メモリ入力期間、（ｄ）は
入力バッファ回路４のライン・メモリの入力期間、 （
６）、（ｆ）および（ｇ）はそれぞれＸ−Ｙメモリ７の
消去走査期間、書込み走査期間、および読出し走査期間
、そして（ｈ） 、 （ｉ）および（ｊ）はそれぞれＸ
−Ｙメモリ８の消去走査期間、書込み走査期間および読
出し走査期間であり、Ｔ１は走査周期、Ｔ２は時間差で
ある。
次に、上記走査変換装置の動作について、さらに説明を
加える。上述のように、アドレス切換回路１８内のスイ
ッチＳ１がその端子１．３と接続しているときは、書込
み走査の角度データの方向の各位置より一定の小距離（
Δｄ）だけ角度データの進む方向に離れた位置に対応し
たＸ−Ｙメモリ７上の両組の記憶内容が消去される１次
にスイッチＳ１がその端子２と接続しているときは、書
込み走査の角度データの方向の各位置に対応したＸ−Ｙ
メモリ７上の画素の内容は読出されて出力切換回路９を
経由して入力演算回路５に送られ、ここで入力バッファ
回路３から送られてくるスイープ相関処理されたビデオ
信号と同距離毎に大小比較され、大きい方の信号がその
画素に書込まれる。
加える。上述のように、アドレス切換回路１８内のスイ
ッチＳ１がその端子１．３と接続しているときは、書込
み走査の角度データの方向の各位置より一定の小距離（
Δｄ）だけ角度データの進む方向に離れた位置に対応し
たＸ−Ｙメモリ７上の両組の記憶内容が消去される１次
にスイッチＳ１がその端子２と接続しているときは、書
込み走査の角度データの方向の各位置に対応したＸ−Ｙ
メモリ７上の画素の内容は読出されて出力切換回路９を
経由して入力演算回路５に送られ、ここで入力バッファ
回路３から送られてくるスイープ相関処理されたビデオ
信号と同距離毎に大小比較され、大きい方の信号がその
画素に書込まれる。
このようにして、書込み走査が進むにつれてＸ−Ｙメモ
リ７の画素はその画素に書込まれる相関処理された入力
ビデオ信号のうち最大値が記憶される。次にスイッチＳ
１がその端子４に接続しているときは、読出し走査の角
度データの方向の各位置に対応した画素の記憶内容（記
憶範囲外の場合は零）が読出され、出力切換回路９を経
由して出力バッファ回路１１に送られ、読出しの１走査
分がライン・メモリに一時的に記憶され、その直後に読
出しのトリガ信号毎にライン・メモリの同一記憶内容が
１次の走査周期の読出し内容がそのライン・メモリに入
力されるまで読出され、ビデオ切換回路１３に送られる
。アドレス切換回路１８内のスイッチＳ１と８２は前記
時間差（走査周期の約１７２）をもって切換動作をする
ので、この時間だけずれてスイッチＳ２がその端子１，
２゜３．４と接続を切換えるのに応じて、入力バッファ
回路４、入力演算回路６、Ｘ−Ｙメモリ８、出力切換回
路１０および出力バッファ回路１２について上記と同様
の動作が行われる。したがって、Ｘ−Ｙメモリ８の消去
、書込み、および読出しの各走査は上記の時間差に対応
した角度データの方向に行われることになり、第２図（
ｂ）に示すＸ−Ｙメモリ８の書込みと読出しの走査線Ｌ
ｌｂとＮ１ｂは、Ｘ−Ｙメモリの書込みの走査線Ｌｌａ
、Ｌ２ａと読出しの走査線Ｎｌａ、Ｎ２ａとの中間に位
置することになる。このため入力ビデオ信号の書込み洩
れがほとんどなく、また出力切換回路１３は前述のよう
にＸ−Ｙメモリ７と８との両方の読出し走査の最新の出
力を切換えて出力しているので、書込まれたビデオ信号
をほとんど洩れなく読出していることになる。
リ７の画素はその画素に書込まれる相関処理された入力
ビデオ信号のうち最大値が記憶される。次にスイッチＳ
１がその端子４に接続しているときは、読出し走査の角
度データの方向の各位置に対応した画素の記憶内容（記
憶範囲外の場合は零）が読出され、出力切換回路９を経
由して出力バッファ回路１１に送られ、読出しの１走査
分がライン・メモリに一時的に記憶され、その直後に読
出しのトリガ信号毎にライン・メモリの同一記憶内容が
１次の走査周期の読出し内容がそのライン・メモリに入
力されるまで読出され、ビデオ切換回路１３に送られる
。アドレス切換回路１８内のスイッチＳ１と８２は前記
時間差（走査周期の約１７２）をもって切換動作をする
ので、この時間だけずれてスイッチＳ２がその端子１，
２゜３．４と接続を切換えるのに応じて、入力バッファ
回路４、入力演算回路６、Ｘ−Ｙメモリ８、出力切換回
路１０および出力バッファ回路１２について上記と同様
の動作が行われる。したがって、Ｘ−Ｙメモリ８の消去
、書込み、および読出しの各走査は上記の時間差に対応
した角度データの方向に行われることになり、第２図（
ｂ）に示すＸ−Ｙメモリ８の書込みと読出しの走査線Ｌ
ｌｂとＮ１ｂは、Ｘ−Ｙメモリの書込みの走査線Ｌｌａ
、Ｌ２ａと読出しの走査線Ｎｌａ、Ｎ２ａとの中間に位
置することになる。このため入力ビデオ信号の書込み洩
れがほとんどなく、また出力切換回路１３は前述のよう
にＸ−Ｙメモリ７と８との両方の読出し走査の最新の出
力を切換えて出力しているので、書込まれたビデオ信号
をほとんど洩れなく読出していることになる。
また、上記走査変換装置では、走査周期の間で約１７２
周期毎に２回消去走査を行っているので、書込んだビデ
オ信号の消去洩れもほとんどない。
周期毎に２回消去走査を行っているので、書込んだビデ
オ信号の消去洩れもほとんどない。
このように上記走査変換装置では、入力ビデオ信号を書
込みまた読出しの走査基点を中心として放射状に再生さ
れない部分をほとんど生じることなく、走査変換して再
生することが可能である。
込みまた読出しの走査基点を中心として放射状に再生さ
れない部分をほとんど生じることなく、走査変換して再
生することが可能である。
上記実施例の走査変換装置は、Ｘ−Ｙメモリを２つ用い
た例であるが、Ｘ−Ｙメモリの数はこれに限定されるも
のではなく、Ｘ−Ｙメモリの数を多くすることによって
放射状のビデオ信号の再生されない部分を更に小さくす
ることが可能である。
た例であるが、Ｘ−Ｙメモリの数はこれに限定されるも
のではなく、Ｘ−Ｙメモリの数を多くすることによって
放射状のビデオ信号の再生されない部分を更に小さくす
ることが可能である。
また、上記の実施例では複数のＸ−Ｙメモリについて書
込みと読出しの両方の走査を時間をずらせて行っている
が、書込みまたは読出しの走査について走査基点と画素
の距離が小さいか、走査の角度の変化速度が小さく必ず
しも走査に時間ずれが必要でない場合は、その走査は複
数のＸ−Ｙメモリについて同時に行い、他方の走査のみ
に時間ずれを与えるようにアドレス切換回路を構成すれ
ば充分である。
込みと読出しの両方の走査を時間をずらせて行っている
が、書込みまたは読出しの走査について走査基点と画素
の距離が小さいか、走査の角度の変化速度が小さく必ず
しも走査に時間ずれが必要でない場合は、その走査は複
数のＸ−Ｙメモリについて同時に行い、他方の走査のみ
に時間ずれを与えるようにアドレス切換回路を構成すれ
ば充分である。
また、上記実施例では読出し走査は１種類であったが、
前記特願昭５９−９４８０号明細書に記載する走査変換
装置のように多数の読出し走査を同時に行う場合にも本
発明を適用できることは当然である。
前記特願昭５９−９４８０号明細書に記載する走査変換
装置のように多数の読出し走査を同時に行う場合にも本
発明を適用できることは当然である。
上記実施例によれば、書込みまたは読出しの走査基点と
記憶する場所との距離が大きいか、走査の角度変化の速
度が大きい場合でも走査基点を中心とした放射状の信号
の再生されない部分はほとんど生じることなく走査変換
を行うことができるから海上交通管制システム等に適用
するのに適している。
記憶する場所との距離が大きいか、走査の角度変化の速
度が大きい場合でも走査基点を中心とした放射状の信号
の再生されない部分はほとんど生じることなく走査変換
を行うことができるから海上交通管制システム等に適用
するのに適している。
〔発明の効果３
以上詳細に説明したように１本発明によれば、ビデオ信
号の走査を極座標走査から他の極座標走査に変換する走
査変換装置において、複数のＸ−Ｙメモリと、書込みア
ドレスと読出しアドレスの両方またはいずれか一方のア
ドレスに対しては上記複数のＸ−Ｙメモリのそれぞれに
時間差をもたせて切換動作をするアドレス切換回路を備
えるようにしているので、書込みまたは読出しの走査基
点と記憶する場所との距離が大きいか、走査の角度変化
の速度が大きい場合でも走査基点を中心とした放射状の
信号の再生されない部分をほとんど生じることなく走査
変換を行うことが可能となる。
号の走査を極座標走査から他の極座標走査に変換する走
査変換装置において、複数のＸ−Ｙメモリと、書込みア
ドレスと読出しアドレスの両方またはいずれか一方のア
ドレスに対しては上記複数のＸ−Ｙメモリのそれぞれに
時間差をもたせて切換動作をするアドレス切換回路を備
えるようにしているので、書込みまたは読出しの走査基
点と記憶する場所との距離が大きいか、走査の角度変化
の速度が大きい場合でも走査基点を中心とした放射状の
信号の再生されない部分をほとんど生じることなく走査
変換を行うことが可能となる。
したがって海上交通管制システム等に適用して極めて効
果がある。
果がある。
第１図は本発明に係る走査変換装置のシステム構成を示
すブロック図、第２図は第１図に示す走査変換装置にお
けるＸ−Ｙメモリ上の各種走査線等の様子を示す図、第
３図は第１図に示す走査変換装置の動作を説明するため
のタイムチャートである。 図中、１・・・Ａ／Ｄ変換回路、２・・・スイープ相関
回路、３，４・・・入力バッファ回路、５，６・・・入
力演算回路、７，８・・・Ｘ−Ｙメモリ、９，１０・・
・出力切換回路、１１．１２・・・出力バッファ回路。 １３・・・ビデオ切換回路、１４・・・Ｄ／Ａ変換回路
。 １５・・・書込みアドレス作成回路、１６・・・消去ア
ドレス作成回路、１７・・・読出しアドレス作成回路、
１８・・・アドレス切換回路、１９・・・タイミング信
号作成回路。
すブロック図、第２図は第１図に示す走査変換装置にお
けるＸ−Ｙメモリ上の各種走査線等の様子を示す図、第
３図は第１図に示す走査変換装置の動作を説明するため
のタイムチャートである。 図中、１・・・Ａ／Ｄ変換回路、２・・・スイープ相関
回路、３，４・・・入力バッファ回路、５，６・・・入
力演算回路、７，８・・・Ｘ−Ｙメモリ、９，１０・・
・出力切換回路、１１．１２・・・出力バッファ回路。 １３・・・ビデオ切換回路、１４・・・Ｄ／Ａ変換回路
。 １５・・・書込みアドレス作成回路、１６・・・消去ア
ドレス作成回路、１７・・・読出しアドレス作成回路、
１８・・・アドレス切換回路、１９・・・タイミング信
号作成回路。
Claims (1)
- メカビデオ信号の極座標走査に従って、ビデオ信号の各
位置を極座標からＸ−Ｙ座標値に変換し、前記入力ビデ
オ信号を該Ｘ−Ｙ座標値に変換し、前記入力ビデオ信号
を該Ｘ−Ｙ座標値に対応したＸ−Ｙメモリ上の位置に次
々に格納する一方、読出しの極座標走査に従ってその座
標値をＸ−Ｙ座標値に変換し、前記Ｘ−Ｙメモリの対応
位置に格納されているビデオ信号を次々に読出す走査変
換装置において、前記Ｘ−Ｙメモリとして複数のＸ−Ｙ
メモリと、書込みアドレスと読出しアドレスの両方また
はいずれか一方のアドレスに対しては前記複数のＸ−Ｙ
メモリのそれぞれに時間差をもって切換動作を行うアド
レス切換回路とを具備することを特徴とする走査変換装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60019652A JPH0823584B2 (ja) | 1985-02-04 | 1985-02-04 | 走査変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60019652A JPH0823584B2 (ja) | 1985-02-04 | 1985-02-04 | 走査変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61178679A true JPS61178679A (ja) | 1986-08-11 |
| JPH0823584B2 JPH0823584B2 (ja) | 1996-03-06 |
Family
ID=12005177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60019652A Expired - Lifetime JPH0823584B2 (ja) | 1985-02-04 | 1985-02-04 | 走査変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0823584B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55147369A (en) * | 1979-05-07 | 1980-11-17 | Tokyo Keiki Co Ltd | Information processing system |
| JPS5957180A (ja) * | 1982-09-27 | 1984-04-02 | Koden Electronics Co Ltd | リタイミング表示レ−ダ装置 |
| JPS5984174A (ja) * | 1982-11-08 | 1984-05-15 | Fujitsu Ltd | マルチレンジレ−ダ受信機のビデオ信号表示方式 |
| JPS59116071A (ja) * | 1982-12-23 | 1984-07-04 | Tokyo Keiki Co Ltd | Ｐｐｉレ−ダ装置 |
-
1985
- 1985-02-04 JP JP60019652A patent/JPH0823584B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55147369A (en) * | 1979-05-07 | 1980-11-17 | Tokyo Keiki Co Ltd | Information processing system |
| JPS5957180A (ja) * | 1982-09-27 | 1984-04-02 | Koden Electronics Co Ltd | リタイミング表示レ−ダ装置 |
| JPS5984174A (ja) * | 1982-11-08 | 1984-05-15 | Fujitsu Ltd | マルチレンジレ−ダ受信機のビデオ信号表示方式 |
| JPS59116071A (ja) * | 1982-12-23 | 1984-07-04 | Tokyo Keiki Co Ltd | Ｐｐｉレ−ダ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0823584B2 (ja) | 1996-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4569079A (en) | Image data masking apparatus | |
| US4776025A (en) | Neighbor image processing exclusive memory | |
| US4729029A (en) | Process and apparatus for the insertion of insets into the image supplied by a digital scan converter | |
| US4719509A (en) | Video data interpolation apparatus | |
| JPS5930229B2 (ja) | 輝度制御装置 | |
| GB1529281A (en) | Digital scan converter | |
| US5675826A (en) | Image data storage | |
| JPS5919666B2 (ja) | マトリツクスアレイカメラ | |
| JPH0136074B2 (ja) | ||
| JPS62256088A (ja) | 画像処理装置 | |
| JPS62265855A (ja) | イメ−ジスキヤナ制御装置 | |
| JPS61178679A (ja) | 走査変換装置 | |
| JPS60154175A (ja) | レ−ダ走査変換装置 | |
| WO1990015341A1 (en) | Radar | |
| JPS61223991A (ja) | バイナリ イメージとストアドデジタルパターンとの比較装置 | |
| JPS5926033B2 (ja) | 読取り装置 | |
| US6204792B1 (en) | Ping-pong readout | |
| US4675679A (en) | Digital scan converter | |
| JP2869540B2 (ja) | 反響探知機 | |
| JPH0228870B2 (ja) | ||
| KR100194919B1 (ko) | 정현파 데이터 발생장치 | |
| JPS6125192B2 (ja) | ||
| JPH04148292A (ja) | 画像入力回路 | |
| JPS6348054A (ja) | 画像情報入力装置 | |
| JPH07104925B2 (ja) | 画像記憶装置 |