JPS61174831A - 電圧制御等化器 - Google Patents

電圧制御等化器

Info

Publication number
JPS61174831A
JPS61174831A JP60292408A JP29240885A JPS61174831A JP S61174831 A JPS61174831 A JP S61174831A JP 60292408 A JP60292408 A JP 60292408A JP 29240885 A JP29240885 A JP 29240885A JP S61174831 A JPS61174831 A JP S61174831A
Authority
JP
Japan
Prior art keywords
input
equalizer
voltage controlled
output
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60292408A
Other languages
English (en)
Other versions
JPH0581092B2 (ja
Inventor
アレン ジエイ.アドラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ampex Corp
Original Assignee
Ampex Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ampex Corp filed Critical Ampex Corp
Publication of JPS61174831A publication Critical patent/JPS61174831A/ja
Publication of JPH0581092B2 publication Critical patent/JPH0581092B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G5/00Tone control or bandwidth control in amplifiers
    • H03G5/02Manually-operated control
    • H03G5/025Equalizers; Volume or gain control in limited frequency bands
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/02Details
    • H04B3/04Control of transmission; Equalising
    • H04B3/14Control of transmission; Equalising characterised by the equalising network used
    • H04B3/142Control of transmission; Equalising characterised by the equalising network used using echo-equalisers, e.g. transversal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Networks Using Active Elements (AREA)
  • Digital Magnetic Recording (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は磁気記録及び再生処理に向けら1しる信号を含
む、非均−周波数応答を有するチャンネルを介して伝送
される信号の等化にとって特に好ましい電圧制御等化回
路に関する。
理想的な信号伝送チャンネルに対する基本的な要求は歪
音回避する几めに、周波数に依存する振巾めるいは位相
変化全導入することなしにめる周波数範囲に渡って信号
を伝送することかできることでめる。しかしながら、こ
のようにして伝送される信号は伝送処理に固有な一定で
はない振巾応答及び非直線の位相応答のため一般的に歪
を受ける。この友め、受信時あるいは再生時に元の信号
と正確に対応したものを得るために、信号歪を補正する
必要がある。
この形式の振巾歪を補償する多種の従来技術の振巾等化
器が知ら1している。これら等化器に、一般的に、当該
チャンネルの非均−な周波数応答によって生ぜしめらI
Lる振巾ロスを補償する振巾対周波数応答特性を有する
回路ヶ含んでいる。これら振巾等化器が附加的な位相シ
フト及びそILによる歪ケ等化された信号に導入しない
ということが一般的な要請である。等化器の振巾対周波
数特性全伝送チャンネルのものと正確に整合するために
、可調の応答を備えt等化器全与えることが必要である
。通常、このような撮中等化器は周波数に伴なって増大
するゲイン応答を有している。この上昇量にブーストと
呼ばIしている。
差動振巾器の2つの入方間に接続さ1シ之遅延線を使用
する遅延線振巾等化器は公知である。より詳細には、遅
延線に差動増巾器の反転及び非反転入方間に接続さIし
ている。この差動振巾器はその入力信号間の差に対応す
る出力信号を与える差動回路として働く。このような回
路は所望の等化信号を与える。
既知の等化器は周波数応答調節の几めの手動操作のポテ
ンショメータ(以下P(JT)全使用している。このよ
うなPCJT i主特化信号路に接続した可調出力(ワ
イパ接点として知らIしている)kVしている。等化信
号の最小プーストセ、可調ワイパが PUTの他の即ち反対の終端まで移動すると達成される
。その等化器のプーストヲ調節する几めに、)’(JT
のワイパ接点の位置を機械的に調節する必要がある。こ
の電気機械的ブースト制御に装置の近くに置かIL友制
御器を有する手動制御等化器に対しては満足するもので
ある。しかしながら、等化器が制御位置から、離1した
位置にあるときには、所望の調節を得るために遠隔制御
機構が必要である。
ま之、例えばコンピュータにより発生される電気的出力
信号による自動ブースト調節を使用する応用に於ては、
PUTの使用に電気信号を機械的制御信号に変換するた
めの附加的な装置全必要とする。
例えば、遠隔制御可能な電圧制御増巾器でPOT i置
換することは、高周波帯域に於て好ましくない遅延を等
化信号全導入することになり、従って附加的な位相シフ
トが生じ、こ1しに19等化処理金くるわせでしまう。
このような遅延全補償するために附加的な補償回路音訓
え定時でさえ、等化の性能はPOT制御器を使用する装
置に比較して悪化してしまう。
従来技術の等化器の上述した欠点は本発明の電圧制御等
化器によって除去される。
本発明の電圧制御等化器に2つの並列信号路を使用する
。第1の信号路に等化されるべき入力信号を受ける遅延
手段とその遅延手段の出力に接続した入力を有する増巾
器を有している。第2の信号路は遅延手段の入力に接続
した入力と上記増巾器の出力に接続した円方とを方する
制御回路を備えている。第2の信号路に増巾器入力によ
って与えらrしる信号極性に関して反対極性の出力信号
を有している。第2の信号路のゲインは制御回路に制御
信号金与えることによって調節され、そ1しにより等化
器の振巾対周波数応答特性を調節することかできる従っ
て、本発明にxrシば、遅延線等化器の振巾対周波数応
答特性は第1の信号路と並列に接続した第2の信号路の
ゲイン全制御することによって遠隔的あるいに自動的に
制御されうる。例えば、制御回路として電圧制御増巾器
又はアナログ・マルチプライヤが使用さγしつる。
好適実施例に於て、本発明の等化器は、第1の増巾器及
び第2の電圧制御増巾器を使用する。各増巾器は他の増
巾器の入力に関して反対極性の入力を有している。第1
の等化信号路は遅延手段とその遅延手段の出力に接続し
た入力を有する第1の増巾器を経て形成さ!しる。第2
の電圧制御等化信号路に遅延手段の入力に接続した入力
を有する電圧制御増巾器によって第1の信号路と並例に
形成さ!しる。両増巾器のそILぞILの出力は互に接
続される。制御信号が電圧制御増巾器の制御入力に与え
らIしそのゲインを制御する。電圧制御増巾器のゲイン
を変えることによって等化器のブーストが変化し、そI
Lによって振巾対周波数応答特性が変化する。
本発明の第1の特徴に、第2の電圧制御等化信号路が第
1の等化信号路と並列に設けらIしている点でおる。こ
のため、制御手段によって与えらILる附加的な遅延が
補償されることになり、等化され友倍信号にほとんと影
響を及ぼさなくなる。このような補償は、第1の増巾器
及び電圧制御増巾器めるい1iilの増巾器及びアナロ
グ・マルチプライヤのそ1しぞ1しの遅延及び位相シフ
ト特性を整合することによって達成されうる0る0 本発明の第2の特徴は、遠隔位置から制御信号を与える
ことによって制御回路のゲインを変化する間に、両等化
信号路が制御信号路景に関して比較的に短かく留めらI
Lうろことにある。ま友、ゲインに例えばコンピュータ
制御を使用して自動的に変化せしめら1しうる。
本発明の1袂な特徴は、第2の信号路の可変ゲイン制御
が公知のP(JT t−用いることなく、あるいはPO
Tとの組合せを使用することなく用いらILうるとい9
ことにある。後者の場合に於て、両制御器が使用される
等にはPOTは所望の等化器のブースト?荒い設定を得
るために調節されることができ、電圧制御増巾器に等化
器のブーストの遠隔制御される細かな設定を与えること
75よ−c@6゜例えば、P(JT副制御よって得らI
Lる減衰の範囲は電圧制御増巾器によって与えらILる
範囲よりも1桁大きさが大きくされうる。
一例として、特願昭60−号は、本発明に従っ比電圧制
御再生等化器が所望の高周波振巾ブーストを得る友めに
使用されるような再生等化回路を記載する。
遠隔的にあるいは自動的に調節可能なゲイン制御全便用
する本発明の好ましい実施例は凪気的に配分されかつ再
生される信号及び種々の形式のチャンネルケ介して伝送
される信号の再生等化に於て特に有効なコサイン及び横
形振巾等化器を含んでいる。
しかしながら、本発明はこれら形式の等化器には制限さ
れない。
本発明の記載を容易にするために、最初に、従来技術の
振巾等化回路の1つの例が公知のP(JT手動ブースト
制御を使用するものとして第1図に関連して記載される
第1図は高周波振巾プーストヲ与えるための公知のコサ
イン振巾等化器20ヲ示す。
等化器20ニ入カライン28を介して等化されるべき入
力信号を受ける。ライン28の信号に直列入力抵抗30
及び遅延線26を介し差動増巾器22の第1の非反転入
力24に与えら1しる。ライン28の入力信号に、ま友
、抵抗30、P(JT  32の可調のワイパ接点33
及びライン43ヲ介して増巾器22の第2の反転入力3
4に与えらILる。P(JT  32の1つの端子に遅
延線26及び入力抵抗30間の接続部25に接続される
。P(JT  32の他の反対の端子は接地される。
コサイン等化器の周知の動作に工1しば、差動増巾器2
2の反転入力34での入力信号に非反転入力24での信
号から減算される。差動増巾器22からの出力端子44
での差信号に第1図の公知のコサイン等化器20からの
出力信号となる。コサイン等化器の動作原理から明らか
なように、差動増巾器22の入力24での入力インピー
ダンスに比較的高いので、遅延線26の出力はロードあ
るいはダンプされるようににならない。入力24での高
入力インピーダンスの友めに、一方向への遅延線26を
介して流rしる入力信号の大部分は反射し、遅延線入力
への接続部25へ逆方向に遅延線26を介して戻る。こ
のため入力25での入力信号の反射しt部分に遅延線2
6によって2度遅延せしめらILる。接続部26での反
射した信号にライン28で受けらIした入力信号と加算
さIしる。2つの信号の和に)’(J’l’32のワイ
パ33及びライン43?介して差動増巾器22の第2の
入力に与えらILる。
出力44での等化器応等特性の最大ブース)Hl)’(
J’l’  32が第1図の回路の端子25及び34間
の信号路に於て最少減衰のために設足される時に得ら1
しる。最大ブーストの周波数に於て、差動増巾器22の
入力24及び34でのそILぞ1しの入力信号間の遅延
の差に実質的に180 度である。そ1しらが逆位相で
あるために、24及び34での入力信号に、実際上、差
動増巾器22によって加えら1しる。このtめ、28で
の入力信号の振巾ばその最大ブースト周波数で出力44
に於て2倍にされる。
PO’l’  32による最大ブースト設定の友めの周
波数応答曲線の例に第2図においてAで示される。そ1
しぞILの入力24.34での位相差が0即ち360度
の整数倍となる等化器のこ1しら入力信号周波数に於て
、24及び34での入力信号に第2図に於て点G及びH
で示されるように相殺し、0振巾応答を示す。第2図の
曲線Bに)’(JT32のワイパ33の中間設定に対す
る第1図の等化器の周波数応答を示す。その設定に端子
25及び34間での信号の減衰によって得らILる中間
ブースト量に対応する。曲線C[等化器応答のOブース
トに対応する平担な周波数応答である。そ1tt6、P
CIT32のワイパ33ヲ接地端子まで移動することに
よって得らfL、そILによって端子25及び34間の
信号路は阻止される。その設定に於て、差動増巾器22
ニその第1の入力24でのみ入力信号を受け44での等
化器出力信号の振巾に周波数に関し実質上一定である。
以上述べた等化器に於て、有効な周波数範囲に第2図の
周波数応答特性に於て部分EからFまで全含んでいる。
この特定の動作範囲はその範囲内での周波数に伴なうゲ
インの比較的に急な増大の九めに選択される0 以上のことから明らかなように、公知の遅延線等化器に
於て、ブーストの量に電気機械制御器全使用して、遅延
線の入力と差動増巾器の第2の入力との間の信号路のゲ
インを調節することによって制御される。
遠隔的に又に自動的に制御可能な等化器を得るために、
本出願人は最初にPUT32を第3図に示す工うに電圧
制御増巾器35によって置換することを試み几。この電
圧制御増巾器35ハ遅延線26の入力25に接続した入
力21 と差動増巾器22の第2の入力34に接続した
出力29とを有している。制御電圧VCが増巾器35に
制御入力31を介して与えら7L、そのゲイン全変化さ
せる。増巾器35のゲイン全最少及び最大ゲイン間で変
化することにより上述した特性A−Cに対応する周波数
応答特性が第3図の等化器23から出力44に於て得ら
ILる。
しかしながら、第3図の回路に於ては、附加的な好まし
くない周波数依存信号遅延が点25及び34間の信号路
に於て電圧制御増巾器35により導入された。種々の周
波数依存回路(図示せず)がこの附加的な遅延全保障す
るために加えらILfc−が、このようにして得らIL
九等化の品位にP(JTゲイン調節によって得ら1しる
品位とは一致しなかった。従来技術の等化器の上述した
欠点及び第3図の回路の欠点を除去する本発明の好まし
い実施例に第4図に示され以下に記載される。
第4図の回路に、電圧制御増巾器46が遅延線26及び
差動増巾器22によって形成される等化信号路と並列に
接続されるということ金除き、上述した第1図の回路に
基本的に対応する。第4図の好適実施例に於て、電圧制
御増巾器46ハ入力抵抗30とP(JT  32及び抵
抗53の直列回路に1って形成される電圧分割器とによ
って減衰されるライン28での入力信号を受けるように
汲続さtL7r−反転入力49?有している増巾器36
ニ差動増巾器22の出力44に接続した出力七有してい
る。電圧制御増巾器46によって与えら1しるこのよう
な信号は差動増巾器22の等化信号路と並列となってい
る。
差動増巾器22及び第4図の実施例の電圧制御増巾器4
6ニ実質的に同一の信号遅延量を与える同数の増巾段を
有するように好ましく構成される。この結果として、差
動増巾器22及び電圧制御増巾器44でのそILぞ1し
の出力信号に入力34及び49でのそ1しぞ1しの入力
信号と実質的に同一の相対位相関係を有している。この
ため増巾器46によって端子44に於て加算される信号
に位相歪に実質的に導入さIしない。
第4図の回路の以上の記載から明らかなように、2つの
並列な等化信号路は次のようにして与えらILる0第1
の信号路Ml−J接続部25から遅延!!26及び第1
の非反転入力24會介して差動増巾器22の出力44ま
で与えら1しる。第2の信号路Nに接続部25から)’
(JT  32及び第2の反転入力34?介して増巾器
22の出力44までで、接続部25から)’(JT  
32及び入力49を介して増巾器46の出力44マでの
信号路と並列に形成される。第2の信号路Ni介して伝
送される信号は、第1の入力24から第1の信号路Mの
増巾器22の出力44へ伝送さIしる信号に関して反転
され几極性全全方ている。これらそILぞILの反転信
号極性に等化動作に対して七ILらが必要であるため等
化器の出力44に於て差信号を与える。
一例として第3図の電圧制御増巾器46に差動増巾器に
よって構成され、その反転入力に上述した電圧分割器3
2.53t−介して入力信号を受けるように接続され、
その他の非反転入力に接地される。一つの入力のみを有
する電圧制御増巾器がその代りに使用されてもよいこと
勿論でおる。′出力44で得ら1しる等化信号のプース
トニ後述するように増巾器46の制御入力54に与えら
ILる制御電圧VCi変化することにより調節される。
第4図の上述した記載から明らかなように、両増巾器2
2・、46の出力信号に本発明の等化回路52の出力4
4に於て加算される。P(JT  32及び電圧制御増
巾器46の両者がブースト調節のために使用されるよう
な場合に於て、POT  32 fl所望の等化器ブー
ストの荒い調節金得るように手動的に調節されることが
できる。細かなブースト調節に電圧制御増巾器46にラ
イン54ヲ介して与えらIしる制御電圧全遠隔的に調節
することによって得らILることができる。
例えば、P(JT制御によって得される減衰の範囲は電
圧制御増巾器によって与えらILる範囲よりもその大き
さが1桁だけ大きい。
しかしながら、pu’t’32が以下に記載されるよう
に、第4図の回路から除か1した場合に於てに、必要な
ブースト調節の全範囲がライン54の制御電圧によって
与えら1しる。
第2図の上述した周波数応答特性A、Cも第4図の等化
回路の動作に対応している特性Aによって示されるよう
な最大ブースト設定は、接続部25からP(JT32及
び入力34ヲ介して増巾器22の出力44まで及び接続
部25からPO’l’32及び入力49を介し増巾器4
6の出力44マでの上述した並列信号路への組合せらI
したゲインが接続部25から遅延線26及び入力24ヲ
介して差動増巾器22の出力44までの上述した信号路
Mのゲインと等しくなるまで加わる時に得らILる。特
性Bによって示されるような中間ブースト設定は、信号
路へのゲインが信号路Mのゲインよりも低く設定される
と得らILる。平担な応答特性(4、信号路へのゲイン
が0に設定される時に得らrLる。
POTが第4図のl’0T32に関連して上述したもの
として使用される時には最初に荒いブースト調節がP(
JT32のワイパ33を手動的に調節することに工つて
得らILることかできる。その後、電圧制御増巾器のゲ
インに等化器ブーストの細かい調節を得るように遠隔的
に調節され、そILによって周波数応答特性を最終的に
調節することができる。調節さTL九特性A、 SA、
及びBIB、の例に第2図の点線によって示されている
差動増巾器の周知の特性に関連して理解さIしるように
、第4図の好適実施例に於て差動増巾器22の非反転入
力24及びその反転入力34ハ逆にされてもよい。その
場合に於て、電圧制御増巾器46の反転入力49及び非
反転入力49Aも逆にされる。−44での出力信号の極
性もそILによって反転せしめらILる。
第4図に示さIしる好適実施例の等化回路の他のものと
して、その回路の変更例が第7A〜7E図の回路に於て
、そ1しぞILの信号のM、Niz第4図の上述した信
号のMlへに対応して示される。
第7A図に第4図に関連した他の実施例を示し、電圧制
御増巾器46ニアナログ・マルチグライヤ66によって
置換される。
このマルチプライヤの第1の入力67ニ第4図の電圧制
御増巾器46の上述した入力49と同様に電圧分割器3
2.53に接続さIしる。マルチプライヤ66の第2の
入力68ハ上述し文制御電圧VCt−受ける。マルチプ
ライヤ66の出力69ニ第7A図の等化器の出力44に
接続されるcA3019 D形アナログ・マルチプライ
ヤが便用されてもよい。
公知のアナログ・マルチプライヤから明らかなように、
そILにそのそ7Lぞ1しの入力信号の積に対応する出
力信号を与える。このtめ、マルチプライヤ66ニライ
ン6768のそILぞILの入力信号の極性に応じてラ
イン69へ正又は負の出力信号を与える例えば、第7A
図の実施例に関連し、正の極性を有する制御信号VCが
入力68に与えらILると、ライン69でのその結果の
正の信号に信号路へに於て差動増巾器22の反転入力3
4を介して与えらILる信号から減算される。この結果
として、このように与えらIしる正の制御信号VC[信
号路へのそのようにして与えらILるゲイン全減少させ
る。他方、負の極性の制御信号VCが与えらILると、
ライン69での負の信号は増巾器22の反転入力34ヲ
介して伝送さIしる信号に加えらILる。信号路へのこ
1しによるゲインはこのようにして負の制御信号VCと
共に増大する。第7A図の実施例に於て、同様の信号遅
延會持つように増巾器22及びアナログ・マルチプライ
ヤ66ヲ選択することが好ましく、このようにして入力
24及び67に於て存在する44及び69でのそILら
の出力信号の位相関係を実質的に同一に維持する。
第7B図に於て、電圧制御増巾器46の入力49ニ遅延
線26の入力25に直接接続される。このため、49の
入力信号は電圧分割器32.53によっては減衰せしめ
らILない。
第70因に於て、)’(JT32に固定抵抗32a及び
増巾器22.46そILぞ1ジノ入力34.49によっ
て置換される。この回路に於て、全範囲のブースト調節
に制御電圧VCi調節することに工って得ら7Lる。
第71)図に於て、電圧分割器32.53に完全に省略
され、増巾器22.46のそ1しぞ1しの入力34.4
9H共に減衰なしに遅延線26の入力25に共に接続さ
れる。
この回路に於て接続部25から増巾器22の入力341
に通る信号に最大ブースト會得るエラに設定される。入
力49での電圧制御増巾器46の極性に入力34の極性
に関して反転さ7L、その几めその最大ブーストの減少
が54での制御電圧VO2与えることによって得らIL
ることができる。
第7E図に於て、本発明の電圧制御コサイン等化器の簡
単化した実施例が示されている。この実施例に於て、第
1の信号路Mf11つの入力だけ、例えば非反転入力2
4を備えた増巾器を有している。上述し次実施例の場合
のように、その非反転入力は遅延線26の出力に接続さ
せる。信号路Mと並列である第2の信号路Nに電圧制御
増巾器46を有している。その非反転入力49に上述し
たように遅延線26の入力25に接続される。この特定
の実施例に於て、全信号路Nに電圧制御増巾器46によ
って与えら1しる。従って、上述したように、遅延せし
めら1しない信号及び2度遅延せしめらrL友倍信号和
に対応する接続部25からの信号は増巾器46によって
反転せしめらILる。
この反転信号に第7E図の等化器の出力44に於て信号
路M2介して非反転信号と加算され、上述しtように等
化運動のtめに必要な差信号が得ら1しる。
しかしながら、第7E図の実施例に関連1−でに後述の
ように欠点がある。46のような電圧制御増巾器に中間
から高レベルの入力信号で駆動されると、調波歪を生じ
るものとして知ら1している0この実施例に於て、等化
回路の全範囲の制御が電圧制御増巾器46に工って与え
らILるために、入力信号振巾範囲に歪音最少にするた
めに低レベル入力信号に制限される〇 従って、第4〜7L1図に関連して上述したように、電
圧制御増巾器46 Kよって与えら1しる信号路と並列
に信号路Nの一部を形成する几めに、遅延線26の入力
に接続さIしるi、g2の入カケ有する差動増巾器全第
1の増巾器22として使用することが好適である○ 第4図の等化器に対応するよす詳細な回路図が第5図に
示さIしている。第5因に示されているように、差動増
巾器22は1対のトランジスタ(Tr)36.37  
によって構成され、そのコレクタは正のDC電圧源に接
続されている。T r 36.37のエミッタにそIL
ぞILの直列抵抗39.40t−介して電流源43の1
つの端子にそ1しぞ1し接続されている。
電流源42の他の端子に負のDC電圧源に接続されてい
る。Tr36のペースに非反転入力24に対応し、’l
’r37のペースに第4図の差動増巾器22の反転入力
34に対応する。
電流源42にTr60にニジ公知の態様で構成され、そ
の1′rのコレクタにそILぞ1しの抵抗39.40ヲ
介シテTr36.37エミツタに接続されでいる。T 
r 60のエミッタに直列抵抗63ヲ介して負のLIC
電圧源に接続される。Tr60のペースに直列61及び
62からなる電圧分割器?介してその電源に接続される
。抵抗61に接地される。
電圧制御増巾器46は2つの’1’r48.59からな
り、そ1しらに制御’I’ r 50 @介して負のl
JC電圧源に共に接続されるエミッタを有している。T
r5gのベースに上述したPOT32及び直列抵抗53
(一端子が接地されている)に与えらILる電圧分割器
に接続さIしている。Tr4Bのペースに接地される0
る0 Tr48のコレクタに上述した正の電源に接続される。
’1’ r 5gのコレクタn T r 37のコレク
タに接続される。そrbu等化器52の出力44に対応
する。制御T r 50のコレクタ1Tr48.59の
相互接続されたエミ。
りに接続し、そのエミッタは電流設定抵抗51ヲ介して
負のL)C電源に接続される。
制御Tr50のペースに電圧制御増巾器46−の抵抗4
8.59 Q介して流ILる電流量を調節するため制御
電圧VCを受ける制御入力54全与える。増巾器46の
電位にその制御電圧によって制御される。差動増巾器2
2及び電圧制御増巾器46からのそ1しぞILの出力に
加算され、ライン44での等化器52からのその結果の
出力信号に周波数応答特性の所望のブース)k有してい
るライン54の制御電圧に遠隔位置からあるいに、例え
ばコンビーータ制御により与えらTシテモL イT r
 36.37及ヒ48.59は、Tr36.37 t−
通るそILぞrLtv信号路の信号遅延が’1”r4B
及び59を通る並列信号路のものに実質的に等しくなる
ように選択させる。七Iしによって、出力44で加算さ
れるそILぞ1し信号の適切なタイミングが得ら1しる
第5図の好適実施例に於て、遅延線26に、好ましくは
、15+1秒の遅延線 (Ml)(J15Z100 )によって構成さ1LST
r36.37.48.59.50  及び60に2N4
259である。しかしながら、上述しt遅延に、信号周
波数の所望範囲にLり変えらIしてもよい。
第5図の等化回路の調節の制御可能な範囲の電圧に抵抗
32.51及び53の適切な選択によって決定さrしる
。抵抗値)1.、 /)l、。
(ここで九、Iri抵抗32の値であり、R5は抵抗5
3の値である〕の比を減少し、あるいにその代わりに抵
抗51の値kt、、q減少すILば、電圧制御可能範囲
が増大する。
しかしながら、はとんどの応用に於て、電圧制御増巾器
46によって生じしめらILる調波歪を回避するように
その範囲を制限することが好ましい。電圧制御可能範囲
を制限子ILば、またシステムがその適切な設定から余
りにも遠くまでに調節できなくなってし塘う。
第5図に示さIしる本発明の好適実施例でなさTt、*
試験は生じた等化信号の低歪を与えた。例えば、2vの
ピーク対ピークよりも小さな信号に対し、−50dB即
ちO9・3%よりも小さな全訳波歪が得らIL友。
以上の記載から明らかなように、第5図の回路に於て、
等化器52のブース)H制御入力54での電圧Ver、
−主に変化することによって遠隔的に制御されることが
できるoしかしながら、遠隔制御に加え、ブーストに第
1因及び第2図に関連して上述したように、P(JT3
2によって手動的にも制御されることができる。例えは
、P(JT32は所望のブーストの荒い値?得るように
設定さIしても工く、細かいブースト設定が54での制
御電圧によって得らIしてもよい上述の記載から明らか
なように、電圧制御増巾器46のゲインにベース電圧に
よって制御されるT r 50によりて供給される電流
に依存する。
第6図に以下に記載されるように遅延線等化器の別の形
式のもの全使用する本発明の電圧制御等化器の他の実施
例會示す。
第6図の回路に本発明に従った電圧制御横形等化器71
會示す。横形等化器71に差動増巾器72の非反転入カ
フ3及び反転入カフ4間に接続し交公知の横形フィルタ
76全有し、その増巾器72のそ1しぞILの入力信号
間で所望の信号遅延、従って所望の位相シフトi得る。
横形フィルタ76框直列抵抗82.83と並列に接続し
た第1の遅延線79及び第2の遅延線80の直列回路′
に有している。好適実施例に於て、遅延的79.80[
等しい遅延量全与えるように選択され、抵抗82.83
H等しい抵抗値全方している。他に、中間タップを有す
る単一の遅延線が使用さIしてもよい。抵抗81ニ第2
の遅延線80と抵抗83との接続部との間に接続されて
いる。第1の遅延線79及び抵抗82の接続部に入力抵
抗78を介して入力端子77に接続さIしている。
遅延線79.80間の接続部に差動増巾器72の第1の
入カフ3に接続さIしている。
第4図に関連して上述した工うに、 1’(JT32及び抵抗53からなる電圧分割器に抵抗
82.83の接続部89と接地との間に接続されている
。)’(JT32の可動の接点33に差動増巾器72の
反転入力に接続さrLでいる。
横形等化器の動作から良く知ら1しているように、遅延
線79.80i最大応答の周波数に対応する選択された
周波数に対し180度の等しい遅延を有するように選択
される。この友め、そのように選択さrL7j周波数を
有する入力信号が入カフ7に於て得らILると、そn−
n抵抗78及び第1の遅延79全介して差動増巾器72
の$1の入カフ3に与えら1しる。接続部89に抵抗7
8及び82ヲ介して等化されるべき入力信号を受ける。
そγしにま几遅延線79.82によって180度だけ2
度遅延さ1シ友その入力信号を抵抗83′t−介して受
ける。遅延線に実質的に高い周波数信号成分に作用する
几め、こ1しら成分に反対位相のものとして増巾器72
の入カフ3.74に表わ1し、 従りてそ1しらに差動増巾器72によって実際に互に加
えら1しる。75でのその結果の出力信号ニア7での入
力信号の振巾の2倍に実質的に等しい振巾を有する。
しかしながら、低周波信号に遅延線7980によって実
質上位相シフトされず、従って七ILらに差動増巾器の
入カフ3.74で信号減算により減衰せしめらILる。
横形等化器の動作から更に知ら1しるように、選択さ7
L7を周波数範囲内の中間及び高周波信号に所望の振巾
ブーストラ有し、−万その選択さrLft範囲内の最も
高い周波数信号の振巾に第1図のコサイン等化器に関連
して上述しかつ第2図の特性によって示され次と同様に
、この等化器によって実質上2倍となるようにされる〇 本発明によILば、第6図の実施例に於て電圧制御増巾
器46に第4図の上述した実施例に類似の態様で、遅延
線79の入力95と差動増巾器72の出カフ5との間で
並列に接続される。上述した記載から理解されるように
、第6図の等化器71の振巾対周波数特性のブース)H
電圧制御増巾器46の制御入力54に与えらILる電圧
VCを変化することによって遠隔位!からめるいに自動
制御装置によって制御されることができる。
第4図の上述した回路の場合と同様に、P(JT32[
ワイパ33の位置金子動的に調節することにより第6図
の等化器のブースト會荒く調節する九めに使用されても
よい等化器71の振巾ブース)H1接続部95から遅延
線79及び第1の入カフ3全介し差動増巾器72の出カ
フ5までの信号路(信号路P)のゲインが接続部95か
ら抵抗82かつ接続部96から抵抗83 、)’O’l
’32及び入力49ヲ介して増巾器46の出カフ5まで
の信号路並びに95から82ヲ介しかつ96から83、
P(JT32及び第2の入カフ4 t−介し増巾器72
の出カフ5までの信号路(信号路九〕の組合せら1シ九
ゲインに等しい時に最大に達する。第6図の等化器の上
述した最大ブースト設定は第2図に示される上述した等
化特性Aに対応する。
上述した実施例と類似し第2図の特性Bに信号路Rのゲ
インが信号路Pのゲイン工りも低く設定さIしる時に得
らILる。また同様に、平担な応等特性Cに信号路Rの
ゲインがOに設定される時に得らILる。
更に別の実施例として、第6及び第7B〜7E図の電圧
制御増巾器46ハ第7A図に示されるアナログ・マルチ
プライヤ66のような異なっ文制御手段によって置換さ
Iしてもよい。
第6図に示される本発明実施例の他の回路構成に上述さ
れかつ第7A〜71)図に示されるものに類似して作ら
1してもよい。従って、POT32は固定抵抗に工っで
置換さIしてもよい。1友、電圧分割器32.53は回
路から除去さIしてもよい。上述した回路構成に於て、
差動増巾器の入カフ4ニ増巾器46の入力 46の入力
49と相互接続されても工く、あるいに入カフ4.49
のいずIしかがそILぞILの信号路に於て所望される
減衰量に依存して遅延線79の入力95に接続されても
よい。1つのこのような回路構成が遅延線79の入力9
5へ電圧制御増巾器46の入力49ヲ接続する点線によ
り第6図に示されている。
以上の記載から明らかなように、本発明の実施例の全て
に於て、電圧制御増巾器又はマルチプライヤのような制
御回路に遅延手段及び第1の増巾器22によって与えら
1しる等化信号路と並列に接続される。
【図面の簡単な説明】
第1図に、公知の手動ポテンショナータブースト制御器
を使用する公知のコサイン等化器の例を示す。 第2図に、種々のブースト調節のための遅延線等化器の
周波数応答の例全示す。 第3図に、公知の手動ブースト制御器が電圧制御増巾器
によって置換されたコサイン等化器を示す。 第4図に、本発明の好適実施例に従った電圧制御コサイ
ン等化器を示す。 第5図に、第4図の等化器に対応する詳細な回路図?示
す。 第6図に、本発明の別の実施例に従り几電圧制御横形等
化器を示す。 第7A〜7E図は、第4図の実施例に関した種々の実施
例を示す。 図で、22に差動増巾器 26は遅延線32ニポテンシ
ヨンメータ 46ニ電圧制御増巾器 66ニアナログ・
マルチプライヤを示す〇

Claims (21)

    【特許請求の範囲】
  1. (1)ある振巾対周波数応答特性を有する電圧制御等化
    器に於て、 (イ)等化されるべき入力信号を受けかつ予定の周波数
    範囲内で既知の位相シフトを与えるように接続された入
    力を有する遅延手段及びこの遅延手段の出力に接続した
    第1の入力を有する増巾器手段を具備した第1の信号路
    と、 (ロ)上記増巾器手段の上記第1の入力によって与えら
    れる極性に関して逆極性の信号を与えるように接続され
    かつ第1の信号路と並列になった第2の信号路にして、
    上記遅延手段の上記入力に接続した入力及び上記増巾器
    手段の出力に接続した出力を有しかつ当該第2の信号路
    のゲインを調節するように制御信号を受けこれにより上
    記等化器の振巾対周波数応答を調節するようにする制御
    入力を有する制御手段を備えた第2の信号路とを具備し
    てなる電圧制御等化器
  2. (2)特許請求の範囲第1項記載の電圧制御等化器に於
    て、上記第1及び第2の信号路は実質的に等しい信号遅
    延量を与えることを特徴とする上記電圧制御等化器
  3. (3)特許請求の範囲第1項記載の電圧制御等化器に於
    て、上記制御手段は第2の電圧制御増巾手段であること
    を特徴とする上記電圧制御等化器
  4. (4)特許請求の範囲第1項記載の電圧制御等化器に於
    て、上記制御手段はアナログマルチプライヤ手段である
    ことを特徴とする上記電圧制御等化器
  5. (5)特許請求の範囲第1項記載の電圧制御等化器に於
    て、上記増巾器手段は差動増巾器手段であり、これは上
    記第1の入力に関して反対極性の第2の入力を有してお
    り、かつ上記第2の入力は上記第2の信号路の上記制御
    手段の上記入力に接続したことを特徴とする上記電圧制
    御等化器
  6. (6)ある振巾対周波数応答特性を有する電圧制御等化
    器に於て、 (イ)等化されるべき入力信号を受けかつ予定の周波数
    範囲内で既知の位相シフトを与えるように接続された入
    力を有する遅延手段と、 (ロ)上記遅延手段の出力に結合された第1の極性の入
    力を有する第1の増巾器手段と、 (ハ)上記遅延手段の上記入力に結合されかつ上記第1
    の極性と反対の第2の極性の入力及び上記第1の増巾器
    手段の出力に結合された出力を有する第2の電圧制御増
    巾器手段にして、この電圧制御増巾器手段のゲインを調
    節するように制御信号を受けこれにより上記等化器の上
    記振巾対周波数応答特性を調節するようにする制御入力
    を有する第2の電圧制御増巾器とを具備してなる電圧制
    御等化器
  7. (7)特許請求の範囲第6項記載の電圧制御等化器に於
    て、上記第1及び第2の増巾器手段は実質的に等しい信
    号遅延量を与えることを特徴とする上記電圧制御等化器
  8. (8)特許請求の範囲第6項記載の電圧制御等化器に於
    て、上記第1の増巾器手段は上記遅延手段の上記入力に
    接続しかつ上記第1の極性と反対の第2の極性の第2の
    入力を有する差動増巾器手段であることを特徴とする上
    記電圧制御等化器
  9. (9)特許請求の範囲第8項記載の電圧制御等化器に於
    て、上記遅延手段の上記入力に結合した入力端子を有す
    る電圧分割器手段を具備しており、上記差動増巾器手段
    の上記第2の入力と上記電圧制御増巾器手段の上記入力
    は上記電圧分割器手段を介して上記遅延手段の上記入力
    に結合したことを特徴とする上記電圧制御等化器
  10. (10)特許請求の範囲第8項記載の電圧制御等化器に
    於て、上記遅延手段の上記入力に結合した入力端子を有
    する電圧分割器手段を具備しており、かつ上記等化器の
    上記振巾対周波数応答特性の附加的な調節を得るための
    上記差動増巾器手段の上記第2の入力に結合した可調の
    出力端子を具備したことを特徴とする上記電圧制御等化
  11. (11)特許請求の範囲第8項記載の電圧制御等化器に
    於て、上記電圧制御増巾器手段は上記差動増巾器手段の
    上記第2の入力に結合したベースを有しかつ上記差動増
    巾器手段の上記出力に結合したコレクタを有する入力ト
    ランジスタ手段を有しており、上記電圧制御増巾器手段
    は上記入力トランジスタ手段のエシッタに結合したコレ
    クタと電源に接続したエシッタと上記入力トランジスタ
    手段のゲインを調節しそれにより上記等化器の上記振巾
    対周波数応答特性を調節するため可変入力電圧として上
    記制御信号を受けるようになったベースとを有する制御
    トランジスタ手段からなることを特徴とする上記電圧制
    御等化器
  12. (12)特許請求の範囲第8項記載の電圧制御等化器に
    於て、上記遅延手段は遅延線からなり、上記等化器は、
    更に、上記遅延線の上記入力及び接地間に結合されたポ
    テンショメータと抵抗との直列回路を有する電圧分割器
    手段を具備しており、上記ポテンショメータは上記差動
    増巾器手段上記第2の入力に結合した可調端子を有して
    おり、上記電圧制御増巾器手段の上記入力は上記電圧分
    割器手段の出力に結合したことを特徴とする上記電圧制
    御等化器
  13. (13)特許請求の範囲第8項記載の電圧制御等化器に
    於て、上記遅延手段は直列に接続した第1及び第2の遅
    延線を有する横形フィルタ手段よりなり、これら遅延線
    間の接続部は上記差動増巾器手段の上記第1の入力に接
    続され、上記横形フィルタ手段は上記第1及び第2の遅
    延線と並列に接続された第1及び第2の抵抗の直列回路
    を具備しており、上記第2の抵抗及び上記第2の遅延線
    間の接続部は第3の抵抗を介して接地され、上記第1及
    び第2の抵抗間の接続部は上記差動増巾器手段の上記第
    2の入力に結合したことを特徴とする上記電圧制御等化
  14. (14)特許請求の範囲第13項記載の電圧制御等化器
    に於て、上記第1及び第2の抵抗の上記接続部及び接地
    間に結合されたポテンショメータ及び第4の抵抗の直列
    回路を有する電圧分割器手段が具備され上記ポテンショ
    メータは上記差動増巾器手段の上記第2の入力に結合し
    た可調端子を有しており、上記電圧制御増巾器手段の上
    記入力は上記電圧分割器手段の出力に接続したことを特
    徴とする上記電圧制御等化器
  15. (15)ある振巾対周波数応答特性を有する電圧制御等
    化器に於て、上記第1の極性の第1の入力及び第2の反
    対極性の第2の入力を有しかつ上記第1及び第2の入力
    で受けたそれぞれの信号間の差に対応する出力信号を与
    えるように結合した出力を有する差動増巾器手段を具備
    し、等化されるべき入力信号を受けかつ予定の周波数範
    囲内で既知の位相シフトを与えるように接続された入力
    を有する遅延手段を具備し、上記差動増巾器手段は上記
    遅延手段の出力に結合した第1の入力を有しかつ上記遅
    延手段の上記入力に結合した第2の入力を有しており、
    更に、上記差動増巾器手段の上記第2の入力に結合した
    上記第2の極性の入力及び上記差動増巾器手段の上記入
    力に結合した出力を有する電圧制御増巾器手段にして、
    この電圧制御増巾器手段のゲインを調節しそれにより上
    記等化器の上記振巾対周波数応答特性を調節するように
    制御信号を受けるための制御入力を有する電圧制御増巾
    器手段を具備したことを特徴とする電圧制御等化器
  16. (16)特許請求の範囲第15項記載の電圧制御等化器
    に於て、上記差動増巾器手段及び上記電圧制御増巾器手
    段は実質的に等しい信号遅延量を与えるようになったこ
    とを特徴とする上記電圧制御等化器
  17. (17)ある振巾対周波数応答特性を有する電圧制御コ
    サイン等化器に於て、第1及び第2の入力と出力とを有
    する差動増巾器手段を具備し、等化されるべき入力信号
    を受けかつ予定の周波数範囲内で既知の位相シフトを与
    えるように接続された入力を有する遅延手段を具備し、
    上記差動増巾器手段は上記遅延手段の出力に結合した第
    1の入力を有しかつ上記遅延手段の上記入力に結合した
    第2の入力を有しており、更に、上記差動増巾器手段の
    上記第2の入力に結合した入力及び上記差動増巾器手段
    の上記出力に結合した出力を有する電圧制御増巾器手段
    にして、この電圧制御増巾器手段のゲインを調節しそれ
    により上記等化器の上記振巾対周波数応答特性を調節す
    るための制御信号を受ける制御入力を有する電圧制御増
    巾器手段を具備したことを特徴とする電圧制御等化器
  18. (18)ある振巾対周波数応答特性を有する電圧制御コ
    サイン等化器に於て、第1及び第2の入力と出力とを有
    する差動増巾器手段を具備し、等化されるべき入力信号
    を受けるように結合された入力を有しかつ上記差動増巾
    器手段の上記第1の入力に結合された出力を有する遅延
    手段を具備し、上記遅延手段の上記入力及び接地間に接
    続した2つの両極端子を備えたポテンショメータを有し
    かつ上記振巾対周波数応答特性の第1の調節を与えるた
    め上記差動増巾器手段の上記入力に結合した可調端子を
    上記ポテンショメータに備えさせた電圧分割器手段を具
    備し、上記電圧分割器手段の出力に結合された入力を有
    しかつ上記差動増巾器手段の上記出力に結合された出力
    を有する電圧制御増巾器手段にして、上記等化器の上記
    振巾対周波数応答特性の第2の調節を与えるための制御
    信号を受ける制御入力を有する電圧制御増巾器手段を具
    備したことを特徴とする電圧制御等化器
  19. (19)ある振巾対周波数応答特性を有する電圧制御横
    形等化器に於て、第1及び第2の入力と出力とを有する
    差動増巾器手段を具備し、第1及び第2の抵抗手段の直
    列回路と並列に接続した第1及び第2の遅延手段の直列
    回路を有する横形フィルタ手段を具備し、上記第1の遅
    延手段及び第1の抵抗手段間の接続部は等化されるべき
    入力信号を受けるように接続され上記第2の遅延手段及
    び第2の抵抗手段間の接続部は接地に接続され、上記第
    1及び第2の遅延手段間の接続部は上記差動増巾器手段
    の上記第1の入力に接続され、上記差動増巾器手段の上
    記第2の入力は上記第1及び第2の抵抗手段間の接続部
    に接続されており、更に、上記差動増巾器手段の上記第
    2の入力に接続した入力を有しかつ上記差動増巾器手段
    の上記出力に接続した出力を有する電圧制御増巾器手段
    にして、この電圧制御増巾器手段のゲインを調節しそれ
    により上記等化器の上記振巾対周波数応答特性を調節す
    るように制御信号を受けるための制御入力を有する電圧
    制御増巾器手段を具備したことを特徴とする電圧制御横
    形等化器
  20. (20)特許請求の範囲第19項記載の電圧制御等化器
    に於て、上記第1及び第2の抵抗手段の接続部と接地と
    の間に接続した2つの両極端子を備えたポテンショメー
    タを有する電圧分周器手段を具備し、上記ポテンショメ
    ータは上記差動増巾器手段の上記入力は上記電圧分周器
    手段の出力に接続されたことを特徴とする電圧制御等化
  21. (21)ある振巾対周波数応答特性を有する電圧制御等
    化器に於て、等化されるべき入力信号を受けかつ予定の
    周波数範囲内で既知の位相シフトを与えるようになった
    入力を有する遅延手段を具備し、上記遅延手段の出力に
    接続された第1の極性の第1の入力を有しかつ上記遅延
    手段の上記入力に接続した第2の反対極性の第2の入力
    を有する差動増巾器手段を具備し上記遅延手段の上記入
    力に接続した第1の入力と上記差動増巾器手段の出力に
    接続した出力とを有するマルチプレクサ手段にして、こ
    のマルチプレクサ手段によって与えられる信号路のゲイ
    ンを調節しそれにより上記等化器の振巾対周波数応答特
    性を調節するための制御信号を受けるように接続した第
    2の入力を有するマルチプレクサ手段を具備したことを
    特徴とする電圧制御等化器
JP60292408A 1985-01-29 1985-12-26 電圧制御等化器 Granted JPS61174831A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/695,994 US4633200A (en) 1985-01-29 1985-01-29 Voltage controlled equalizer
US695994 1985-01-29

Publications (2)

Publication Number Publication Date
JPS61174831A true JPS61174831A (ja) 1986-08-06
JPH0581092B2 JPH0581092B2 (ja) 1993-11-11

Family

ID=24795289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60292408A Granted JPS61174831A (ja) 1985-01-29 1985-12-26 電圧制御等化器

Country Status (5)

Country Link
US (1) US4633200A (ja)
JP (1) JPS61174831A (ja)
DE (1) DE3602509A1 (ja)
FR (1) FR2576729A1 (ja)
GB (1) GB2170369B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH079683B2 (ja) * 1986-03-31 1995-02-01 株式会社東芝 波形等化装置
JPH0644700B2 (ja) * 1986-05-20 1994-06-08 三菱電機株式会社 波形等化回路
US5194827A (en) * 1991-04-10 1993-03-16 Ampex Systems Corporation Voltage controlled high frequency equalization
US5280346A (en) * 1992-10-23 1994-01-18 Ross John D Equalizing amplifier
US5390053A (en) * 1993-07-22 1995-02-14 Eastman Kodak Company Circuit for controlling the overall upper cutoff frequency of an amplifier stage
USD386223S (en) * 1996-07-23 1997-11-11 Mattel, Inc. High performance flying disc
JPH11346178A (ja) * 1998-06-02 1999-12-14 Ibiden Sangyo Kk 電力線を用いる通信装置及び通信方法
US6137832A (en) * 1998-07-24 2000-10-24 Kendin Semiconductor, Inc. Adaptive equalizer
FR2810818A1 (fr) * 2000-06-22 2001-12-28 St Microelectronics Sa Procede d'egalisation d'un signal numerique et dispositif pour la mise en oeuvre de ce procede
US10055493B2 (en) * 2011-05-09 2018-08-21 Google Llc Generating a playlist
KR102326661B1 (ko) * 2015-08-13 2021-11-16 삼성전자주식회사 이퀄라이저 장치 및 이를 포함하는 메모리 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5788510A (en) * 1980-11-20 1982-06-02 Matsushita Electric Ind Co Ltd Digital signal reproducing device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2920281A (en) * 1954-04-27 1960-01-05 Lenkurt Electric Co Inc Noise suppressor
GB1240335A (en) * 1968-05-10 1971-07-21 Advance Electronics Ltd Improvements in or relating to frequency-selective resistance-reactance networks
JPS524895B1 (ja) * 1969-07-25 1977-02-08
US3643013A (en) * 1970-10-08 1972-02-15 Ampex Dual loop equalization for a frequency modulated signal system
US3769606A (en) * 1971-05-26 1973-10-30 Singer Co Digitally controlled frequency filter
US3737808A (en) * 1971-12-29 1973-06-05 Honeywell Inf Systems Pulse shaping network
JPS543603B2 (ja) * 1972-11-06 1979-02-24
JPS5478009A (en) * 1977-12-02 1979-06-21 Sony Corp Disturbing signal elimination unit
CA1152166A (en) * 1979-12-03 1983-08-16 Toshihiko Ryu Amplitude equalizer
JPS5715207A (en) * 1980-07-03 1982-01-26 Victor Co Of Japan Ltd Frequency-characteristic correction device of rotary information recording medium reproducing device
JPS57200926A (en) * 1981-06-03 1982-12-09 Hitachi Ltd Signal processing circuit
JPS5863218A (ja) * 1981-10-13 1983-04-15 Sony Corp イコライザ
JPS58151110A (ja) * 1982-03-04 1983-09-08 Victor Co Of Japan Ltd 波形等化回路
US4479152A (en) * 1982-04-22 1984-10-23 Sperry Corporation Adjustable equalizer
US4507618A (en) * 1982-10-04 1985-03-26 Tektronix, Inc. Compensation method and apparatus for an RC attenuator

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5788510A (en) * 1980-11-20 1982-06-02 Matsushita Electric Ind Co Ltd Digital signal reproducing device

Also Published As

Publication number Publication date
DE3602509A1 (de) 1986-07-31
US4633200A (en) 1986-12-30
GB2170369A (en) 1986-07-30
DE3602509C2 (ja) 1993-09-09
FR2576729A1 (fr) 1986-08-01
GB8601583D0 (en) 1986-02-26
JPH0581092B2 (ja) 1993-11-11
GB2170369B (en) 1989-06-07

Similar Documents

Publication Publication Date Title
EP0184280B1 (en) Frequency-stabilized two-state modulation
JPS61174831A (ja) 電圧制御等化器
US4939782A (en) Self-compensating equalizer
US4149036A (en) Crosstalk compensating circuit
USRE29529E (en) Equalization circuit
US3743957A (en) Noninductive equalizing network
US4052560A (en) Loudspeaker distortion reduction systems
US5046105A (en) Audio signal equalizer having accelerated slope phase shift compensated filters
US4853802A (en) Single stage feedforward equalizer
US5859564A (en) Differential amplifier circuit for use in a read channel for a magnetic recording system
JP2830087B2 (ja) 周波数特性補正回路
US4071782A (en) Phaseless equalizer
US4462008A (en) Noise reduction circuit having voltage to current converting means in the auxiliary channel
US5282252A (en) Audio equalizer providing reciprocal equalization plus infinite-depth notch
US4547819A (en) Magnetic pickup preamplifier
US4027259A (en) Line equalizer with differentially controlled complementary constant resistance networks
US4389683A (en) Switch-tuned filters
US4198612A (en) Image analysis nonlinear adaptive filter for improving signal-to-noise ratio
US4614914A (en) Low-distortion transformer-coupled circuit
US4430527A (en) Loudspeaker crossover delay equalization
US20020041458A1 (en) Reproducing apparatus capable of controlling amplitude and phase characteristics of reproduced signals
US5705951A (en) Method for correction of error signals in a signal amplification system and an apparatus used for that purpose
JPH0158886B2 (ja)
US3460071A (en) Variable-turnover-frequency bass tone control
US3283258A (en) Adjustable equalizer circuit for audio amplifiers