JPS61174831A

JPS61174831A - 電圧制御等化器

Info

Publication number: JPS61174831A
Application number: JP60292408A
Authority: JP
Inventors: アレン　ジエイ．アドラー
Original assignee: Ampex Corp
Current assignee: Ampex Corp
Priority date: 1985-01-29
Filing date: 1985-12-26
Publication date: 1986-08-06
Also published as: DE3602509A1; US4633200A; GB2170369A; DE3602509C2; FR2576729A1; GB8601583D0; JPH0581092B2; GB2170369B

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は磁気記録及び再生処理に向けら１しる信号を含
む、非均−周波数応答を有するチャンネルを介して伝送
される信号の等化にとって特に好ましい電圧制御等化回
路に関する。

理想的な信号伝送チャンネルに対する基本的な要求は歪
音回避する几めに、周波数に依存する振巾めるいは位相
変化全導入することなしにめる周波数範囲に渡って信号
を伝送することかできることでめる。しかしながら、こ
のようにして伝送される信号は伝送処理に固有な一定で
はない振巾応答及び非直線の位相応答のため一般的に歪
を受ける。この友め、受信時あるいは再生時に元の信号
と正確に対応したものを得るために、信号歪を補正する
必要がある。

この形式の振巾歪を補償する多種の従来技術の振巾等化
器が知ら１している。これら等化器に、一般的に、当該
チャンネルの非均−な周波数応答によって生ぜしめらＩ
Ｌる振巾ロスを補償する振巾対周波数応答特性を有する
回路ヶ含んでいる。これら振巾等化器が附加的な位相シ
フト及びそＩＬによる歪ケ等化された信号に導入しない
ということが一般的な要請である。等化器の振巾対周波
数特性全伝送チャンネルのものと正確に整合するために
、可調の応答を備えｔ等化器全与えることが必要である
。通常、このような撮中等化器は周波数に伴なって増大
するゲイン応答を有している。この上昇量にブーストと
呼ばＩしている。

差動振巾器の２つの入方間に接続さ１シ之遅延線を使用
する遅延線振巾等化器は公知である。より詳細には、遅
延線に差動増巾器の反転及び非反転入方間に接続さＩし
ている。この差動振巾器はその入力信号間の差に対応す
る出力信号を与える差動回路として働く。このような回
路は所望の等化信号を与える。

既知の等化器は周波数応答調節の几めの手動操作のポテ
ンショメータ（以下Ｐ（ＪＴ）全使用している。このよ
うなＰＣＪＴ　ｉ主特化信号路に接続した可調出力（ワ
イパ接点として知らＩしている）ｋＶしている。等化信
号の最小プーストセ、可調ワイパがＰＵＴの他の即ち反対の終端まで移動すると達成される
。その等化器のプーストヲ調節する几めに、）’（ＪＴ
のワイパ接点の位置を機械的に調節する必要がある。こ
の電気機械的ブースト制御に装置の近くに置かＩＬ友制
御器を有する手動制御等化器に対しては満足するもので
ある。しかしながら、等化器が制御位置から、離１した
位置にあるときには、所望の調節を得るために遠隔制御
機構が必要である。

ま之、例えばコンピュータにより発生される電気的出力
信号による自動ブースト調節を使用する応用に於ては、
ＰＵＴの使用に電気信号を機械的制御信号に変換するた
めの附加的な装置全必要とする。

例えば、遠隔制御可能な電圧制御増巾器でＰＯＴ　ｉ置
換することは、高周波帯域に於て好ましくない遅延を等
化信号全導入することになり、従って附加的な位相シフ
トが生じ、こ１しに１９等化処理金くるわせでしまう。

このような遅延全補償するために附加的な補償回路音訓
え定時でさえ、等化の性能はＰＯＴ制御器を使用する装
置に比較して悪化してしまう。

従来技術の等化器の上述した欠点は本発明の電圧制御等
化器によって除去される。

本発明の電圧制御等化器に２つの並列信号路を使用する
。第１の信号路に等化されるべき入力信号を受ける遅延
手段とその遅延手段の出力に接続した入力を有する増巾
器を有している。第２の信号路は遅延手段の入力に接続
した入力と上記増巾器の出力に接続した円方とを方する
制御回路を備えている。第２の信号路に増巾器入力によ
って与えらｒしる信号極性に関して反対極性の出力信号
を有している。第２の信号路のゲインは制御回路に制御
信号金与えることによって調節され、そ１しにより等化
器の振巾対周波数応答特性を調節することかできる従っ
て、本発明にｘｒシば、遅延線等化器の振巾対周波数応
答特性は第１の信号路と並列に接続した第２の信号路の
ゲイン全制御することによって遠隔的あるいに自動的に
制御されうる。例えば、制御回路として電圧制御増巾器
又はアナログ・マルチプライヤが使用さγしつる。

好適実施例に於て、本発明の等化器は、第１の増巾器及
び第２の電圧制御増巾器を使用する。各増巾器は他の増
巾器の入力に関して反対極性の入力を有している。第１
の等化信号路は遅延手段とその遅延手段の出力に接続し
た入力を有する第１の増巾器を経て形成さ！しる。第２
の電圧制御等化信号路に遅延手段の入力に接続した入力
を有する電圧制御増巾器によって第１の信号路と並例に
形成さ！しる。両増巾器のそＩＬぞＩＬの出力は互に接
続される。制御信号が電圧制御増巾器の制御入力に与え
らＩしそのゲインを制御する。電圧制御増巾器のゲイン
を変えることによって等化器のブーストが変化し、そＩ
Ｌによって振巾対周波数応答特性が変化する。

本発明の第１の特徴に、第２の電圧制御等化信号路が第
１の等化信号路と並列に設けらＩしている点でおる。こ
のため、制御手段によって与えらＩＬる附加的な遅延が
補償されることになり、等化され友倍信号にほとんと影
響を及ぼさなくなる。このような補償は、第１の増巾器
及び電圧制御増巾器めるい１ｉｉｌの増巾器及びアナロ
グ・マルチプライヤのそ１しぞ１しの遅延及び位相シフ
ト特性を整合することによって達成されうる０る０本発明の第２の特徴は、遠隔位置から制御信号を与える
ことによって制御回路のゲインを変化する間に、両等化
信号路が制御信号路景に関して比較的に短かく留めらＩ
Ｌうろことにある。ま友、ゲインに例えばコンピュータ
制御を使用して自動的に変化せしめら１しうる。

本発明の１袂な特徴は、第２の信号路の可変ゲイン制御
が公知のＰ（ＪＴ　ｔ−用いることなく、あるいはＰＯ
Ｔとの組合せを使用することなく用いらＩＬうるとい９
ことにある。後者の場合に於て、両制御器が使用される
等にはＰＯＴは所望の等化器のブースト？荒い設定を得
るために調節されることができ、電圧制御増巾器に等化
器のブーストの遠隔制御される細かな設定を与えること
７５よ−ｃ＠６゜例えば、Ｐ（ＪＴ副制御よって得らＩ
Ｌる減衰の範囲は電圧制御増巾器によって与えらＩＬる
範囲よりも１桁大きさが大きくされうる。

一例として、特願昭６０−号は、本発明に従っ比電圧制
御再生等化器が所望の高周波振巾ブーストを得る友めに
使用されるような再生等化回路を記載する。

遠隔的にあるいは自動的に調節可能なゲイン制御全便用
する本発明の好ましい実施例は凪気的に配分されかつ再
生される信号及び種々の形式のチャンネルケ介して伝送
される信号の再生等化に於て特に有効なコサイン及び横
形振巾等化器を含んでいる。

しかしながら、本発明はこれら形式の等化器には制限さ
れない。

本発明の記載を容易にするために、最初に、従来技術の
振巾等化回路の１つの例が公知のＰ（ＪＴ手動ブースト
制御を使用するものとして第１図に関連して記載される
。

第１図は高周波振巾プーストヲ与えるための公知のコサ
イン振巾等化器２０ヲ示す。

等化器２０ニ入カライン２８を介して等化されるべき入
力信号を受ける。ライン２８の信号に直列入力抵抗３０
及び遅延線２６を介し差動増巾器２２の第１の非反転入
力２４に与えら１しる。ライン２８の入力信号に、ま友
、抵抗３０、Ｐ（ＪＴ　　３２の可調のワイパ接点３３
及びライン４３ヲ介して増巾器２２の第２の反転入力３
４に与えらＩＬる。Ｐ（ＪＴ　　３２の１つの端子に遅
延線２６及び入力抵抗３０間の接続部２５に接続される
。Ｐ（ＪＴ　　３２の他の反対の端子は接地される。

コサイン等化器の周知の動作に工１しば、差動増巾器２
２の反転入力３４での入力信号に非反転入力２４での信
号から減算される。差動増巾器２２からの出力端子４４
での差信号に第１図の公知のコサイン等化器２０からの
出力信号となる。コサイン等化器の動作原理から明らか
なように、差動増巾器２２の入力２４での入力インピー
ダンスに比較的高いので、遅延線２６の出力はロードあ
るいはダンプされるようににならない。入力２４での高
入力インピーダンスの友めに、一方向への遅延線２６を
介して流ｒしる入力信号の大部分は反射し、遅延線入力
への接続部２５へ逆方向に遅延線２６を介して戻る。こ
のため入力２５での入力信号の反射しｔ部分に遅延線２
６によって２度遅延せしめらＩＬる。接続部２６での反
射した信号にライン２８で受けらＩした入力信号と加算
さＩしる。２つの信号の和に）’（Ｊ’ｌ’３２のワイ
パ３３及びライン４３？介して差動増巾器２２の第２の
入力に与えらＩＬる。

出力４４での等化器応等特性の最大ブース）Ｈｌ）’（
Ｊ’ｌ’　　３２が第１図の回路の端子２５及び３４間
の信号路に於て最少減衰のために設足される時に得ら１
しる。最大ブーストの周波数に於て、差動増巾器２２の
入力２４及び３４でのそＩＬぞ１しの入力信号間の遅延
の差に実質的に１８０　度である。そ１しらが逆位相で
あるために、２４及び３４での入力信号に、実際上、差
動増巾器２２によって加えら１しる。このｔめ、２８で
の入力信号の振巾ばその最大ブースト周波数で出力４４
に於て２倍にされる。

ＰＯ’ｌ’　　３２による最大ブースト設定の友めの周
波数応答曲線の例に第２図においてＡで示される。そ１
しぞＩＬの入力２４．３４での位相差が０即ち３６０度
の整数倍となる等化器のこ１しら入力信号周波数に於て
、２４及び３４での入力信号に第２図に於て点Ｇ及びＨ
で示されるように相殺し、０振巾応答を示す。第２図の
曲線Ｂに）’（ＪＴ３２のワイパ３３の中間設定に対す
る第１図の等化器の周波数応答を示す。その設定に端子
２５及び３４間での信号の減衰によって得らＩＬる中間
ブースト量に対応する。曲線Ｃ［等化器応答のＯブース
トに対応する平担な周波数応答である。そ１ｔｔ６、Ｐ
ＣＩＴ３２のワイパ３３ヲ接地端子まで移動することに
よって得らｆＬ、そＩＬによって端子２５及び３４間の
信号路は阻止される。その設定に於て、差動増巾器２２
ニその第１の入力２４でのみ入力信号を受け４４での等
化器出力信号の振巾に周波数に関し実質上一定である。

以上述べた等化器に於て、有効な周波数範囲に第２図の
周波数応答特性に於て部分ＥからＦまで全含んでいる。

この特定の動作範囲はその範囲内での周波数に伴なうゲ
インの比較的に急な増大の九めに選択される０以上のことから明らかなように、公知の遅延線等化器に
於て、ブーストの量に電気機械制御器全使用して、遅延
線の入力と差動増巾器の第２の入力との間の信号路のゲ
インを調節することによって制御される。

遠隔的に又に自動的に制御可能な等化器を得るために、
本出願人は最初にＰＵＴ３２を第３図に示す工うに電圧
制御増巾器３５によって置換することを試み几。この電
圧制御増巾器３５ハ遅延線２６の入力２５に接続した入
力２１　と差動増巾器２２の第２の入力３４に接続した
出力２９とを有している。制御電圧ＶＣが増巾器３５に
制御入力３１を介して与えら７Ｌ、そのゲイン全変化さ
せる。増巾器３５のゲイン全最少及び最大ゲイン間で変
化することにより上述した特性Ａ−Ｃに対応する周波数
応答特性が第３図の等化器２３から出力４４に於て得ら
ＩＬる。

しかしながら、第３図の回路に於ては、附加的な好まし
くない周波数依存信号遅延が点２５及び３４間の信号路
に於て電圧制御増巾器３５により導入された。種々の周
波数依存回路（図示せず）がこの附加的な遅延全保障す
るために加えらＩＬｆｃ−が、このようにして得らＩＬ
九等化の品位にＰ（ＪＴゲイン調節によって得ら１しる
品位とは一致しなかった。従来技術の等化器の上述した
欠点及び第３図の回路の欠点を除去する本発明の好まし
い実施例に第４図に示され以下に記載される。

第４図の回路に、電圧制御増巾器４６が遅延線２６及び
差動増巾器２２によって形成される等化信号路と並列に
接続されるということ金除き、上述した第１図の回路に
基本的に対応する。第４図の好適実施例に於て、電圧制
御増巾器４６ハ入力抵抗３０とＰ（ＪＴ　　３２及び抵
抗５３の直列回路に１って形成される電圧分割器とによ
って減衰されるライン２８での入力信号を受けるように
汲続さｔＬ７ｒ−反転入力４９？有している増巾器３６
ニ差動増巾器２２の出力４４に接続した出力七有してい
る。電圧制御増巾器４６によって与えら１しるこのよう
な信号は差動増巾器２２の等化信号路と並列となってい
る。

差動増巾器２２及び第４図の実施例の電圧制御増巾器４
６ニ実質的に同一の信号遅延量を与える同数の増巾段を
有するように好ましく構成される。この結果として、差
動増巾器２２及び電圧制御増巾器４４でのそＩＬぞ１し
の出力信号に入力３４及び４９でのそ１しぞ１しの入力
信号と実質的に同一の相対位相関係を有している。この
ため増巾器４６によって端子４４に於て加算される信号
に位相歪に実質的に導入さＩしない。

第４図の回路の以上の記載から明らかなように、２つの
並列な等化信号路は次のようにして与えらＩＬる０第１
の信号路Ｍｌ−Ｊ接続部２５から遅延！！２６及び第１
の非反転入力２４會介して差動増巾器２２の出力４４ま
で与えら１しる。第２の信号路Ｎに接続部２５から）’
（ＪＴ　　３２及び第２の反転入力３４？介して増巾器
２２の出力４４までで、接続部２５から）’（ＪＴ　　
３２及び入力４９を介して増巾器４６の出力４４マでの
信号路と並列に形成される。第２の信号路Ｎｉ介して伝
送される信号は、第１の入力２４から第１の信号路Ｍの
増巾器２２の出力４４へ伝送さＩしる信号に関して反転
され几極性全全方ている。これらそＩＬぞＩＬの反転信
号極性に等化動作に対して七ＩＬらが必要であるため等
化器の出力４４に於て差信号を与える。

一例として第３図の電圧制御増巾器４６に差動増巾器に
よって構成され、その反転入力に上述した電圧分割器３
２．５３ｔ−介して入力信号を受けるように接続され、
その他の非反転入力に接地される。一つの入力のみを有
する電圧制御増巾器がその代りに使用されてもよいこと
勿論でおる。′出力４４で得ら１しる等化信号のプース
トニ後述するように増巾器４６の制御入力５４に与えら
ＩＬる制御電圧ＶＣｉ変化することにより調節される。

第４図の上述した記載から明らかなように、両増巾器２
２・、４６の出力信号に本発明の等化回路５２の出力４
４に於て加算される。Ｐ（ＪＴ　　３２及び電圧制御増
巾器４６の両者がブースト調節のために使用されるよう
な場合に於て、ＰＯＴ　　３２　ｆｌ所望の等化器ブー
ストの荒い調節金得るように手動的に調節されることが
できる。細かなブースト調節に電圧制御増巾器４６にラ
イン５４ヲ介して与えらＩしる制御電圧全遠隔的に調節
することによって得らＩＬることができる。

例えば、Ｐ（ＪＴ制御によって得される減衰の範囲は電
圧制御増巾器によって与えらＩＬる範囲よりもその大き
さが１桁だけ大きい。

しかしながら、ｐｕ’ｔ’３２が以下に記載されるよう
に、第４図の回路から除か１した場合に於てに、必要な
ブースト調節の全範囲がライン５４の制御電圧によって
与えら１しる。

第２図の上述した周波数応答特性Ａ、Ｃも第４図の等化
回路の動作に対応している特性Ａによって示されるよう
な最大ブースト設定は、接続部２５からＰ（ＪＴ３２及
び入力３４ヲ介して増巾器２２の出力４４まで及び接続
部２５からＰＯ’ｌ’３２及び入力４９を介し増巾器４
６の出力４４マでの上述した並列信号路への組合せらＩ
したゲインが接続部２５から遅延線２６及び入力２４ヲ
介して差動増巾器２２の出力４４までの上述した信号路
Ｍのゲインと等しくなるまで加わる時に得らＩＬる。特
性Ｂによって示されるような中間ブースト設定は、信号
路へのゲインが信号路Ｍのゲインよりも低く設定される
と得らＩＬる。平担な応答特性（４、信号路へのゲイン
が０に設定される時に得らｒＬる。

ＰＯＴが第４図のｌ’０Ｔ３２に関連して上述したもの
として使用される時には最初に荒いブースト調節がＰ（
ＪＴ３２のワイパ３３を手動的に調節することに工つて
得らＩＬることかできる。その後、電圧制御増巾器のゲ
インに等化器ブーストの細かい調節を得るように遠隔的
に調節され、そＩＬによって周波数応答特性を最終的に
調節することができる。調節さＴＬ九特性Ａ、　ＳＡ、
及びＢＩＢ、の例に第２図の点線によって示されている
。

差動増巾器の周知の特性に関連して理解さＩしるように
、第４図の好適実施例に於て差動増巾器２２の非反転入
力２４及びその反転入力３４ハ逆にされてもよい。その
場合に於て、電圧制御増巾器４６の反転入力４９及び非
反転入力４９Ａも逆にされる。−４４での出力信号の極
性もそＩＬによって反転せしめらＩＬる。

第４図に示さＩしる好適実施例の等化回路の他のものと
して、その回路の変更例が第７Ａ〜７Ｅ図の回路に於て
、そ１しぞＩＬの信号のＭ、Ｎｉｚ第４図の上述した信
号のＭｌへに対応して示される。

第７Ａ図に第４図に関連した他の実施例を示し、電圧制
御増巾器４６ニアナログ・マルチグライヤ６６によって
置換される。

このマルチプライヤの第１の入力６７ニ第４図の電圧制
御増巾器４６の上述した入力４９と同様に電圧分割器３
２．５３に接続さＩしる。マルチプライヤ６６の第２の
入力６８ハ上述し文制御電圧ＶＣｔ−受ける。マルチプ
ライヤ６６の出力６９ニ第７Ａ図の等化器の出力４４に
接続されるｃＡ３０１９　Ｄ形アナログ・マルチプライ
ヤが便用されてもよい。

公知のアナログ・マルチプライヤから明らかなように、
そＩＬにそのそ７Ｌぞ１しの入力信号の積に対応する出
力信号を与える。このｔめ、マルチプライヤ６６ニライ
ン６７６８のそＩＬぞＩＬの入力信号の極性に応じてラ
イン６９へ正又は負の出力信号を与える例えば、第７Ａ
図の実施例に関連し、正の極性を有する制御信号ＶＣが
入力６８に与えらＩＬると、ライン６９でのその結果の
正の信号に信号路へに於て差動増巾器２２の反転入力３
４を介して与えらＩＬる信号から減算される。この結果
として、このように与えらＩしる正の制御信号ＶＣ［信
号路へのそのようにして与えらＩＬるゲイン全減少させ
る。他方、負の極性の制御信号ＶＣが与えらＩＬると、
ライン６９での負の信号は増巾器２２の反転入力３４ヲ
介して伝送さＩしる信号に加えらＩＬる。信号路へのこ
１しによるゲインはこのようにして負の制御信号ＶＣと
共に増大する。第７Ａ図の実施例に於て、同様の信号遅
延會持つように増巾器２２及びアナログ・マルチプライ
ヤ６６ヲ選択することが好ましく、このようにして入力
２４及び６７に於て存在する４４及び６９でのそＩＬら
の出力信号の位相関係を実質的に同一に維持する。

第７Ｂ図に於て、電圧制御増巾器４６の入力４９ニ遅延
線２６の入力２５に直接接続される。このため、４９の
入力信号は電圧分割器３２．５３によっては減衰せしめ
らＩＬない。

第７０因に於て、）’（ＪＴ３２に固定抵抗３２ａ及び
増巾器２２．４６そＩＬぞ１ジノ入力３４．４９によっ
て置換される。この回路に於て、全範囲のブースト調節
に制御電圧ＶＣｉ調節することに工って得ら７Ｌる。

第７１）図に於て、電圧分割器３２．５３に完全に省略
され、増巾器２２．４６のそ１しぞ１しの入力３４．４
９Ｈ共に減衰なしに遅延線２６の入力２５に共に接続さ
れる。

この回路に於て接続部２５から増巾器２２の入力３４１
に通る信号に最大ブースト會得るエラに設定される。入
力４９での電圧制御増巾器４６の極性に入力３４の極性
に関して反転さ７Ｌ、その几めその最大ブーストの減少
が５４での制御電圧ＶＯ２与えることによって得らＩＬ
ることができる。

第７Ｅ図に於て、本発明の電圧制御コサイン等化器の簡
単化した実施例が示されている。この実施例に於て、第
１の信号路Ｍｆ１１つの入力だけ、例えば非反転入力２
４を備えた増巾器を有している。上述し次実施例の場合
のように、その非反転入力は遅延線２６の出力に接続さ
せる。信号路Ｍと並列である第２の信号路Ｎに電圧制御
増巾器４６を有している。その非反転入力４９に上述し
たように遅延線２６の入力２５に接続される。この特定
の実施例に於て、全信号路Ｎに電圧制御増巾器４６によ
って与えら１しる。従って、上述したように、遅延せし
めら１しない信号及び２度遅延せしめらｒＬ友倍信号和
に対応する接続部２５からの信号は増巾器４６によって
反転せしめらＩＬる。

この反転信号に第７Ｅ図の等化器の出力４４に於て信号
路Ｍ２介して非反転信号と加算され、上述しｔように等
化運動のｔめに必要な差信号が得ら１しる。

しかしながら、第７Ｅ図の実施例に関連１−でに後述の
ように欠点がある。４６のような電圧制御増巾器に中間
から高レベルの入力信号で駆動されると、調波歪を生じ
るものとして知ら１している０この実施例に於て、等化
回路の全範囲の制御が電圧制御増巾器４６に工って与え
らＩＬるために、入力信号振巾範囲に歪音最少にするた
めに低レベル入力信号に制限される〇従って、第４〜７Ｌ１図に関連して上述したように、電
圧制御増巾器４６　Ｋよって与えら１しる信号路と並列
に信号路Ｎの一部を形成する几めに、遅延線２６の入力
に接続さＩしるｉ、ｇ２の入カケ有する差動増巾器全第
１の増巾器２２として使用することが好適である○ 第４図の等化器に対応するよす詳細な回路図が第５図に
示さＩしている。第５因に示されているように、差動増
巾器２２は１対のトランジスタ（Ｔｒ）３６．３７　　
によって構成され、そのコレクタは正のＤＣ電圧源に接
続されている。Ｔ　ｒ　３６．３７のエミッタにそＩＬ
ぞＩＬの直列抵抗３９．４０ｔ−介して電流源４３の１
つの端子にそ１しぞ１し接続されている。

電流源４２の他の端子に負のＤＣ電圧源に接続されてい
る。Ｔｒ３６のペースに非反転入力２４に対応し、’ｌ
’ｒ３７のペースに第４図の差動増巾器２２の反転入力
３４に対応する。

電流源４２にＴｒ６０にニジ公知の態様で構成され、そ
の１′ｒのコレクタにそＩＬぞ１しの抵抗３９．４０ヲ
介シテＴｒ３６．３７エミツタに接続されでいる。Ｔ　
ｒ　６０のエミッタに直列抵抗６３ヲ介して負のＬＩＣ
電圧源に接続される。Ｔｒ６０のペースに直列６１及び
６２からなる電圧分割器？介してその電源に接続される
。抵抗６１に接地される。

電圧制御増巾器４６は２つの’１’ｒ４８．５９からな
り、そ１しらに制御’Ｉ’　ｒ　５０　＠介して負のｌ
ＪＣ電圧源に共に接続されるエミッタを有している。Ｔ
ｒ５ｇのベースに上述したＰＯＴ３２及び直列抵抗５３
（一端子が接地されている）に与えらＩＬる電圧分割器
に接続さＩしている。Ｔｒ４Ｂのペースに接地される０
る０Ｔｒ４８のコレクタに上述した正の電源に接続される。

’１’　ｒ　５ｇのコレクタｎ　Ｔ　ｒ　３７のコレク
タに接続される。そｒｂｕ等化器５２の出力４４に対応
する。制御Ｔ　ｒ　５０のコレクタ１Ｔｒ４８．５９の
相互接続されたエミ。

りに接続し、そのエミッタは電流設定抵抗５１ヲ介して
負のＬ）Ｃ電源に接続される。

制御Ｔｒ５０のペースに電圧制御増巾器４６−の抵抗４
８．５９　Ｑ介して流ＩＬる電流量を調節するため制御
電圧ＶＣを受ける制御入力５４全与える。増巾器４６の
電位にその制御電圧によって制御される。差動増巾器２
２及び電圧制御増巾器４６からのそ１しぞＩＬの出力に
加算され、ライン４４での等化器５２からのその結果の
出力信号に周波数応答特性の所望のブース）ｋ有してい
るライン５４の制御電圧に遠隔位置からあるいに、例え
ばコンビーータ制御により与えらＴシテモＬ　イＴ　ｒ
　３６．３７及ヒ４８．５９は、Ｔｒ３６．３７　ｔ−
通るそＩＬぞｒＬｔｖ信号路の信号遅延が’１”ｒ４Ｂ
及び５９を通る並列信号路のものに実質的に等しくなる
ように選択させる。七Ｉしによって、出力４４で加算さ
れるそＩＬぞ１し信号の適切なタイミングが得ら１しる
。

第５図の好適実施例に於て、遅延線２６に、好ましくは
、１５＋１秒の遅延線（Ｍｌ）（Ｊ１５Ｚ１００　）によって構成さ１ＬＳＴ
ｒ３６．３７．４８．５９．５０　　及び６０に２Ｎ４
２５９である。しかしながら、上述しｔ遅延に、信号周
波数の所望範囲にＬり変えらＩしてもよい。

第５図の等化回路の調節の制御可能な範囲の電圧に抵抗
３２．５１及び５３の適切な選択によって決定さｒしる
。抵抗値）１．、　／）ｌ、。

（ここで九、Ｉｒｉ抵抗３２の値であり、Ｒ５は抵抗５
３の値である〕の比を減少し、あるいにその代わりに抵
抗５１の値ｋｔ、、ｑ減少すＩＬば、電圧制御可能範囲
が増大する。

しかしながら、はとんどの応用に於て、電圧制御増巾器
４６によって生じしめらＩＬる調波歪を回避するように
その範囲を制限することが好ましい。電圧制御可能範囲
を制限子ＩＬば、またシステムがその適切な設定から余
りにも遠くまでに調節できなくなってし塘う。

第５図に示さＩしる本発明の好適実施例でなさＴｔ、＊
試験は生じた等化信号の低歪を与えた。例えば、２ｖの
ピーク対ピークよりも小さな信号に対し、−５０ｄＢ即
ちＯ９・３％よりも小さな全訳波歪が得らＩＬ友。

以上の記載から明らかなように、第５図の回路に於て、
等化器５２のブース）Ｈ制御入力５４での電圧Ｖｅｒ、
−主に変化することによって遠隔的に制御されることが
できるｏしかしながら、遠隔制御に加え、ブーストに第
１因及び第２図に関連して上述したように、Ｐ（ＪＴ３
２によって手動的にも制御されることができる。例えは
、Ｐ（ＪＴ３２は所望のブーストの荒い値？得るように
設定さＩしても工く、細かいブースト設定が５４での制
御電圧によって得らＩしてもよい上述の記載から明らか
なように、電圧制御増巾器４６のゲインにベース電圧に
よって制御されるＴ　ｒ　５０によりて供給される電流
に依存する。

第６図に以下に記載されるように遅延線等化器の別の形
式のもの全使用する本発明の電圧制御等化器の他の実施
例會示す。

第６図の回路に本発明に従った電圧制御横形等化器７１
會示す。横形等化器７１に差動増巾器７２の非反転入カ
フ３及び反転入カフ４間に接続し交公知の横形フィルタ
７６全有し、その増巾器７２のそ１しぞＩＬの入力信号
間で所望の信号遅延、従って所望の位相シフトｉ得る。

横形フィルタ７６框直列抵抗８２．８３と並列に接続し
た第１の遅延線７９及び第２の遅延線８０の直列回路′
に有している。好適実施例に於て、遅延的７９．８０［
等しい遅延量全与えるように選択され、抵抗８２．８３
Ｈ等しい抵抗値全方している。他に、中間タップを有す
る単一の遅延線が使用さＩしてもよい。抵抗８１ニ第２
の遅延線８０と抵抗８３との接続部との間に接続されて
いる。第１の遅延線７９及び抵抗８２の接続部に入力抵
抗７８を介して入力端子７７に接続さＩしている。

遅延線７９．８０間の接続部に差動増巾器７２の第１の
入カフ３に接続さＩしている。

第４図に関連して上述した工うに、１’（ＪＴ３２及び抵抗５３からなる電圧分割器に抵抗
８２．８３の接続部８９と接地との間に接続されている
。）’（ＪＴ３２の可動の接点３３に差動増巾器７２の
反転入力に接続さｒＬでいる。

横形等化器の動作から良く知ら１しているように、遅延
線７９．８０ｉ最大応答の周波数に対応する選択された
周波数に対し１８０度の等しい遅延を有するように選択
される。この友め、そのように選択さｒＬ７ｊ周波数を
有する入力信号が入カフ７に於て得らＩＬると、そｎ−
ｎ抵抗７８及び第１の遅延７９全介して差動増巾器７２
の＄１の入カフ３に与えら１しる。接続部８９に抵抗７
８及び８２ヲ介して等化されるべき入力信号を受ける。

そγしにま几遅延線７９．８２によって１８０度だけ２
度遅延さ１シ友その入力信号を抵抗８３′ｔ−介して受
ける。遅延線に実質的に高い周波数信号成分に作用する
几め、こ１しら成分に反対位相のものとして増巾器７２
の入カフ３．７４に表わ１し、従りてそ１しらに差動増巾器７２によって実際に互に加
えら１しる。７５でのその結果の出力信号ニア７での入
力信号の振巾の２倍に実質的に等しい振巾を有する。

しかしながら、低周波信号に遅延線７９８０によって実
質上位相シフトされず、従って七ＩＬらに差動増巾器の
入カフ３．７４で信号減算により減衰せしめらＩＬる。

横形等化器の動作から更に知ら１しるように、選択さ７
Ｌ７を周波数範囲内の中間及び高周波信号に所望の振巾
ブーストラ有し、−万その選択さｒＬｆｔ範囲内の最も
高い周波数信号の振巾に第１図のコサイン等化器に関連
して上述しかつ第２図の特性によって示され次と同様に
、この等化器によって実質上２倍となるようにされる〇本発明によＩＬば、第６図の実施例に於て電圧制御増巾
器４６に第４図の上述した実施例に類似の態様で、遅延
線７９の入力９５と差動増巾器７２の出カフ５との間で
並列に接続される。上述した記載から理解されるように
、第６図の等化器７１の振巾対周波数特性のブース）Ｈ
電圧制御増巾器４６の制御入力５４に与えらＩＬる電圧
ＶＣを変化することによって遠隔位！からめるいに自動
制御装置によって制御されることができる。

第４図の上述した回路の場合と同様に、Ｐ（ＪＴ３２［
ワイパ３３の位置金子動的に調節することにより第６図
の等化器のブースト會荒く調節する九めに使用されても
よい等化器７１の振巾ブース）Ｈ１接続部９５から遅延
線７９及び第１の入カフ３全介し差動増巾器７２の出カ
フ５までの信号路（信号路Ｐ）のゲインが接続部９５か
ら抵抗８２かつ接続部９６から抵抗８３　、）’Ｏ’ｌ
’３２及び入力４９ヲ介して増巾器４６の出カフ５まで
の信号路並びに９５から８２ヲ介しかつ９６から８３、
Ｐ（ＪＴ３２及び第２の入カフ４　ｔ−介し増巾器７２
の出カフ５までの信号路（信号路九〕の組合せら１シ九
ゲインに等しい時に最大に達する。第６図の等化器の上
述した最大ブースト設定は第２図に示される上述した等
化特性Ａに対応する。

上述した実施例と類似し第２図の特性Ｂに信号路Ｒのゲ
インが信号路Ｐのゲイン工りも低く設定さＩしる時に得
らＩＬる。また同様に、平担な応等特性Ｃに信号路Ｒの
ゲインがＯに設定される時に得らＩＬる。

更に別の実施例として、第６及び第７Ｂ〜７Ｅ図の電圧
制御増巾器４６ハ第７Ａ図に示されるアナログ・マルチ
プライヤ６６のような異なっ文制御手段によって置換さ
Ｉしてもよい。

第６図に示される本発明実施例の他の回路構成に上述さ
れかつ第７Ａ〜７１）図に示されるものに類似して作ら
１してもよい。従って、ＰＯＴ３２は固定抵抗に工っで
置換さＩしてもよい。１友、電圧分割器３２．５３は回
路から除去さＩしてもよい。上述した回路構成に於て、
差動増巾器の入カフ４ニ増巾器４６の入力　４６の入力
４９と相互接続されても工く、あるいに入カフ４．４９
のいずＩしかがそＩＬぞＩＬの信号路に於て所望される
減衰量に依存して遅延線７９の入力９５に接続されても
よい。１つのこのような回路構成が遅延線７９の入力９
５へ電圧制御増巾器４６の入力４９ヲ接続する点線によ
り第６図に示されている。

以上の記載から明らかなように、本発明の実施例の全て
に於て、電圧制御増巾器又はマルチプライヤのような制
御回路に遅延手段及び第１の増巾器２２によって与えら
１しる等化信号路と並列に接続される。

【図面の簡単な説明】

第１図に、公知の手動ポテンショナータブースト制御器
を使用する公知のコサイン等化器の例を示す。第２図に、種々のブースト調節のための遅延線等化器の
周波数応答の例全示す。第３図に、公知の手動ブースト制御器が電圧制御増巾器
によって置換されたコサイン等化器を示す。第４図に、本発明の好適実施例に従った電圧制御コサイ
ン等化器を示す。第５図に、第４図の等化器に対応する詳細な回路図？示
す。第６図に、本発明の別の実施例に従り几電圧制御横形等
化器を示す。第７Ａ〜７Ｅ図は、第４図の実施例に関した種々の実施
例を示す。図で、２２に差動増巾器　２６は遅延線３２ニポテンシ
ヨンメータ　４６ニ電圧制御増巾器　６６ニアナログ・
マルチプライヤを示す〇

Claims

【特許請求の範囲】

（１）ある振巾対周波数応答特性を有する電圧制御等化
器に於て、（イ）等化されるべき入力信号を受けかつ予定の周波数
範囲内で既知の位相シフトを与えるように接続された入
力を有する遅延手段及びこの遅延手段の出力に接続した
第１の入力を有する増巾器手段を具備した第１の信号路
と、（ロ）上記増巾器手段の上記第１の入力によって与えら
れる極性に関して逆極性の信号を与えるように接続され
かつ第１の信号路と並列になった第２の信号路にして、
上記遅延手段の上記入力に接続した入力及び上記増巾器
手段の出力に接続した出力を有しかつ当該第２の信号路
のゲインを調節するように制御信号を受けこれにより上
記等化器の振巾対周波数応答を調節するようにする制御
入力を有する制御手段を備えた第２の信号路とを具備し
てなる電圧制御等化器
（２）特許請求の範囲第１項記載の電圧制御等化器に於
て、上記第１及び第２の信号路は実質的に等しい信号遅
延量を与えることを特徴とする上記電圧制御等化器
（３）特許請求の範囲第１項記載の電圧制御等化器に於
て、上記制御手段は第２の電圧制御増巾手段であること
を特徴とする上記電圧制御等化器
（４）特許請求の範囲第１項記載の電圧制御等化器に於
て、上記制御手段はアナログマルチプライヤ手段である
ことを特徴とする上記電圧制御等化器
（５）特許請求の範囲第１項記載の電圧制御等化器に於
て、上記増巾器手段は差動増巾器手段であり、これは上
記第１の入力に関して反対極性の第２の入力を有してお
り、かつ上記第２の入力は上記第２の信号路の上記制御
手段の上記入力に接続したことを特徴とする上記電圧制
御等化器
（６）ある振巾対周波数応答特性を有する電圧制御等化
器に於て、（イ）等化されるべき入力信号を受けかつ予定の周波数
範囲内で既知の位相シフトを与えるように接続された入
力を有する遅延手段と、（ロ）上記遅延手段の出力に結合された第１の極性の入
力を有する第１の増巾器手段と、（ハ）上記遅延手段の上記入力に結合されかつ上記第１
の極性と反対の第２の極性の入力及び上記第１の増巾器
手段の出力に結合された出力を有する第２の電圧制御増
巾器手段にして、この電圧制御増巾器手段のゲインを調
節するように制御信号を受けこれにより上記等化器の上
記振巾対周波数応答特性を調節するようにする制御入力
を有する第２の電圧制御増巾器とを具備してなる電圧制
御等化器
（７）特許請求の範囲第６項記載の電圧制御等化器に於
て、上記第１及び第２の増巾器手段は実質的に等しい信
号遅延量を与えることを特徴とする上記電圧制御等化器
（８）特許請求の範囲第６項記載の電圧制御等化器に於
て、上記第１の増巾器手段は上記遅延手段の上記入力に
接続しかつ上記第１の極性と反対の第２の極性の第２の
入力を有する差動増巾器手段であることを特徴とする上
記電圧制御等化器
（９）特許請求の範囲第８項記載の電圧制御等化器に於
て、上記遅延手段の上記入力に結合した入力端子を有す
る電圧分割器手段を具備しており、上記差動増巾器手段
の上記第２の入力と上記電圧制御増巾器手段の上記入力
は上記電圧分割器手段を介して上記遅延手段の上記入力
に結合したことを特徴とする上記電圧制御等化器
（１０）特許請求の範囲第８項記載の電圧制御等化器に
於て、上記遅延手段の上記入力に結合した入力端子を有
する電圧分割器手段を具備しており、かつ上記等化器の
上記振巾対周波数応答特性の附加的な調節を得るための
上記差動増巾器手段の上記第２の入力に結合した可調の
出力端子を具備したことを特徴とする上記電圧制御等化
器
（１１）特許請求の範囲第８項記載の電圧制御等化器に
於て、上記電圧制御増巾器手段は上記差動増巾器手段の
上記第２の入力に結合したベースを有しかつ上記差動増
巾器手段の上記出力に結合したコレクタを有する入力ト
ランジスタ手段を有しており、上記電圧制御増巾器手段
は上記入力トランジスタ手段のエシッタに結合したコレ
クタと電源に接続したエシッタと上記入力トランジスタ
手段のゲインを調節しそれにより上記等化器の上記振巾
対周波数応答特性を調節するため可変入力電圧として上
記制御信号を受けるようになったベースとを有する制御
トランジスタ手段からなることを特徴とする上記電圧制
御等化器
（１２）特許請求の範囲第８項記載の電圧制御等化器に
於て、上記遅延手段は遅延線からなり、上記等化器は、
更に、上記遅延線の上記入力及び接地間に結合されたポ
テンショメータと抵抗との直列回路を有する電圧分割器
手段を具備しており、上記ポテンショメータは上記差動
増巾器手段上記第２の入力に結合した可調端子を有して
おり、上記電圧制御増巾器手段の上記入力は上記電圧分
割器手段の出力に結合したことを特徴とする上記電圧制
御等化器
（１３）特許請求の範囲第８項記載の電圧制御等化器に
於て、上記遅延手段は直列に接続した第１及び第２の遅
延線を有する横形フィルタ手段よりなり、これら遅延線
間の接続部は上記差動増巾器手段の上記第１の入力に接
続され、上記横形フィルタ手段は上記第１及び第２の遅
延線と並列に接続された第１及び第２の抵抗の直列回路
を具備しており、上記第２の抵抗及び上記第２の遅延線
間の接続部は第３の抵抗を介して接地され、上記第１及
び第２の抵抗間の接続部は上記差動増巾器手段の上記第
２の入力に結合したことを特徴とする上記電圧制御等化
器
（１４）特許請求の範囲第１３項記載の電圧制御等化器
に於て、上記第１及び第２の抵抗の上記接続部及び接地
間に結合されたポテンショメータ及び第４の抵抗の直列
回路を有する電圧分割器手段が具備され上記ポテンショ
メータは上記差動増巾器手段の上記第２の入力に結合し
た可調端子を有しており、上記電圧制御増巾器手段の上
記入力は上記電圧分割器手段の出力に接続したことを特
徴とする上記電圧制御等化器
（１５）ある振巾対周波数応答特性を有する電圧制御等
化器に於て、上記第１の極性の第１の入力及び第２の反
対極性の第２の入力を有しかつ上記第１及び第２の入力
で受けたそれぞれの信号間の差に対応する出力信号を与
えるように結合した出力を有する差動増巾器手段を具備
し、等化されるべき入力信号を受けかつ予定の周波数範
囲内で既知の位相シフトを与えるように接続された入力
を有する遅延手段を具備し、上記差動増巾器手段は上記
遅延手段の出力に結合した第１の入力を有しかつ上記遅
延手段の上記入力に結合した第２の入力を有しており、
更に、上記差動増巾器手段の上記第２の入力に結合した
上記第２の極性の入力及び上記差動増巾器手段の上記入
力に結合した出力を有する電圧制御増巾器手段にして、
この電圧制御増巾器手段のゲインを調節しそれにより上
記等化器の上記振巾対周波数応答特性を調節するように
制御信号を受けるための制御入力を有する電圧制御増巾
器手段を具備したことを特徴とする電圧制御等化器
（１６）特許請求の範囲第１５項記載の電圧制御等化器
に於て、上記差動増巾器手段及び上記電圧制御増巾器手
段は実質的に等しい信号遅延量を与えるようになったこ
とを特徴とする上記電圧制御等化器
（１７）ある振巾対周波数応答特性を有する電圧制御コ
サイン等化器に於て、第１及び第２の入力と出力とを有
する差動増巾器手段を具備し、等化されるべき入力信号
を受けかつ予定の周波数範囲内で既知の位相シフトを与
えるように接続された入力を有する遅延手段を具備し、
上記差動増巾器手段は上記遅延手段の出力に結合した第
１の入力を有しかつ上記遅延手段の上記入力に結合した
第２の入力を有しており、更に、上記差動増巾器手段の
上記第２の入力に結合した入力及び上記差動増巾器手段
の上記出力に結合した出力を有する電圧制御増巾器手段
にして、この電圧制御増巾器手段のゲインを調節しそれ
により上記等化器の上記振巾対周波数応答特性を調節す
るための制御信号を受ける制御入力を有する電圧制御増
巾器手段を具備したことを特徴とする電圧制御等化器
（１８）ある振巾対周波数応答特性を有する電圧制御コ
サイン等化器に於て、第１及び第２の入力と出力とを有
する差動増巾器手段を具備し、等化されるべき入力信号
を受けるように結合された入力を有しかつ上記差動増巾
器手段の上記第１の入力に結合された出力を有する遅延
手段を具備し、上記遅延手段の上記入力及び接地間に接
続した２つの両極端子を備えたポテンショメータを有し
かつ上記振巾対周波数応答特性の第１の調節を与えるた
め上記差動増巾器手段の上記入力に結合した可調端子を
上記ポテンショメータに備えさせた電圧分割器手段を具
備し、上記電圧分割器手段の出力に結合された入力を有
しかつ上記差動増巾器手段の上記出力に結合された出力
を有する電圧制御増巾器手段にして、上記等化器の上記
振巾対周波数応答特性の第２の調節を与えるための制御
信号を受ける制御入力を有する電圧制御増巾器手段を具
備したことを特徴とする電圧制御等化器
（１９）ある振巾対周波数応答特性を有する電圧制御横
形等化器に於て、第１及び第２の入力と出力とを有する
差動増巾器手段を具備し、第１及び第２の抵抗手段の直
列回路と並列に接続した第１及び第２の遅延手段の直列
回路を有する横形フィルタ手段を具備し、上記第１の遅
延手段及び第１の抵抗手段間の接続部は等化されるべき
入力信号を受けるように接続され上記第２の遅延手段及
び第２の抵抗手段間の接続部は接地に接続され、上記第
１及び第２の遅延手段間の接続部は上記差動増巾器手段
の上記第１の入力に接続され、上記差動増巾器手段の上
記第２の入力は上記第１及び第２の抵抗手段間の接続部
に接続されており、更に、上記差動増巾器手段の上記第
２の入力に接続した入力を有しかつ上記差動増巾器手段
の上記出力に接続した出力を有する電圧制御増巾器手段
にして、この電圧制御増巾器手段のゲインを調節しそれ
により上記等化器の上記振巾対周波数応答特性を調節す
るように制御信号を受けるための制御入力を有する電圧
制御増巾器手段を具備したことを特徴とする電圧制御横
形等化器
（２０）特許請求の範囲第１９項記載の電圧制御等化器
に於て、上記第１及び第２の抵抗手段の接続部と接地と
の間に接続した２つの両極端子を備えたポテンショメー
タを有する電圧分周器手段を具備し、上記ポテンショメ
ータは上記差動増巾器手段の上記入力は上記電圧分周器
手段の出力に接続されたことを特徴とする電圧制御等化
器
（２１）ある振巾対周波数応答特性を有する電圧制御等
化器に於て、等化されるべき入力信号を受けかつ予定の
周波数範囲内で既知の位相シフトを与えるようになった
入力を有する遅延手段を具備し、上記遅延手段の出力に
接続された第１の極性の第１の入力を有しかつ上記遅延
手段の上記入力に接続した第２の反対極性の第２の入力
を有する差動増巾器手段を具備し上記遅延手段の上記入
力に接続した第１の入力と上記差動増巾器手段の出力に
接続した出力とを有するマルチプレクサ手段にして、こ
のマルチプレクサ手段によって与えられる信号路のゲイ
ンを調節しそれにより上記等化器の振巾対周波数応答特
性を調節するための制御信号を受けるように接続した第
２の入力を有するマルチプレクサ手段を具備したことを
特徴とする電圧制御等化器