JPS61172332A - 半導体装置用基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は絶縁性基板上に形成された薄膜のプラズマエツ
チング処理を効率よく行えるようにした半導体装置用基
板に関するものである。

（発明の概要） 本発明は半導体装置用の基板において、絶縁性基板上に
形成された導電性薄膜と、前記の導電性薄膜上に形成さ
れた絶縁性保護膜とを備えることによシ、本発明の基板
上のレジストあるいはＳ１薄膜などを形成し、必要に応
じてレジストあるいは８１薄膜の一部分をエツチング除
去する場合に、エツチング速度を向上せしめたものであ
る。

（従来技術及び発明が解決しようとする問題点）従来よ
シ液晶表示素子あるいは太陽電池などの半導体装置にお
いて、基板材料としてガラス材料が用いられている。こ
れらの装置を作製する場合、半導体８１膜等の所望の薄
膜を形成した基板にレジストを塗布し、ホトリソグラフ
ィによシバターンを形成し、プラズマエツチング表どに
より微細加工を行い、素子を作製している。レジストは
各工程ととに除去され石が、この除去には０．ガスによ
るプラズマアッシングが行われる。このレジスト除去に
おいて、たとえばパイレックスガラス基板（直径１００
ｗｋ、板厚１　ｍ　）を使用した場合には、レジスト膜
厚１．３μｍの場合レジストを除去するのに約１０分と
長時間を要する。一方、従来の導電性の良い８１等の基
板（直径Ｚｏｏｍ）では同じ条件でレジスト除去を行っ
たときの値は約３分となシ、パイレックスガラス基板の
１／３程度である。

このため、装置作製のスループットが低くなシ、装置作
製の効率が悪くなるという欠点があった。

また、パイレックスガラス基板上に形成されたＳ１薄膜
をＣ０ＪＬ２Ｆ２ガスを用いてプラズマエツチングによ
シ、微細加工した場合においても、従来の８１基板を同
じ条件でプラズマエツチングを行った場合と比べて、エ
ツチング速度が７０チ程度小さくなる。このため装置作
製に要する時間がかがシ、問題であった。

このレジスト除去速度あるいはエツチング速度が小さい
理由を以下に述べる。絶縁性の基板をプラズマ中に入れ
ると、基板はプラズマから入射する電子によって負に帯
電し、基板が絶縁性であるため、この帯電した電荷が逃
げにくくなシ蓄積される。このため、たとえばレジスト
除去の場合には、プラズマ中のレジストとの反応に寄与
する０２のイオンやラジカルが基板に到達しにくくなシ
、反応が促進されない。また、基板に衝突する高エネル
ギーの電子やイオンの数も少くなるため、基板温度の上
昇が小さく、反応が促進されない。

このようカ理由で、レジストと０．ラジカルとの反応が
低下し、レジスト除去速度が著しく小さくなる。また、
パイレックスガラス基板に形成された８１等の半導体薄
膜やＳｉ、Ｎ、　、　Ｓｉｎ、等の絶縁体薄膜のエツチ
ングの場合でもレジストの場合と同様の理由でエツチン
グガスのラジカルとの反応が促進されにくくなるため、
エツチング速度が著しく小さくなシ問題であった。

（問題点を解決するための手段） 本発明は上記の欠点を改善するために提案されたもので
、絶縁性基板上に導電性薄膜を形成し、さらに該導電性
薄膜の上に薄い絶縁性保護膜を形成することによシ、帯
電を少なくし、エツチング速度を向上せしめうる半導体
装置用基板を提供することを目的とする。

次に本発明の詳細な説明する。なお実施例は一つの例示
であって、本発明の精神を逸脱しない範囲で、種々の変
更あるいは改良を行いうろことは云うまでもない。

第１図は本発明の実施例を示すものであシ、図において
１は絶縁性基板で、石英ガラス、パイレックスガラスな
どが用いられる。２は導電性薄膜で、金属たとえばＡＪ
　、　Ａｇ　、　Ｎｉ　、　Ｍｏなどの薄膜が用いられ
る。液晶表示素子のように透明性が必要な場合には、こ
れらの金属薄膜の膜厚を５００Ａ〜１０００λにするこ
とによシ実用上さしつかえない透過率が得られる。また
、透明導電性電極として一般に使用されている工ＴＯ膜
も本発明の用途に十分用いられる。さらに、透明性を必
要としない用途では、これらの金属薄膜を数１０００　
Ａ以上にすることができ、導電率が一層大きくなるため
、帯電を防ぐ効果がよシ顕著になる。３は絶縁性保護族
であシ、導電性薄膜２を保護し、さらに、この上に形成
される半導体装置に用いられる種々の薄膜（半導体、金
属、絶縁体）と、導電性薄膜２とを分離する役割をもつ
。絶縁性保護膜としてはだとえはスパッタ法で堆積され
たＳ１０．膜あるいはＳｉ３Ｎ４膜などが使用される。

第１図に示す構成の基板において、絶縁性基板ｌとして
直径１００箇のパイレックスガラス基板（板厚１　ｍｂ
　）を用い、導電性薄膜２として透明導電性の工ＴＯ膜
（膜厚４０００Ａ）を用い、絶縁性保護Ｍ３として５１
０２膜（膜厚３０００　Ａ　）を用い、５１０２膜２の
上にレジストを、１．３μｍ塗布し、レジスト除去速度
・を比較したところ、第２図に示すようにレジストが除
去されるのに要する時間は、Ｓ１基板の上にレジストを
塗布したものでは約３分、パイレックス基板の上にレジ
ストを塗布したものでは約１０分であるのに対し、本発
明の基板では約５分と、パイレックス基板だけの場合に
比べて、除去速度が大幅に改善された。

第３図は８１基板、パイレックスガラス基板。

本発明の半導体装置用基板について基板表面温度を測定
した結果を示している。基板表面温度はレジスト除去速
度と対応しておシ、基板表面温度の高い方が除去速度が
速い。すなわち、絶縁性基板ｌ上に導電性薄膜２を形成
したことによシ、プラズマからの電子による帯電量が少
なくなシ、基板に到達する０、イオンやラジカルの量が
ふえるとともに、０．イオンや高エネルギ電子の衝突が
増えるため基板温度が上昇し、０．ラジカルとの反応が
促進される。したがって、除去速度が遠くなシ、装置作
製の効率が一層よくなる。

上記の説明においては、レジストをプラズマエツチング
によシ除去する場合について説明したが、レジスト以外
の薄膜例えばＳ１薄膜を本発明の基板上に形成し、この
薄膜をプラズマエツチングなどのドライエツチングによ
シ除去する場合についても、同様にエツチング速度を向
上せしめることができる。

（発明の効果） 以上説明したように、絶縁性基板に導電性薄膜を形成し
、さらにその上に絶縁性保護膜を形成した基板では、プ
ラズマからの電子による帯電量が絶縁性基板だけの場合
よシ大幅に少くなる。このため、レジスト除去の場合に
は０．ラジカルや０□イオンがよシ多く基板に到達し、
レジストと０．ラジカルとの反応が活発になシ、さらに
、０．イオンや高エネルギーの電子の衝突数が増えるの
で基板温度が高くなシ、レジストと０．ラジカルとの反
応を一層促進させる。これによシレジストの除去速度が
速くなシ装置作製のスループットが向上するという利点
がある。また、プラズマエツチングにおいても同様に絶
縁性基板に導電性薄膜を形成することによシ、帯電量を
減らすことができ、エツチングに寄与するガス種のラジ
カルが多く基板に到来することになシエッチング速度の
向上がはかれる。これによシ、装置作製のスループット
を高めることができるという利点がある。

なお、実施例では基板の片側にのみ導電性薄膜を形成し
た場合について述べたが、両側に形成すればよシ一層の
効果が得られることは言うまでもない。

【図面の簡単な説明】

第１図は本発明の半導体装置用基板の断面図、第２図は
レジスト除去量の時間特性、第３図は基板表面温度の時
間特性を示す。 ｌ・・・絶縁性基板、２・・・導電性薄膜、３・・・絶
縁性保護膜

Claims (1)

【特許請求の範囲】
1. 　絶縁性基板上に形成された導電性薄膜と、前記の導電
   性薄膜上に形成された絶縁性保護膜とを備えることを特
   徴とする半導体装置用基板。