JPS61171148A - 半導体装置用材料の製法 - Google Patents
半導体装置用材料の製法Info
- Publication number
- JPS61171148A JPS61171148A JP1292285A JP1292285A JPS61171148A JP S61171148 A JPS61171148 A JP S61171148A JP 1292285 A JP1292285 A JP 1292285A JP 1292285 A JP1292285 A JP 1292285A JP S61171148 A JPS61171148 A JP S61171148A
- Authority
- JP
- Japan
- Prior art keywords
- isolation
- layer
- single crystal
- islands
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、半導体装置用材料の製法に関するものであ
る。
る。
一般に、半導体装置用材料では、素子形成領域の絶縁分
離を完全にすることが望まれている。この素子形成領域
の絶縁分離の方法としては、一般にＰＮ接合分離が用い
られている。しかしながら、素子形成領域におけるＰＮ
接合の絶縁分離は簡便ではあるが、リーク電流や寄生素
子の発生等の問題がある。これに対して、絶縁層分離（
ＤＩ：ｄｉｅｌｅｃｔｒｉｃ １ｓｏｌａｔｉｏｎ）の
方法は、ＰＮ接合分離に比べて基板間の漏、れ電流が小
さくなり、分離容量は減り、素子間分離がより完全にな
る。しかも、この方法で作られた半導体装置用材料は、
基板電位が異なる素子も同一チップ上に構成することが
でき、数種の素子を−チップ上に乗せられる。
離を完全にすることが望まれている。この素子形成領域
の絶縁分離の方法としては、一般にＰＮ接合分離が用い
られている。しかしながら、素子形成領域におけるＰＮ
接合の絶縁分離は簡便ではあるが、リーク電流や寄生素
子の発生等の問題がある。これに対して、絶縁層分離（
ＤＩ：ｄｉｅｌｅｃｔｒｉｃ １ｓｏｌａｔｉｏｎ）の
方法は、ＰＮ接合分離に比べて基板間の漏、れ電流が小
さくなり、分離容量は減り、素子間分離がより完全にな
る。しかも、この方法で作られた半導体装置用材料は、
基板電位が異なる素子も同一チップ上に構成することが
でき、数種の素子を−チップ上に乗せられる。
しかし、エピタキシャル層を必要とする素子としない素
子を−チップ上に乗せることはできないので、その場合
は、複数個のチップを用い、それらを相互接続して回路
を構成するので、製造上コストが高（つく。
子を−チップ上に乗せることはできないので、その場合
は、複数個のチップを用い、それらを相互接続して回路
を構成するので、製造上コストが高（つく。
絶縁層分離による半導体装置用材料の従来例を第１図に
示す。図において、１ａは単結晶半導体分離島、２は絶
縁層、３は溝を埋める支持体である。その製法は第２〜
９図のごとくである。第２図に示すような単結晶半導体
基板１を第３図のごとく絶縁層２で覆う。つぎに、第４
図に示すように絶縁層２の一部を除去する。エツチング
を行って第５図のように溝１ｃを形成する。そして、第
６図のように一度絶縁層２全部を除去し、第７図のよう
に新たに絶縁層２を全面に堆積あるいは成長させる。つ
ぎに、第８図に示すように支持体３を堆積させて溝を埋
め、第９図のように単結晶面を研磨して、単結晶半導体
の分離島１ａがあられれるように仕上げる。
示す。図において、１ａは単結晶半導体分離島、２は絶
縁層、３は溝を埋める支持体である。その製法は第２〜
９図のごとくである。第２図に示すような単結晶半導体
基板１を第３図のごとく絶縁層２で覆う。つぎに、第４
図に示すように絶縁層２の一部を除去する。エツチング
を行って第５図のように溝１ｃを形成する。そして、第
６図のように一度絶縁層２全部を除去し、第７図のよう
に新たに絶縁層２を全面に堆積あるいは成長させる。つ
ぎに、第８図に示すように支持体３を堆積させて溝を埋
め、第９図のように単結晶面を研磨して、単結晶半導体
の分離島１ａがあられれるように仕上げる。
この製法では、各分離島１ａは、同じタイプ。
濃度の単結晶層であり、また、その単結晶表面は研磨に
よって表出した面であるので、エピタキシャル成長に困
難を生じる場合がある。そのため、エピタキシャルウェ
ハを必要とする素子と必要としない素子とのワンチップ
化には使いにくい。
よって表出した面であるので、エピタキシャル成長に困
難を生じる場合がある。そのため、エピタキシャルウェ
ハを必要とする素子と必要としない素子とのワンチップ
化には使いにくい。
この発明は、基板とは異なるタイプ、濃度の半導体を分
離島のいくつかにエピタキシャル成長させた半導体装置
用材料を製造する方法を提供することを目的とする。
離島のいくつかにエピタキシャル成長させた半導体装置
用材料を製造する方法を提供することを目的とする。
上記の目的を達成するために、この発明は、単結晶半導
体の分離島を有する基板の表面全面に絶縁層を形成した
のち、所望の分離島表面の絶縁層を除去し、ついで全面
に結晶成長をさせてさらにその上全面に絶縁層を形成し
、その後、前記所望の分離島以外の分離島上の絶縁層と
多結晶成長させた層を除き、最後に、すべての分離島表
面に残っていた絶縁層を除去する半導体装置用材料の製
法をその要旨とするものである。
体の分離島を有する基板の表面全面に絶縁層を形成した
のち、所望の分離島表面の絶縁層を除去し、ついで全面
に結晶成長をさせてさらにその上全面に絶縁層を形成し
、その後、前記所望の分離島以外の分離島上の絶縁層と
多結晶成長させた層を除き、最後に、すべての分離島表
面に残っていた絶縁層を除去する半導体装置用材料の製
法をその要旨とするものである。
すなわち、この発明は、基板とは異なるタイプ、濃度の
半導体を分離島のいくつかにエピタキシャル成長させ、
異なる基板電位を必要とする素子、エピタキシャル層を
必要とする素子等を一チップ上に製造可能にする。
Ｊつぎに、この発明を実
施例にもとづいて詳しく説明する。
半導体を分離島のいくつかにエピタキシャル成長させ、
異なる基板電位を必要とする素子、エピタキシャル層を
必要とする素子等を一チップ上に製造可能にする。
Ｊつぎに、この発明を実
施例にもとづいて詳しく説明する。
第１０図はこの発明により得られる半導体装置用材料の
構成図である。すなわち、所望数の分離島のうちには、
従来どおりの単結晶半導体の分離島１ａのほかに、上部
にエピタキシャル層４を持つ分離島１ｂがある。それ以
外の部分は第１図の従来例と同じであるから、図面に同
一の符号をつけることとして、その説明を省略する。そ
の製法は第１１〜１９図のごとくである。第１１図は、
第２〜９図に示した従来の方法でつくられた半導体装置
用材料であり、第１図に同じものである。
構成図である。すなわち、所望数の分離島のうちには、
従来どおりの単結晶半導体の分離島１ａのほかに、上部
にエピタキシャル層４を持つ分離島１ｂがある。それ以
外の部分は第１図の従来例と同じであるから、図面に同
一の符号をつけることとして、その説明を省略する。そ
の製法は第１１〜１９図のごとくである。第１１図は、
第２〜９図に示した従来の方法でつくられた半導体装置
用材料であり、第１図に同じものである。
まず、その表面に絶縁層２を形成しく第１２図）、その
後目的の分離島（図では、中央のもの）ｌａ上の絶縁層
を除去しく第１３図）、エツチングを行う（第１４図）
、このエツチングによって分離島１ａ′の層厚を薄くし
ておけば、後工程でここにエピタキシャル成長させた後
、他の分離島１ａ、ｌａとの段差が少なくできる。つぎ
に、結晶を成長させるが、単結晶半導体が露出している
分離島ｌ ａ Ｉ上には単結晶半導体がエピタキシャル
成長してエピタキシャル層４を形成し、絶縁層２上では
多結晶層４′が多結晶成長する（第１５図）、つぎに、
表面全体を絶縁層２′で覆う（第１６図）、ついで、分
離島１ａ、ｌａ上の最外面の絶縁層２を除去しく第１７
図）、さらに、多結晶層４′を除去する（第１８図）。
後目的の分離島（図では、中央のもの）ｌａ上の絶縁層
を除去しく第１３図）、エツチングを行う（第１４図）
、このエツチングによって分離島１ａ′の層厚を薄くし
ておけば、後工程でここにエピタキシャル成長させた後
、他の分離島１ａ、ｌａとの段差が少なくできる。つぎ
に、結晶を成長させるが、単結晶半導体が露出している
分離島ｌ ａ Ｉ上には単結晶半導体がエピタキシャル
成長してエピタキシャル層４を形成し、絶縁層２上では
多結晶層４′が多結晶成長する（第１５図）、つぎに、
表面全体を絶縁層２′で覆う（第１６図）、ついで、分
離島１ａ、ｌａ上の最外面の絶縁層２を除去しく第１７
図）、さらに、多結晶層４′を除去する（第１８図）。
最後に、表面全体の絶縁層２，２′を除けば、分離島１
ａは、単結晶半導体のみからなり、分離島１ａ′よりつ
くられた分離島１ｂは、基地たる分離島１ａ′の材料（
単結晶半導体）とは異なるタイプ、濃度のエピタキシャ
ル層４を上層部に持つ単結晶半導体か６なる半導体装置
用材料が完成する。
ａは、単結晶半導体のみからなり、分離島１ａ′よりつ
くられた分離島１ｂは、基地たる分離島１ａ′の材料（
単結晶半導体）とは異なるタイプ、濃度のエピタキシャ
ル層４を上層部に持つ単結晶半導体か６なる半導体装置
用材料が完成する。
半導体としては、シリコン、ゲルマニウム等の単体のほ
か、ガリウムひ素、インジウム燐等の化合物が使用でき
る。また、絶縁層には、シリコンの酸化膜や窒化膜等が
ある。支持体はポリシリコン等、種々のものが用いられ
る。
か、ガリウムひ素、インジウム燐等の化合物が使用でき
る。また、絶縁層には、シリコンの酸化膜や窒化膜等が
ある。支持体はポリシリコン等、種々のものが用いられ
る。
なお、実施例ではＶ状に形成した溝を利用して分離島を
形成したが、溝の断面形状はＶに限らずＵ等信のものも
考えられる。
形成したが、溝の断面形状はＶに限らずＵ等信のものも
考えられる。
このように、この半導体装置用材料は、基板とは異なっ
たタイプ、濃度の半導体を分離島のいくつかにエピタキ
シャル成長させてなるものであるので、基板電位の異な
る素子だけでなく、エピタキシャル層を必要とする素子
としない素子も同一のチップ上に製作できる。たとえば
、第２０図がその一例である。基板とは異なるタイプ、
濃度の半導体をエピタキシャル成長させた層４を持つ分
離島１ａ′にＦＥＴを、分離島１ａに太陽電池を製作し
た０分離島１ａ、ｌａ’のタイプは、この場合Ｐ型であ
る。５，５は分離層、６はエピタキシャル層４をＮ型チ
ャネルに形成するＰ型層、７．７．８は同時に形成され
るＮ型層で、Ｎ型層７．７は電極のコンタクトをよくす
るためのものである。Ｎ型層８は分離島１ａとＰＮ接合
を形成し、太陽電池として機能する。コンタクト孔を開
口し、アルミニウム蒸着を行い、配線に不要な部分のア
ルミニウムの膜を除去すると、同一のチップ上にＦＥＴ
と太陽電池が完成する。
たタイプ、濃度の半導体を分離島のいくつかにエピタキ
シャル成長させてなるものであるので、基板電位の異な
る素子だけでなく、エピタキシャル層を必要とする素子
としない素子も同一のチップ上に製作できる。たとえば
、第２０図がその一例である。基板とは異なるタイプ、
濃度の半導体をエピタキシャル成長させた層４を持つ分
離島１ａ′にＦＥＴを、分離島１ａに太陽電池を製作し
た０分離島１ａ、ｌａ’のタイプは、この場合Ｐ型であ
る。５，５は分離層、６はエピタキシャル層４をＮ型チ
ャネルに形成するＰ型層、７．７．８は同時に形成され
るＮ型層で、Ｎ型層７．７は電極のコンタクトをよくす
るためのものである。Ｎ型層８は分離島１ａとＰＮ接合
を形成し、太陽電池として機能する。コンタクト孔を開
口し、アルミニウム蒸着を行い、配線に不要な部分のア
ルミニウムの膜を除去すると、同一のチップ上にＦＥＴ
と太陽電池が完成する。
以上のように、この発明は、基板とは異なるタイプ、濃
度の半導体を所望の分離島にエピタキシャル成長させる
ことができるので、基板電位の異なる素子、エピタキシ
ャル層を必要とする素子としない素子を一つのチップ上
に製作することができる半導体装置用材料をつくること
ができる。
度の半導体を所望の分離島にエピタキシャル成長させる
ことができるので、基板電位の異なる素子、エピタキシ
ャル層を必要とする素子としない素子を一つのチップ上
に製作することができる半導体装置用材料をつくること
ができる。
第１図ないし第９図は従来例の説明図、第１０図ないし
第１９図はこの発明の一実施例の説明図、第２０図はこ
の発明にかかる半導体装置用材料を利用した半導体装置
の構造説明図である。 １・・・単結晶半導体基板 １ａ＋ ｌａ’ ＋
ｌｂ・・・分離島 ２．２′・・・絶縁層 ３・・・支
持体 ４−５・・・エピタキシャル層 代理人 弁理士 松 本 武 彦 第２図 第６図 第８図 第９図
第１９図はこの発明の一実施例の説明図、第２０図はこ
の発明にかかる半導体装置用材料を利用した半導体装置
の構造説明図である。 １・・・単結晶半導体基板 １ａ＋ ｌａ’ ＋
ｌｂ・・・分離島 ２．２′・・・絶縁層 ３・・・支
持体 ４−５・・・エピタキシャル層 代理人 弁理士 松 本 武 彦 第２図 第６図 第８図 第９図
Claims (2)
- （１）単結晶半導体の分離島を有する基板の表面全面に
絶縁層を形成したのち、所望の分離島表面の絶縁層を除
去し、ついで全面に結晶成長をさせてさらにその上全面
に絶縁層を形成し、その後、前記所望の分離島以外の分
離島上の絶縁層と多結晶成長させた層を除き、最後に、
すべての分離島表面に残つていた絶縁層を除去する半導
体装置用材料の製法。 - （２）所望の分離島表面の絶縁層を除去する際に、その
分離島の厚みをも減じる特許請求の範囲第１項記載の半
導体装置用材料の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1292285A JPS61171148A (ja) | 1985-01-25 | 1985-01-25 | 半導体装置用材料の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1292285A JPS61171148A (ja) | 1985-01-25 | 1985-01-25 | 半導体装置用材料の製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61171148A true JPS61171148A (ja) | 1986-08-01 |
Family
ID=11818825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1292285A Pending JPS61171148A (ja) | 1985-01-25 | 1985-01-25 | 半導体装置用材料の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61171148A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59186340A (ja) * | 1983-04-07 | 1984-10-23 | Nec Corp | 相補形誘電体分離基板の製造方法 |
-
1985
- 1985-01-25 JP JP1292285A patent/JPS61171148A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59186340A (ja) * | 1983-04-07 | 1984-10-23 | Nec Corp | 相補形誘電体分離基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5131963A (en) | Silicon on insulator semiconductor composition containing thin synthetic diamone films | |
| CA1249074A (en) | Submerged wall isolation of silicon islands | |
| EP0182651B1 (en) | Semiconductor substrate | |
| CA2075020A1 (en) | Method for preparing semiconductor member | |
| JPH04106932A (ja) | バイポーラトランジスタの製造方法 | |
| US4569700A (en) | Method of manufacturing a stacked semiconductor device | |
| JPH01179342A (ja) | 複合半導体結晶体 | |
| KR880014691A (ko) | 반도체 장치의 제조방법 | |
| US4193836A (en) | Method for making semiconductor structure | |
| US4704186A (en) | Recessed oxide method for making a silicon-on-insulator substrate | |
| JPH05136017A (ja) | 半導体装置における基板の製造方法 | |
| US6194253B1 (en) | Method for fabrication of silicon on insulator substrates | |
| US4268348A (en) | Method for making semiconductor structure | |
| JPS61171148A (ja) | 半導体装置用材料の製法 | |
| US3913121A (en) | Semiconductor structure | |
| JPS6393174A (ja) | フオトダイオ−ド | |
| JPS5828731B2 (ja) | ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ | |
| US5789793A (en) | Dielectrically isolated well structures | |
| JPS6276646A (ja) | 半導体装置の製造方法 | |
| JPS6047239B2 (ja) | 単結晶シリコン薄膜の製造方法 | |
| JPS61182242A (ja) | 半導体装置の製造方法 | |
| JPS6134954A (ja) | 半導体装置用材料の製法 | |
| JPS6134971A (ja) | 半導体装置 | |
| JPH01238033A (ja) | 誘電体分離型半導体基板及びその製造方法 | |
| JPS60244036A (ja) | 半導体装置とその製造方法 |