JPS6117058B2 - - Google Patents
Info
- Publication number
- JPS6117058B2 JPS6117058B2 JP7950478A JP7950478A JPS6117058B2 JP S6117058 B2 JPS6117058 B2 JP S6117058B2 JP 7950478 A JP7950478 A JP 7950478A JP 7950478 A JP7950478 A JP 7950478A JP S6117058 B2 JPS6117058 B2 JP S6117058B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- signals
- parity
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 7
- 238000012937 correction Methods 0.000 description 36
- 238000001514 detection method Methods 0.000 description 11
- 238000012545 processing Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 108010076504 Protein Sorting Signals Proteins 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 208000011580 syndromic disease Diseases 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Error Detection And Correction (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Description
【発明の詳細な説明】
本発明は、例えばオーデイオ信号をデジタル符
号化して記録再生するに好適な信号記録再生方式
に関する。
号化して記録再生するに好適な信号記録再生方式
に関する。
近年、ビデオテープレコーダ（以下、VTRと
略記する）を利用して音楽や音声等の所謂オーデ
イオ信号をデジタル符号化して記録再生すること
が試みられている。この種の記録方式は一般に
PCM録音と称され、雑音、歪、ワウフラツタ等
の大幅な改善をはかり得るとして注目されてい
る。ところがVTRでは、磁気記録テープに付着
したごみや傷等によつてバースト状の信号欠損、
つまりドロツプアウトを生じることが多多ある。
このドロツプアウトは信号品質の劣化を始めとし
て、再生異常音を招いたりするもので何らかの補
償を行う必要がある。この為従来よりデータに冗
長度を持たせて誤り検出を行い、誤りを生じた信
号に対して誤り訂正や、誤り補正を行つたりして
いる。例えば６サンプルの信号に対して、２サン
プル毎にパリテイ信号を付けて誤り訂正を行わせ
たり、３サンプルに１つ６サンプルに１つのパリ
テイ信号を付けて誤り訂正を行わせるようにして
いる。この場合、一単位を構成するｍサンプルに
対してCRC等のチエツクコードを付加して誤り
検出を行つている。ところがVTRにあつては、
バースト状のエラーによつて連続した信号欠損を
生じることがある。このような連続した信号欠損
を防ぐ為、例えばデータを１サンプルづつ適度な
遅延を与えて、つまりインターリーブ操作を施し
てデータを分離して記録するようにしている。こ
のようなインターリーブによれば、等価的にエラ
ーの発生が分散され、連続したサンプルでのエラ
ーを防止することができる。
略記する）を利用して音楽や音声等の所謂オーデ
イオ信号をデジタル符号化して記録再生すること
が試みられている。この種の記録方式は一般に
PCM録音と称され、雑音、歪、ワウフラツタ等
の大幅な改善をはかり得るとして注目されてい
る。ところがVTRでは、磁気記録テープに付着
したごみや傷等によつてバースト状の信号欠損、
つまりドロツプアウトを生じることが多多ある。
このドロツプアウトは信号品質の劣化を始めとし
て、再生異常音を招いたりするもので何らかの補
償を行う必要がある。この為従来よりデータに冗
長度を持たせて誤り検出を行い、誤りを生じた信
号に対して誤り訂正や、誤り補正を行つたりして
いる。例えば６サンプルの信号に対して、２サン
プル毎にパリテイ信号を付けて誤り訂正を行わせ
たり、３サンプルに１つ６サンプルに１つのパリ
テイ信号を付けて誤り訂正を行わせるようにして
いる。この場合、一単位を構成するｍサンプルに
対してCRC等のチエツクコードを付加して誤り
検出を行つている。ところがVTRにあつては、
バースト状のエラーによつて連続した信号欠損を
生じることがある。このような連続した信号欠損
を防ぐ為、例えばデータを１サンプルづつ適度な
遅延を与えて、つまりインターリーブ操作を施し
てデータを分離して記録するようにしている。こ
のようなインターリーブによれば、等価的にエラ
ーの発生が分散され、連続したサンプルでのエラ
ーを防止することができる。
さて、従来、誤り訂正の為のパリテイ信号は次
のようにして加えられていた。ここで、６サンプ
ルに対して２つのパリテイ信号Ｐo，Ｑoを与える
ものとすると、従来、上記パリテイ信号は例えば
次のようにして定められていた。
のようにして加えられていた。ここで、６サンプ
ルに対して２つのパリテイ信号Ｐo，Ｑoを与える
ものとすると、従来、上記パリテイ信号は例えば
次のようにして定められていた。
Ｐo＝ＬoＲoＬo+1
Ｑo＝Ｒo+1Ｌo+2Ｒo+2
但し、はMOD2演算を示す。
そして、このようにしてパリテイ信号Ｐo，Ｑo
を付加した信号系列をＤワードのインターリーブ
を施こしたのち、例えばCRC信号を付加して記
録している。この記録される信号のフオーマツト
を第１図に示す。上記パリテイ信号Ｐo，Ｑoは時
系列に（サンプリングされた順序に）配列され、
一単位を構成する信号列（６サンプル）を時間的
に２つのブロツクに区分して、各々付加したもの
である。しかして、このような信号配列によれ
ば、一次平走査期間内における信号の誤り発生の
割合はランダムであると看做すことができる。と
ころがこのような記録方式にあつて、連続する６
サンプルのデータを含む、分散された各水平走査
期間のデータ系列に対して同時にバーストエラー
が生じた場合、前記パリテイ信号Ｐo，Ｑoによつ
て誤り訂正が不可能になる場合がある。この場合
にはエラーを生じたデータに対しては、例えばそ
の前後のデータによつて平均値補間したり、前置
ホールドしたりして誤り補正を行う必要が生じ
る。またこの誤り補正は１サンプルに対してのみ
行う場合は比較的容易に行い得るが、連続した２
サンプルに亘る場合には相当複雑な信号処理を要
する。
を付加した信号系列をＤワードのインターリーブ
を施こしたのち、例えばCRC信号を付加して記
録している。この記録される信号のフオーマツト
を第１図に示す。上記パリテイ信号Ｐo，Ｑoは時
系列に（サンプリングされた順序に）配列され、
一単位を構成する信号列（６サンプル）を時間的
に２つのブロツクに区分して、各々付加したもの
である。しかして、このような信号配列によれ
ば、一次平走査期間内における信号の誤り発生の
割合はランダムであると看做すことができる。と
ころがこのような記録方式にあつて、連続する６
サンプルのデータを含む、分散された各水平走査
期間のデータ系列に対して同時にバーストエラー
が生じた場合、前記パリテイ信号Ｐo，Ｑoによつ
て誤り訂正が不可能になる場合がある。この場合
にはエラーを生じたデータに対しては、例えばそ
の前後のデータによつて平均値補間したり、前置
ホールドしたりして誤り補正を行う必要が生じ
る。またこの誤り補正は１サンプルに対してのみ
行う場合は比較的容易に行い得るが、連続した２
サンプルに亘る場合には相当複雑な信号処理を要
する。
そこで、今、一水平走査期間におけるランダム
エラー率をＰとして、例えば６サンプル（２チヤ
ンネル信号、各３サンプル）に対して２つのパリ
テイ信号を付加した場合での誤り訂正が不可能に
なる回数について考察してみる。第２図はインタ
ーリーブによつて分散されたデータ（パリテイ信
号を含む）を有する水平走査期間の信号フオーマ
ツトを示したものである。この図から例えばｂに
示す水平走査期間と、ｃに示す水平走査期間とに
おいて同時にエラーが発生した場合、サンプル信
号（L1，R1，Ｌ2-D，Ｒ1-D，Ｌ3-3D，Ｒ2-3D，Ｌ3
−４Ｄ，Ｒ3-4D）の誤り訂正が不可能になることが
判る。つまり上記サンプル信号に対しては誤り補
正を行う必要が生じる。同様にして、ｂ，ｄ，
ｂ，ｅ…なる各条件における不可能回数が求めら
れる。このような誤り補正を必要とするデータエ
ラーが発生するケースについて、前記第２図から
その全てを抽出し、誤り補正に対する検知限を考
慮して、位置水平走査期間当り補正頻度を求めて
みると、 １サンプル補正の頻度 10P2 ２サンプル補正の頻度 2P2 となる。但し、上記Ｐは1TV水平走査期間でのエ
ラーの発生がほぼランダムであると看做した時
の、1TV水平走査期間でのランダムエラー率であ
る。そして、上記２サンプル補正は前述したよう
に複雑化を招き、問題がある。
エラー率をＰとして、例えば６サンプル（２チヤ
ンネル信号、各３サンプル）に対して２つのパリ
テイ信号を付加した場合での誤り訂正が不可能に
なる回数について考察してみる。第２図はインタ
ーリーブによつて分散されたデータ（パリテイ信
号を含む）を有する水平走査期間の信号フオーマ
ツトを示したものである。この図から例えばｂに
示す水平走査期間と、ｃに示す水平走査期間とに
おいて同時にエラーが発生した場合、サンプル信
号（L1，R1，Ｌ2-D，Ｒ1-D，Ｌ3-3D，Ｒ2-3D，Ｌ3
−４Ｄ，Ｒ3-4D）の誤り訂正が不可能になることが
判る。つまり上記サンプル信号に対しては誤り補
正を行う必要が生じる。同様にして、ｂ，ｄ，
ｂ，ｅ…なる各条件における不可能回数が求めら
れる。このような誤り補正を必要とするデータエ
ラーが発生するケースについて、前記第２図から
その全てを抽出し、誤り補正に対する検知限を考
慮して、位置水平走査期間当り補正頻度を求めて
みると、 １サンプル補正の頻度 10P2 ２サンプル補正の頻度 2P2 となる。但し、上記Ｐは1TV水平走査期間でのエ
ラーの発生がほぼランダムであると看做した時
の、1TV水平走査期間でのランダムエラー率であ
る。そして、上記２サンプル補正は前述したよう
に複雑化を招き、問題がある。
本発明はこのような事情に鑑みてなされたもの
で、その目的とするところは、パリテイ信号の付
加を工夫することによつて補正頻度の低減や２サ
ンプル補正の回数をなくして、簡易に誤り補正を
行うことのできるようにした信号記録再生方式を
実現し、提供することにある。
で、その目的とするところは、パリテイ信号の付
加を工夫することによつて補正頻度の低減や２サ
ンプル補正の回数をなくして、簡易に誤り補正を
行うことのできるようにした信号記録再生方式を
実現し、提供することにある。
本発明は、例えばステレオ２チヤンネルの信号
Ｌ，Ｒをデジタル符号化して記録再生するに際し
て、その信号系列｛L1，R1，L2，R2…Ｌo，Ｒ
o｝を信号群｛L1，L2，…Ｌo｝と信号群｛R1，
R2，…Ｒo｝とに分離する。そして、信号群
｛L1，L2，…Ｌo｝に対してパリテイ信号Ｐoを付
加し、信号群｛R1，R2，…Ｒo｝に対してパリテ
イ信号Ｑoを付加したのち、これらの各サンプル
値及びパリテイ信号をインターリーブし、更にチ
エツク信号を付加して記録するようにしたもので
ある。つまり一般的には一同期期間内のＮチヤン
ネル、Ｍ・Ｎサンプルのデータを、各チヤンネル
毎にＭサンプル抽出してそれぞれパリテイ信号を
付加したのちにインターリーブを行い、記録再生
するようにしたものである。従つてパリテイ信号
は ＰN＝ＡＮ １ Ｎ ２……ＡＮ Ｍ として与えられる。例えば、ステレオ２チヤンネ
ルの左信号Ｌと右信号Ｒとの各々３サンプルに対
してパリテイ信号Ｐo，Ｑoを付加するものとする
と、パリテイ信号Ｐo，Ｑoは次のように示され
る。
Ｌ，Ｒをデジタル符号化して記録再生するに際し
て、その信号系列｛L1，R1，L2，R2…Ｌo，Ｒ
o｝を信号群｛L1，L2，…Ｌo｝と信号群｛R1，
R2，…Ｒo｝とに分離する。そして、信号群
｛L1，L2，…Ｌo｝に対してパリテイ信号Ｐoを付
加し、信号群｛R1，R2，…Ｒo｝に対してパリテ
イ信号Ｑoを付加したのち、これらの各サンプル
値及びパリテイ信号をインターリーブし、更にチ
エツク信号を付加して記録するようにしたもので
ある。つまり一般的には一同期期間内のＮチヤン
ネル、Ｍ・Ｎサンプルのデータを、各チヤンネル
毎にＭサンプル抽出してそれぞれパリテイ信号を
付加したのちにインターリーブを行い、記録再生
するようにしたものである。従つてパリテイ信号
は ＰN＝ＡＮ １ Ｎ ２……ＡＮ Ｍ として与えられる。例えば、ステレオ２チヤンネ
ルの左信号Ｌと右信号Ｒとの各々３サンプルに対
してパリテイ信号Ｐo，Ｑoを付加するものとする
と、パリテイ信号Ｐo，Ｑoは次のように示され
る。
Ｐo＝ＬoＬo+1Ｌo+2
Ｑo＝ＲoＲo+1 o+2
そして、このようなパリテイ信号を付加したの
ち、インターリーブを施した場合での補正頻度
は、前記第２図から6P2と求められる。即ち、誤
り補正を必要とするデータエラーが発生するケー
スについて、前記第２図からその全てを抽出し、
誤り補正に対する検知限を考慮して位置水平走査
期間当り補正頻度を求めてみると、 １サンプル補正の頻度 6P2 ２サンプル補正の頻度 ０ となる。つまり、パリテイ信号を時系列なデータ
に対して分離して付加したことによつて、従来方
式に比し、その補正頻度、つまり訂正不可能な回
数を大幅に減らすことができる。従つて、複雑な
誤り補正処理を多く要することなく、簡易な誤り
訂正によつてデータの誤り補償を行うことができ
る。故に信号品質の劣化を招くことなく、簡単な
構成で記録再生装置を実現することができる。尚
パリテイ信号は、サンプルデータの排他的否定論
理和によつて求めるようにしてもよい。
ち、インターリーブを施した場合での補正頻度
は、前記第２図から6P2と求められる。即ち、誤
り補正を必要とするデータエラーが発生するケー
スについて、前記第２図からその全てを抽出し、
誤り補正に対する検知限を考慮して位置水平走査
期間当り補正頻度を求めてみると、 １サンプル補正の頻度 6P2 ２サンプル補正の頻度 ０ となる。つまり、パリテイ信号を時系列なデータ
に対して分離して付加したことによつて、従来方
式に比し、その補正頻度、つまり訂正不可能な回
数を大幅に減らすことができる。従つて、複雑な
誤り補正処理を多く要することなく、簡易な誤り
訂正によつてデータの誤り補償を行うことができ
る。故に信号品質の劣化を招くことなく、簡単な
構成で記録再生装置を実現することができる。尚
パリテイ信号は、サンプルデータの排他的否定論
理和によつて求めるようにしてもよい。
次に本発明方式を適用した実施例装置を第３図
を参照して説明する。
を参照して説明する。
第３図に示す装置は、ステレオ２チヤンネルの
信号Ｌ，Ｒをそれぞれ３サンプルづつ一同期期間
内に記録するようにしたものである。即ち、左信
号Ｌ、及び右信号Ｒはローパスフイルタ１ａ，１
ｂをそれぞれ介して20〔ｋHz〕に帯域制限された
のち、サンプルホールド回路２ａ，２ｂに供給さ
れている。このサンプルホールド回路２ａ，２ｂ
はクロツク信号発生回路３によつて作動制御さ
れ、上記各信号を例えば44.1〔ｋHz〕のサンプル
周期で標本化している。これらの各信号はスイツ
チ回路４を介して半周期位相づらし、つまり交互
に抽出されてＡ／Ｄ変換器５に供給されている。
このＡ／Ｄ変換器５はサンプリング信号を例えば
12ビツトの信号にデジタル化して出力している。
このＡ／Ｄ変換器５の出力データは排他的論理和
（EX―OR）回路６に入力され、後述するラツチ
データとの排他的論理和がとられている。上記ラ
ツチデータはEX―OR回路６の出力データを時分
割にラツチするラツチ回路７ａ，７ｂの出力で、
これらの各出力データはスイツチ回路８を介して
選択的にEX―OR回路６に供給されている。第４
図は上記EX―OR回路６、ラツチ回路７ａ，７
ｂ、スイツチ回路８からなるパリテイ信号付加回
路の動作タイミングを示すもので、ａはＡ／Ｄ変
換器５の出力データ（並列信号）、ｂはスイツチ
回路８の切換信号、ｃ及びｄはそれぞれラツチ回
路７ａ，７ｂのラツチパルスである。しかして、
前記Ａ／Ｄ変換器６の出力データ、及びラツチ回
路７ａ，７ｂの各出力データはマルチプレクサ９
に入力され、選択的に抽出されてメモリ１０に書
き込まれるようになつている。
信号Ｌ，Ｒをそれぞれ３サンプルづつ一同期期間
内に記録するようにしたものである。即ち、左信
号Ｌ、及び右信号Ｒはローパスフイルタ１ａ，１
ｂをそれぞれ介して20〔ｋHz〕に帯域制限された
のち、サンプルホールド回路２ａ，２ｂに供給さ
れている。このサンプルホールド回路２ａ，２ｂ
はクロツク信号発生回路３によつて作動制御さ
れ、上記各信号を例えば44.1〔ｋHz〕のサンプル
周期で標本化している。これらの各信号はスイツ
チ回路４を介して半周期位相づらし、つまり交互
に抽出されてＡ／Ｄ変換器５に供給されている。
このＡ／Ｄ変換器５はサンプリング信号を例えば
12ビツトの信号にデジタル化して出力している。
このＡ／Ｄ変換器５の出力データは排他的論理和
（EX―OR）回路６に入力され、後述するラツチ
データとの排他的論理和がとられている。上記ラ
ツチデータはEX―OR回路６の出力データを時分
割にラツチするラツチ回路７ａ，７ｂの出力で、
これらの各出力データはスイツチ回路８を介して
選択的にEX―OR回路６に供給されている。第４
図は上記EX―OR回路６、ラツチ回路７ａ，７
ｂ、スイツチ回路８からなるパリテイ信号付加回
路の動作タイミングを示すもので、ａはＡ／Ｄ変
換器５の出力データ（並列信号）、ｂはスイツチ
回路８の切換信号、ｃ及びｄはそれぞれラツチ回
路７ａ，７ｂのラツチパルスである。しかして、
前記Ａ／Ｄ変換器６の出力データ、及びラツチ回
路７ａ，７ｂの各出力データはマルチプレクサ９
に入力され、選択的に抽出されてメモリ１０に書
き込まれるようになつている。
このような回路によれば、一同期期間内におい
て、先ずラツチ回路７ａ，７ｂはクリア状態にあ
る。そして信号L1が出力されると、同信号はマ
ルチプレクサ９を介してメモリ１０に書き込まれ
ると共に、EX―OR回路６を介してラツチ回路７
ａにセツトされる。次に信号R1が出力される
と、同様にメモリ１０に書き込まれると共にEX
―OR回路６を介してラツチ回路７ｂにセツトさ
れる。そして信号L2が出力されるとEX―OR回路
６はラツチ回路７ａのラツチ出力を入力してL1
L2なる演算を行い、ラツチ回路７ａにセツト
する。同様にして信号R2，L2，R3についてもメ
モリ１０への書き込みとEX―OR処理が行われ
る。従つて６サンプルのデータがメモリ１０に書
き込まれた時点ではラツチ回路７ａにはL1L2
L3なるパリテイ信号が、そしてラツチ回路７
ｂにはR1R2R3なるパリテイ信号がそれぞれ
セツトされている。これらのパリテイ信号は前記
６サンプルのデータに続いて前記マルチプレクサ
９を介してメモリ１０に書き込まれる。従つてメ
モリ１０には信号L1，R1，L2，R2，L3，R3、そ
してパリテイ信号Ｐ、Ｑが順次書き込まれる。そ
して、これらの書き込みが終了したときには次の
同期信号L4，R4，L5，R5が同様にして順次書き
込まれる。
て、先ずラツチ回路７ａ，７ｂはクリア状態にあ
る。そして信号L1が出力されると、同信号はマ
ルチプレクサ９を介してメモリ１０に書き込まれ
ると共に、EX―OR回路６を介してラツチ回路７
ａにセツトされる。次に信号R1が出力される
と、同様にメモリ１０に書き込まれると共にEX
―OR回路６を介してラツチ回路７ｂにセツトさ
れる。そして信号L2が出力されるとEX―OR回路
６はラツチ回路７ａのラツチ出力を入力してL1
L2なる演算を行い、ラツチ回路７ａにセツト
する。同様にして信号R2，L2，R3についてもメ
モリ１０への書き込みとEX―OR処理が行われ
る。従つて６サンプルのデータがメモリ１０に書
き込まれた時点ではラツチ回路７ａにはL1L2
L3なるパリテイ信号が、そしてラツチ回路７
ｂにはR1R2R3なるパリテイ信号がそれぞれ
セツトされている。これらのパリテイ信号は前記
６サンプルのデータに続いて前記マルチプレクサ
９を介してメモリ１０に書き込まれる。従つてメ
モリ１０には信号L1，R1，L2，R2，L3，R3、そ
してパリテイ信号Ｐ、Ｑが順次書き込まれる。そ
して、これらの書き込みが終了したときには次の
同期信号L4，R4，L5，R5が同様にして順次書き
込まれる。
このようにして書き込まれた信号に対して、メ
モリ１０はインターリーブ操作を施こして、一同
期信号期間内に書き込まれる信号を出力する。こ
の信号は先に説明したように、例えば｛L1，Ｒ1-
Ｄ，Ｌ2-2D，Ｒ2-3D，Ｌ3-4D，Ｒ3-5D，Ｐ1-6D，Ｑ1
−７Ｄ｝ となる。これらの信号は並列直列（Ｐ／Ｓ）変換
器１１を介して直列信号に変換している。また
CRC信号発生回路１２は誤り検出の為のCRC信
号を発生し、同期信号発生回路１３からの同期こ
れらの信号は信号合成回路１４に入力されて前記
直列変換された信号列に付加され、VTR１５に
記録されている。
モリ１０はインターリーブ操作を施こして、一同
期信号期間内に書き込まれる信号を出力する。こ
の信号は先に説明したように、例えば｛L1，Ｒ1-
Ｄ，Ｌ2-2D，Ｒ2-3D，Ｌ3-4D，Ｒ3-5D，Ｐ1-6D，Ｑ1
−７Ｄ｝ となる。これらの信号は並列直列（Ｐ／Ｓ）変換
器１１を介して直列信号に変換している。また
CRC信号発生回路１２は誤り検出の為のCRC信
号を発生し、同期信号発生回路１３からの同期こ
れらの信号は信号合成回路１４に入力されて前記
直列変換された信号列に付加され、VTR１５に
記録されている。
一方、VTR１５から読み出された信号は同期
信号分離回路２１に供給されて同期信号が抽出さ
れている。クロツク信号発生回路２２は上記同期
信号を入力して後述する信号再生部の各部の動作
タイミングを制御している。またVTR１５から
再生された信号は波形整形回路２３を介して波形
整形されたのち、一方においてCRCチエツク回
路２４に入力されて前記CRC信号に基づく誤り
検出がなされ、他方において直列並列（Ｓ／Ｐ）
変換器２５を介して並列信号に変換されている。
この並列信号は遅延回路２６を介して、前記
CRC回路２４にて検出に要する時間だけ遅延さ
れ、メモリ２７に書き込まれている。前記CRC
回路２４は同期信号期間にエラーが存在する場
合、そのエラー検出情報を前記再生情報と共にメ
モリ２７に書き込んでいる。メモリ２７では、こ
れらの書き込まれた信号を逆インターリーブ処理
して、その時系列な信号形態に復元して読み出し
ている。このメモリ２７の出力はEX―OR回路２
８に入力されて後述するラツチ出力とのEX―OR
処理がなされている。このEX―OR処理出力はラ
ツチ回路２９ａ，２９ｂにそれぞれ時分割にラツ
チされ、スイツチ回路３０を介して選択的にEX
―OR回路２８に帰還されている。尚、これらの
回路は先に述べたパリテイ信号付加回路と同様に
機能するものである。
信号分離回路２１に供給されて同期信号が抽出さ
れている。クロツク信号発生回路２２は上記同期
信号を入力して後述する信号再生部の各部の動作
タイミングを制御している。またVTR１５から
再生された信号は波形整形回路２３を介して波形
整形されたのち、一方においてCRCチエツク回
路２４に入力されて前記CRC信号に基づく誤り
検出がなされ、他方において直列並列（Ｓ／Ｐ）
変換器２５を介して並列信号に変換されている。
この並列信号は遅延回路２６を介して、前記
CRC回路２４にて検出に要する時間だけ遅延さ
れ、メモリ２７に書き込まれている。前記CRC
回路２４は同期信号期間にエラーが存在する場
合、そのエラー検出情報を前記再生情報と共にメ
モリ２７に書き込んでいる。メモリ２７では、こ
れらの書き込まれた信号を逆インターリーブ処理
して、その時系列な信号形態に復元して読み出し
ている。このメモリ２７の出力はEX―OR回路２
８に入力されて後述するラツチ出力とのEX―OR
処理がなされている。このEX―OR処理出力はラ
ツチ回路２９ａ，２９ｂにそれぞれ時分割にラツ
チされ、スイツチ回路３０を介して選択的にEX
―OR回路２８に帰還されている。尚、これらの
回路は先に述べたパリテイ信号付加回路と同様に
機能するものである。
そして、前記ラツチ回路２９ａ，２９ｂにそれ
ぞれセツトされた前記パリテイ信号Ｐ，Ｑに基づ
く誤り検出結果は、ラツチ回路３１ａ，３１ｂに
それぞれセツトされたのち、マルチプレクサ３２
を介して選択的に読み出されている。即ち、前記
ラツチ回路３１ａ，３１ｂにそれぞれセツトされ
る情報は、データのシンドロームであり、 Ｐ*＝L1L2L3Ｐ Ｑ*＝R1R2R3Ｑ で示されるものである。そしてこのようなシンド
ローム情報がEX―OR回路３３に供給され、前記
メモリ２７から遅延回路３４を介した信号に加え
られる。このEX―OR回路３３は、例えば前記
CRC信号によつて信号L1が誤りを生じていると
判定した場合、エラー検出情報に基づいて誤りを
生じた情報信号Ｌ＊ １とＰ*との排他的論理和演算
を行つて正しい信号L1を得ている。つまり誤り
訂正を行つている。この誤り訂正を受けた信号、
若しくは前記遅延回路３４を介した信号はスイツ
チ回路３５を介して抽出され、ラツチ回路３６に
セツトされる。そして、誤り訂正不可能な信号に
対して補正回路３７は、例えば前置ホールドによ
つて誤り補正を行つている。
ぞれセツトされた前記パリテイ信号Ｐ，Ｑに基づ
く誤り検出結果は、ラツチ回路３１ａ，３１ｂに
それぞれセツトされたのち、マルチプレクサ３２
を介して選択的に読み出されている。即ち、前記
ラツチ回路３１ａ，３１ｂにそれぞれセツトされ
る情報は、データのシンドロームであり、 Ｐ*＝L1L2L3Ｐ Ｑ*＝R1R2R3Ｑ で示されるものである。そしてこのようなシンド
ローム情報がEX―OR回路３３に供給され、前記
メモリ２７から遅延回路３４を介した信号に加え
られる。このEX―OR回路３３は、例えば前記
CRC信号によつて信号L1が誤りを生じていると
判定した場合、エラー検出情報に基づいて誤りを
生じた情報信号Ｌ＊ １とＰ*との排他的論理和演算
を行つて正しい信号L1を得ている。つまり誤り
訂正を行つている。この誤り訂正を受けた信号、
若しくは前記遅延回路３４を介した信号はスイツ
チ回路３５を介して抽出され、ラツチ回路３６に
セツトされる。そして、誤り訂正不可能な信号に
対して補正回路３７は、例えば前置ホールドによ
つて誤り補正を行つている。
このようにして得られた誤りを生じなかつた信
号、誤り訂正された信号、そして誤り補正された
信号はＡ／Ｄ変換器３９を介し、スイツチ回路４
０によつて左右の信号に分離されたのちLPF４１
ａ，４１ｂを介して波されて出力される。かく
してここにVTR１５の再生出力を得ることがで
きる。
号、誤り訂正された信号、そして誤り補正された
信号はＡ／Ｄ変換器３９を介し、スイツチ回路４
０によつて左右の信号に分離されたのちLPF４１
ａ，４１ｂを介して波されて出力される。かく
してここにVTR１５の再生出力を得ることがで
きる。
尚、上記誤り訂正は、３サンプル信号のうち、
１サンプルが誤つた場合にだけ有効なものであ
る。従つて２サンプルの誤りがある場合には、誤
り数を例えばカウンタによつて計数し、その計数
値から誤り補正を行うように制御する。
１サンプルが誤つた場合にだけ有効なものであ
る。従つて２サンプルの誤りがある場合には、誤
り数を例えばカウンタによつて計数し、その計数
値から誤り補正を行うように制御する。
このように本装置によれば、単にパリテイ信号
を付加するデータを工夫することによつて誤り補
正回数を少くすることができる。しかも装置の構
成の複雑化を招くことなく、効果的な誤り補償を
施して、品質の高い信号を得ることができる。ま
た信号の区分もスイツチ回路の交互切換によつて
容易に制御することができ、その制御も容易であ
る。かくしてここに効果的な誤り補償を行つて信
号品質を十分に確保することのできる信号記録再
生装置を実現できる。
を付加するデータを工夫することによつて誤り補
正回数を少くすることができる。しかも装置の構
成の複雑化を招くことなく、効果的な誤り補償を
施して、品質の高い信号を得ることができる。ま
た信号の区分もスイツチ回路の交互切換によつて
容易に制御することができ、その制御も容易であ
る。かくしてここに効果的な誤り補償を行つて信
号品質を十分に確保することのできる信号記録再
生装置を実現できる。
尚、本発明は上記実施例に限定されるものでは
ない。例えば記録する信号のチヤンネル数や、各
チヤンネルのサンプル数、更にはサンプルデータ
のピツト数は仕様に応じて定めればよいことは勿
論のことである。またパリテイ信号も、例えば２
サンプルに１つ、３サンプル、４サンプルに１つ
と云うように適宜仕様に応じて用いればよく、そ
の数も限定されない。またパリテイ信号として排
他的否定論理和信号を用いてもよく、誤り検出信
号としてCRCだけでなくパリテイ信号を用いて
もよい。また信号伝送においても同様に適用する
ことができる。要するに本発明はその要旨を逸脱
しない範囲で種々変形して実施することができ
る。
ない。例えば記録する信号のチヤンネル数や、各
チヤンネルのサンプル数、更にはサンプルデータ
のピツト数は仕様に応じて定めればよいことは勿
論のことである。またパリテイ信号も、例えば２
サンプルに１つ、３サンプル、４サンプルに１つ
と云うように適宜仕様に応じて用いればよく、そ
の数も限定されない。またパリテイ信号として排
他的否定論理和信号を用いてもよく、誤り検出信
号としてCRCだけでなくパリテイ信号を用いて
もよい。また信号伝送においても同様に適用する
ことができる。要するに本発明はその要旨を逸脱
しない範囲で種々変形して実施することができ
る。
第１図は記録信号のフオーマツトを示す図、第
２図は誤り訂正不可能回数を説明する為の図、第
３図は実施例装置の概略構成図、第４図はパリテ
イ信号の付加動作を示すタイミング図である。 ５…Ａ／Ｄ変換器、６…EX―OR回路、７ａ，
７ｂ…ラツチ回路、８…スイツチ回路、９…マル
チプレクサ、１０…メモリ、１５…VTR、２４
…CRCチエツク回路、２７…メモリ、２８，３
３…EX―OR回路、２９ａ，２９ｂ，３１ａ，３
１ｂ…ラツチ回路、３０，３５…スイツチ回路、
３８…補正回路。
２図は誤り訂正不可能回数を説明する為の図、第
３図は実施例装置の概略構成図、第４図はパリテ
イ信号の付加動作を示すタイミング図である。 ５…Ａ／Ｄ変換器、６…EX―OR回路、７ａ，
７ｂ…ラツチ回路、８…スイツチ回路、９…マル
チプレクサ、１０…メモリ、１５…VTR、２４
…CRCチエツク回路、２７…メモリ、２８，３
３…EX―OR回路、２９ａ，２９ｂ，３１ａ，３
１ｂ…ラツチ回路、３０，３５…スイツチ回路、
３８…補正回路。
Claims (1)
- 【特許請求の範囲】 １ 複数チヤンネルの各データ系列を時分割に配
列してデイジタル記録再生するに際し、 前記各チヤンネルのデータ系列をそれぞれ所定
サンプル数づつ抽出し、これらの各チヤンネルの
サンプルデータ系列毎にそれぞれパリテイ信号を
付加した後、これらのパリテイ信号を含むサンプ
ルデータ系列を時分割に配列し、インターリーブ
処理した後、チエツク信号を付加して記録再生し
てなることを特徴とする信号記録再生方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7950478A JPS558625A (en) | 1978-06-30 | 1978-06-30 | Signal recording and reproducing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7950478A JPS558625A (en) | 1978-06-30 | 1978-06-30 | Signal recording and reproducing system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS558625A JPS558625A (en) | 1980-01-22 |
| JPS6117058B2 true JPS6117058B2 (ja) | 1986-05-06 |
Family
ID=13691756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7950478A Granted JPS558625A (en) | 1978-06-30 | 1978-06-30 | Signal recording and reproducing system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS558625A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56119550A (en) * | 1980-02-25 | 1981-09-19 | Sony Corp | Transmission method of pcm signal |
-
1978
- 1978-06-30 JP JP7950478A patent/JPS558625A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS558625A (en) | 1980-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4145683A (en) | Single track audio-digital recorder and circuit for use therein having error correction | |
| US4852102A (en) | Interleave sequence method | |
| US4224642A (en) | PCM Recording and reproducing method providing for dropout compensation | |
| EP0146639A1 (en) | Method and apparatus for recording digital data signal | |
| JPH0250547B2 (ja) | ||
| JPH07118159B2 (ja) | Ｐｃｍ信号記録方法 | |
| US4254500A (en) | Single track digital recorder and circuit for use therein having error correction | |
| US4292684A (en) | Format for digital tape recorder | |
| JPH01119127A (ja) | ディジタル信号伝送装置 | |
| JPH09161417A (ja) | ディジタルオーディオ信号処理装置および方法 | |
| JPS6161467B2 (ja) | ||
| EP0395125A2 (en) | A PCM recording and reproducing apparatus | |
| US5355132A (en) | Method for transmitting digital data | |
| JPS6136311B2 (ja) | ||
| JPS6118827B2 (ja) | ||
| JPS6117058B2 (ja) | ||
| US4853798A (en) | Method and apparatus for reproducing digital or analog signals | |
| JPH053773B2 (ja) | ||
| JPS6117060B2 (ja) | ||
| JP2675085B2 (ja) | 回転ヘッド形ｐｃｍレコーダの記録再生方法 | |
| JPS6137688B2 (ja) | ||
| JPS62271535A (ja) | デジタル信号処理方法 | |
| JPS60209973A (ja) | 回転ヘッド形磁気記録再生装置およびその記録再生方式 | |
| JPS62170078A (ja) | Ｐｃｍ音声信号記録再生装置 | |
| JPS5990440A (ja) | デ−タ伝送装置 |