JPS61165736A - 光マスタスレ−ブフリツプフロツプ回路 - Google Patents

光マスタスレ−ブフリツプフロツプ回路

Info

Publication number
JPS61165736A
JPS61165736A JP608785A JP608785A JPS61165736A JP S61165736 A JPS61165736 A JP S61165736A JP 608785 A JP608785 A JP 608785A JP 608785 A JP608785 A JP 608785A JP S61165736 A JPS61165736 A JP S61165736A
Authority
JP
Japan
Prior art keywords
semiconductor laser
bistable semiconductor
active layer
optical
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP608785A
Other languages
English (en)
Other versions
JPH0584491B2 (ja
Inventor
Kunio Nagashima
長島 邦雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP608785A priority Critical patent/JPS61165736A/ja
Priority to US06/818,932 priority patent/US4748630A/en
Priority to CA000499717A priority patent/CA1270561A/en
Priority to EP86100539A priority patent/EP0188290B1/en
Priority to DE8686100539T priority patent/DE3688433T2/de
Publication of JPS61165736A publication Critical patent/JPS61165736A/ja
Publication of JPH0584491B2 publication Critical patent/JPH0584491B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は電気のクロック信号にしたがって光のデータ信
号をラッチすることのできる光マスタースレーブフリッ
プ70ツブ回路に関する。
(従来技術とその問題点) 従来、電気信号の論理演算を高速で行うデバイスとして
は、カレント・スイッチを基本ブロックとしたカレント
モードロジックが知られており、更には近年GaAs 
FETやジョセフソン結合素子などを用いた超高速論理
演算デバイスの研究が進められている。
しかしながら、画像情報などの2次元的で大量なデータ
の高速ディジタル情報処理を電気信号で行うには、演算
速度・消費電力等の面で限界がある。
このため高速で2次元並列の情報処理に親和性のある光
信号を光のままディジタル情@処理することのできる光
論理演算デバイスの実現が望まれており、このような光
論理演算デバイスには光情報を読み書きすることのでき
る光メモリが不可欠である。このような光メモリとして
は、たとえば文献エレクトロニクスルター(Elect
ronics  Letter)第17巻741ページ
記載の双安定半導体レーザが知られている。
第7図は双安定半導体レーザの具体例を示す断面図であ
る。構造は通常用いられる電流注入形の半導体レーザと
ほぼ同じであり、例えばGaAlAs /GaAsやI
nGaAsP / InPを材料とするダブルへテロ接
合構造のレーザである。但し、電極701が一様ではな
く、一部に電流の注入されない部分702が存在してい
ることが通常の半導体レーザとは異なっている。上記電
流の非注入領域702は可飽和吸収体として働くので、
第7図の双安定半導体レーザでは注入電流i対光出力P
。特性にヒステリシス特性をもたせることができる。な
お、電極を不均一にするかわりに、発光領域である活性
居の部分に不均一性をもたせ、一部に可飽和吸収領域を
設置することにより同様な双安定特性をもたせることが
できる。
これらの双安定半導体レーザでは主入電流iを適当に選
ぶことによって、外部からの注入光Piに対する出射光
P。の特性にも双安定特性が得られる。
第8図(a) (b)は、第7図の双安定半導体レーザ
の動作を説明するための図である。第8図(a)は入射
光量Pi=0とした時の注入電流iと出射光量P。の関
係を示す図である。すなわち注入電流iを10から増加
させたときには1=iuで急激に出射光量P。が増加し
、逆に注入電流iを電量上の値から減少させた場合には
出射光量P。は1=idで急激にi減少するようなヒス
テリシス特性を示し1=i1)において出射光量P。お
よびPohの2つの安定点AおよびBを有する。第8図
(b)に示した800は第7図において注入電流i=籍
とした時の入射光量Piと出射光量P。の関係を示す。
すなわち出射光量P。−〇の第1の安定点Aにある時に
入射光量Piを0から増加させた場合は出射光量P。は
Pi”Piuで急激に増加し、以降入射光量Pi”Pi
hから減少させた場合には出射光量P。はほとんど減少
せずに出射光量P。=Pohの第2の安定点Bに移る。
第8図(a)における点A、 Bはそれぞれ第8図(b
)における点A、 Bと同一の点を表す。
第8図(a)において注入電流iの値をiwからibに
減少させると、第8図(b)の801に示すように入出
射光量特性は出射光量P。が立ち上がる入射光量Piが
PiuからPiu’に増加し、これにより双安定半導体
レーザPihの入射光量によってセットすることが不可
能となる。
第9図は第7図に示した双安定半導体レーザを用いた従
来技術による光マスタスレーブフリップフロップ回路を
示す図であり、第10図は第9図に示した光マスタスレ
ー1フリップ70ツブ回路の動作を説明するためのタイ
ムチャートである。
第10図によれば第9図に示した光マスタスレーブフリ
ップフロップ回路の入力には光信号D1が加えられてお
り、可変電流源900および901を制御することによ
って光信号D1をラッチし光信号Q2として出力する。
第9図に示した双安定半導体レーザ902および903
には、第10図に示すようにそれぞれ可変電流源900
および901によって第8図(a)に示した電流値ib
の注入電流が供給されており、これにより双安定半導体
レーザ902および903は第8図に示す安定点Aある
いはBのいずれか一点を保持することにより、それぞれ
Xn、xn−1の光情報を記憶しているものとする。
ここで注入電流T2の値を第8図(a)に示す10に減
少させると、双安定半導体レーザ903は第8図(a)
のA。
Bいずれの安定点にあっても出射光量Q2は0となる。
この後に注入電流T2の値を第8図(a)に示すiwに
増加させると、双安定半導体レーザ903の活性層の一
端904にはアイソレータ905を通して双安定半導体
レーザ902に蓄えられている光量@Xn−1が光信号
Q1として加えられており、光信号Q1の光量P。hを
第8図(b)に有する光量PiuとPiu・との間の値
を選ぶことにより、光情報X n−1は双安定半導体レ
ーザ903に記憶され活性層の一端904および他端9
09から光信号Q2として出力する。次に双安定半導体
レーザ902の注入電流T1を第8図(a)に示すi(
に減少させると同様にして出射光量Q1は0となる。こ
の後に注入電流T1の値を第8図(a)に示すiwに増
加させると、双安定半導体レーザ902の活性層の一端
906にはアイソレータ907を通して光情報Xn+1
を有する光信号D1が加えられており、光信号D1の光
量を第8図(b)に示すPihに選ぶことにより光情報
Xn+1は双安定半導体レーザ902に記憶され活性層
の一端906および他端908から光信号Q1として出
力する。
このよにして第9図に示した光マスクスレーブフリップ
フロップ回路は、注入電流T2を制御することにより双
安定半導体レーザ902に記憶されている光情報xnを
双安定半導体レーザ903に移し、圧入電流T1を制御
することにより入力に加えられた光情報Xn+1を双安
定半導体レーザ902にラッチする。
第9図において双安定半導体レーザ903は活性層の両
端から光信号Q2を出射しており、アイソレータ905
を除去すると双安定半導体レーザ902の活性層の一端
には入力光信号D1が、活性層の他端には双安定半導体
レーザ904の出力光信号Q2がそれぞれ加えられるこ
ととなり、注入電流T1を電流値iwに増加させた際に
、2つの光信号D1およびQ2の論理和が記憶されてし
まう。このため第9図に示した光マ   □スタスレー
ブフリップフロツプ回路においては、光アイソレータ9
05が不可決であり、これによって回路が複雑となり集
積化を妨げる大きな原因となっている。
(発明の目的) 本発明の目的は光アイソレータが不要で集積化の容易な
光マスタスレーブフリップフロップ回路を提供すること
にある。
更に本発明の目的は電気のタロツク信号に従ってデータ
光信号を左右にシフトすることのできる光マスクスレー
ブフリップフロップ回路を提供することにある。
(発明の構成) 本発明によれば活性層の一端に入力光信号が入射され、
溝により電極が共振軸方向に前記活性層の一端から第1
及び第2の電極に分割された第1の双安定半導体レーザ
と1、前記第1の双安定半導体レーザの活性層の他端に
活性層の一端を接し、溝により電極が共振軸方向に前記
活性層の一端から第1及び第2の電極に分割され活性層
の他端から出力光信号を出射する第2の双安定半導体レ
ーザと、前記第1乃TF笛9の3Xl害室半屯休レーザ
の第1の電極にそれぞれ注入電流を供給する第1及び第
2の可変定電流源と、前記第1及び第2の双安定半導体
レーザの第2の電極にそれぞれ注入電流を供給する第1
及び第2の定電流源とを少なくとも有することを特徴と
する光マスタスレーブフリップフロップ回路が得られる
また、本発明によれば活性層の一端に第1の光入力信号
が入射されるとともに前記活性層の他端から光出力信号
を出射し、溝により電極が共振軸方向に第1及び第2の
電極に分割された第1の双安定半導体レーザと、前記第
1の双安定半導体レーザの活性層の他端に活性層の一端
を接し、溝により電極が共振軸方向に第1及び第2の電
極に分割され活性層の他端から第2の光出力信号を出射
するとともに、前記活性層の他端に第2の光信号が入射
される第2の双安定半導体レーザと、前記第1の双安定
半導体レーザの第1及び第2の電極ならびに、前記第2
の双安定半導体レーザの第1及び第2の電極にそれぞれ
注入電流を供給する第1、第2、第3、第4の可変電流
源とを少なくとも有することを特徴とする特マスタスレ
ーブフリップ70ツブ回路が得られる。
(実施例) 以下本発明の実施例について図面を参照して詳細に説明
する。
第5図は本発明に用いる双安定半導体レーザの具体例を
示す断面図である。構造は第7図に示した双安定半導体
レーザ700とほぼ同じであるが、電極が共振軸方向に
電極501と電極502の2つに分割されていることが
第7図に示したものと異なっている。このような双安定
半導体レーザとしては昭和57年度電子通信学会光・電
波部門全国大会講演論文集(分冊2)272番に述べら
れているものが知られている。
第5図に示した双安定半導体レーザ500の電極501
および502にはそれぞれ注入電流11及び12が供給
されており、活性層503の一端504および他端50
5にそれぞれ入射、2つの光信号P1およびP2のいづ
れか一方の値を記憶し活性層503の両端から光信号p
oを出射する。
第6図は第5図に示した双安定半導体レーザの特性を示
す図である。第6図(a)に示すように第5図に示した
は双安定半導体レーザ500は入射光量pH=: 0、
注入電流i2= i2bとしたときに注入電流11と出
射光量P0との間に、600で示すヒステリシス特性を
有し、注入電流11の値をixbに設定することによっ
て、2つ安定点AおよびBを示す。第6図(b)は注入
電流12=12bとした時の入射光量P1と出射光量P
。との関係を示す図であり、12=12bとした時の入
射光量P1と出射光量第5図に示した双安定半導体レー
ザ500は、?主入電流11の値を第6図(a)に示し
た11bの値に設定することにより第6図(b)に60
1で示す特性を有する。ここで注入電流11の値を第6
図(a)に示す11wに設定すると、双安定半導体レー
ザ500は第6図(b)に602で示した特性を示す。
一方、第6図(c)に示すように第5図に示した双安定
半導体レーザ500は、また入射光量p2= o、注入
電流iz= i2bとした時に注入電流12と出射光量
P。どの間に第6図(C)に603で示すヒステリシス
特性を有し、注入電流12の値を12bに設定すること
によって、2つの安定点AおよびBを示す。第6図(d
)は注入電流ix= ilbとした時の入射光量P2と
出射光量P。どの関係を示す図であり、第5図に示した
双安定半導体レーザ500は、注入電流12の値を第6
図(e)に示した12bの値に設定することにより第6
図(d)に604で示す特性を有する。ここで注入電流
12の値を第6図(c)に示すj2w4こ設定すると、
双安定半導体レーザ500は603で示す特性を示す。
第6図(a)における点A、 Bは、それぞれ第6図(
b)〜(d)における点A、  Bと同一の点を表す。
第1図は本発明の第1の実施例を示す図であり、第2図
は第1図に示した本発明の第1の実施例の動作を説明す
るためのタイムチャートである。
第2図によれば第1図に示した本発明による光マスタス
レーブフリップ70ツブ回路の入力には光信号D1が加
えられており、可変電流源100および101を制御す
ることによって光信号D1をラッチし光信号Q2として
出力する。
第1図に示した双安定半導体レーザ102の電極10り
七 )−fk”l^A1−I+π丁泣i叶(太る匿1n
^半」 トスに一つ頷慴六べ匿105によって、それぞ
れ記入電流T1、T1’が供給されており、双安定半導
体レーザ106の電極107および108には可変定電
流源101および定電流源109によって、それぞれ記
入電流T2、T2’が供給されている。
第1図に示した本発明の実施例においては、)主入電流
T1およびT2を第9図に示した注入電流T1およびT
2と同様に制御することにより、双安定半導体レーザ1
02に記憶されている光情報xnを双安定半導体レーザ
106に移し、入力に加えられた光情報Xn+1を双安
定半導体レーザ102にラッチすることができる。
第9図において双安定半導体レーザ102には活性層の
一端110には入力光信号D1が、活性層の他端111
には双安定半導体レーザ106の出力光信号Q2が  
 ・加えられているが、注入電流T1、T1’の値をそ
れぞれ第6図(a)、(C)に示したilw、i2bに
設定することによって入力光信号D1のみをラッチする
ことができる。
第3図は本発明の第2の実施例を示す図である。
第3図において第1図と同一の番号を付けたものは第3
図と同一の構成要素を示す。第2図および第4図は第3
図に示した本発明の第2の実施例の動作を説明するため
のタイムチャートである。第2図によれば、第3図に示
した本発明の第2の実施例においては、第1図に示した
第1の実施例と同様に注入電流T1およびT2を制御す
ることにより、双安定半導体レーザ102に記憶されて
いる光情報Xnを双安定半導体レーザ106に移し、双
安定半導体レーザ102の活性層の一端110に加えら
れた入力光信号Xn+1を双安定半導体レーザ102に
ラッチすることができる。
第3図に示した本発明の第2の実施例は更に第4図に示
すように、注入電流T1およびT2の値を第6図(b)
に示した一定値11bに設定し、可変電流源300およ
び301により注入電流T1’およびT2′を制御する
ことにより双安定半導体レーザ106に記憶されている
光量?G Xn’を双安定半導体レーザ102に移し、
双安定半導体レーザ106の活性層の一端302に加え
られた入力光信号Xn+1’   を双安定半導体レー
ザ106にラッチすることができる。
第3図に示した本発明の第2の実施例においては、双安
定半導体レーザ106にも活性層の一端302および他
端303にそれぞれ入力光信号D2’および双安定半導
体レーザ102の出力光信号Q1が同時に加えられるか
、注入電流T2およびT2′のいずれか一方をそれぞれ
第6図(a)、(C)に示した電流値itbおよびi2
bに設定することによって、入力光信号D2’および出
力光信号Q1のいずれか一方を記憶することができる。
(発明の効果) 以上述べたように第1図に示した本発明の第1の実施例
においては、アイソレータが不要で集積化が容易な構成
が得られる。
更に第3図に示した本発明の第2の実施例においては、
注入電流T1、T2を制御するがT1′、T2′を制御
   □するかによって、光信号を右あるいは左のいず
れか一方にシフトすることができる。
【図面の簡単な説明】
第1図は本発明の第1の実施例を示す図、第2図は第1
図に示した本発明の第1の実施例の動作を説明するため
の図、第3図は本発明の第2の実施例を示す図、第4図
は第3図に示した本発明の第2の実施例の動作を説明す
るための図、第5図は双安定半導体レーザ102および
106の具体例を示す断面図、第6図は第5図に示した
双安定半導体レーザの特性を示す図、第7図は双安定半
導体レーザ902および903の具体例を示す断面図、
第8図は第7図に示した双安定半導体レーザの特性を示
す図、第9図は従来技術による光マスタスレーブフリッ
プフロップ回路の一例を示す図、第10図は第9図に示
した光マろタスレーブフリップフロツプ回路の動作を説
明するための図である。 図において 100、101.300.301.900.901・・
・・・ 可変電流源105、109         
・四 定電流源102、106.500.700.90
2.903・曲 双安定半導体レーザ 905、907         、、、−0   ア
イソレータである。 ・   ビ′入 代理人弁理士内原  ■!L ’:’ 、l;’:’;
+ノ\、−1 享  1  図 T:  12b Q2rXn−+      Xn 藁  3  図 l  hb T2 1zb Q、ヤスシー      x; ゛ 5θl、5θ2:電秒 5θ3  : 法、l 亭 7 図 (a) P。 (b) 享  to   図

Claims (1)

  1. 【特許請求の範囲】 1、活性層の一端に入力光信号が入射され、溝により電
    極が共振軸方向に前記活性層の一端から第1及び第2の
    電極に分割された第1の双安定半導体レーザと、前記第
    1の双安定半導体レーザの活性層の他端に活性層の一端
    を接し、溝により電極が共振軸方向に前記活性層の一端
    から第1及び第2の電極に分割され活性層の他端から出
    力光信号を出射する第2の双安定半導体レーザと、前記
    第1及び第2の双安定半導体レーザの第1の電極にそれ
    ぞれ注入電流を供給する第1及び第2の可変定電流源と
    、前記第1及び第2の双安定半導体レーザの第2の電極
    にそれぞれ注入電流を供給する第1及び第2の定電流源
    とを少なくとも有することを特徴とする光マスタスレー
    ブフリップフロップ回路。 2、活性層の一端に第1の光入力信号が入射されるとと
    もに前記活性層の他端から光出力信号を出射し、溝によ
    り電極が共振軸方向に第1及び第2の電極に分割された
    第1の双安定半導体レーザと、前記第1の双安定半導体
    レーザの活性層の他端に活性層の一端を接し、溝により
    電極が共振軸方向に第1及び第2の電極に分割され活性
    層の他端から第2の光出力信号を出射するとともに、前
    記活性層の他端に第2の光信号が入射される第2の双安
    定半導体レーザと、前記第1の双安定半導体レーザの第
    1及び第2の電極ならびに、前記第2の双安定半導体レ
    ーザの第1及び第2の電極にそれぞれ注入電流を供給す
    る第1、第2、第3、第4の可変電流源とを少なくとも
    有することを特徴とする光マスタスレーブフリップフロ
    ップ回路。
JP608785A 1985-01-17 1985-01-17 光マスタスレ−ブフリツプフロツプ回路 Granted JPS61165736A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP608785A JPS61165736A (ja) 1985-01-17 1985-01-17 光マスタスレ−ブフリツプフロツプ回路
US06/818,932 US4748630A (en) 1985-01-17 1986-01-15 Optical memory device comprising a semiconductor laser having bistability and two injection current sources for individually controlling the bistability
CA000499717A CA1270561A (en) 1985-01-17 1986-01-16 Optical memory device comprising a semiconductor laser having bistability and two injection current sources
EP86100539A EP0188290B1 (en) 1985-01-17 1986-01-17 Optical memory device comprising a semiconductor laser having bistability and two injection current sources for individually controlling the bistability
DE8686100539T DE3688433T2 (de) 1985-01-17 1986-01-17 Optischer speicher mit einem bistabilen halbleiterlaser und zwei injektionsstromquellen zur individuellen kontrolle de bistabilitaet.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP608785A JPS61165736A (ja) 1985-01-17 1985-01-17 光マスタスレ−ブフリツプフロツプ回路

Publications (2)

Publication Number Publication Date
JPS61165736A true JPS61165736A (ja) 1986-07-26
JPH0584491B2 JPH0584491B2 (ja) 1993-12-02

Family

ID=11628752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP608785A Granted JPS61165736A (ja) 1985-01-17 1985-01-17 光マスタスレ−ブフリツプフロツプ回路

Country Status (1)

Country Link
JP (1) JPS61165736A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0277033A (ja) * 1988-08-02 1990-03-16 Fujitsu Ltd 光データ処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0277033A (ja) * 1988-08-02 1990-03-16 Fujitsu Ltd 光データ処理装置

Also Published As

Publication number Publication date
JPH0584491B2 (ja) 1993-12-02

Similar Documents

Publication Publication Date Title
US3259761A (en) Integrated circuit logic
US4748630A (en) Optical memory device comprising a semiconductor laser having bistability and two injection current sources for individually controlling the bistability
US3351782A (en) Multiple emitter transistorized logic circuitry
CA1235504A (en) Data storage element having input and output ports isolated from regenerative circuit
US3728560A (en) Bistable multivibrator circuit
US4761060A (en) Optical delay type flipflop and shift register using it
JPS61165736A (ja) 光マスタスレ−ブフリツプフロツプ回路
US3984702A (en) N-bit register system using CML circuits
JPH0797194B2 (ja) 光信号シフト回路
US4802175A (en) Opto-electric logic elements
JPS59223015A (ja) 光jkフリツプフロツプ回路
JPS60229387A (ja) 光情報記憶回路
JPH0666510B2 (ja) 光メモリ書き込み方式
JPS61153900A (ja) 光情報記憶回路
JPS59168421A (ja) 光セツトリセツトフリツプフロツプ回路
JPS59207739A (ja) 光dラツチ回路
JPH0236610A (ja) マスタースレーブ型dタイプフリップフロップ回路
JPS61118731A (ja) 光双安定半導体レ−ザ装置
JPS6165224A (ja) 光インバ−タ
JPS59164533A (ja) 光セツトリセツトフリツプフロツプ回路
KR102264515B1 (ko) 멀티비트 광학 컴퓨팅 시스템
JPS61118732A (ja) 光双安定半導体素子
JPS5831590A (ja) 光機能素子
JPS62157014A (ja) 光論理素子
JPS60112311A (ja) 光マスタ−スレ−ブdフリップフロップ