JPH0584491B2 - - Google Patents

Info

Publication number
JPH0584491B2
JPH0584491B2 JP608785A JP608785A JPH0584491B2 JP H0584491 B2 JPH0584491 B2 JP H0584491B2 JP 608785 A JP608785 A JP 608785A JP 608785 A JP608785 A JP 608785A JP H0584491 B2 JPH0584491 B2 JP H0584491B2
Authority
JP
Japan
Prior art keywords
semiconductor laser
bistable semiconductor
active layer
optical
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP608785A
Other languages
English (en)
Other versions
JPS61165736A (ja
Inventor
Kunio Nagashima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP608785A priority Critical patent/JPS61165736A/ja
Priority to US06/818,932 priority patent/US4748630A/en
Priority to CA000499717A priority patent/CA1270561A/en
Priority to EP86100539A priority patent/EP0188290B1/en
Priority to DE8686100539T priority patent/DE3688433T2/de
Publication of JPS61165736A publication Critical patent/JPS61165736A/ja
Publication of JPH0584491B2 publication Critical patent/JPH0584491B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は電気のクロツク信号にしたがつて光の
データ信号をラツチすることのできる光マスター
スレーブフリツプフロツプ回路に関する。
(従来技術とその問題点) 従来、電気信号の論理演算を高速で行うデバイ
スとしては、カレント・スイツチを基本ブロツク
としたカレントモードロジツクが知られており、
更には近年GaAs FETやジヨセフソン結合素子
などを用いた超高速論理演算デバイスの研究が進
められている。
しかしながら、画像情報などの2次元的で大量
なデータの高速デイジタル情報処理を電気信号で
行うには、演算速度・消費電力等の面で限界があ
る。このため高速で2次元並列の情報処理に親和
性のある光信号を光のままデイジタル情報処理す
ることのできる光論理演算デバイスの実現が望ま
れており、このような光論理演算デバイスには光
情報を読み書きすることのできる光メモリが不可
欠である。このような光メモリとしては、たとえ
ば文献エレクトロニクス・レター(Electronics
Letter)第17巻741ページ記載の双安定半導体レ
ーザが知られている。
第7図は双安定半導体レーザの具体例を示す断
面図である。構造は通常用いられる電流注入形の
半導体レーザとほぼ同じであり、例えばGaAlA
s/GaAsやInGaAsP/InPを材料とするダブルヘテ
ロ接合構造のレーザである。但し、電極701が
一様ではなく、一部に電流の注入されない部分7
02が存在していることが通常の半導体レーザと
は異なつている。上記電流の非注入領域702は
可飽和吸収体として働くので、第7図の双安定半
導体レーザでは注入電流i対光出力P0特性にヒ
ステリシス特性をもたせることができる。なお、
電極を不均一にするかわりに、発光領域である活
性層の部分に不均一性をもたせ、一部に可飽和吸
収領域を設置することにより同様な双安定特性を
もたせることができる。これらの双安定半導体レ
ーザでは注入電流iを適当に選ぶことによつて、
外部からの注入光Piに対する出射光P0の特性にも
双安定特性が得られる。
第8図a,bは、第7図の双安定半導体レーザ
の動作を説明するための図である。第8図aは入
射光量Pi=0とした時の注入電流iと出射光量P0
の関係を示す図である。すなわち注入電流iをic
から増加させたときにはi=iuで急激に出射光量
P0が増加し、逆に注入電流iをiu以上の値から減
少させた場合には出射光量P0はi=idで急激に減
少するようなヒステリシス特性を示しi=ibにお
いて出射光量P0およびPphの2つの安定点Aおよ
びBを有する。第8図bに示した800は第7図に
おいて注入電流i=iwとした時の入射光量Piと出
射光量P0の関係を示す。すなわち出射光量P0
0の第1の安全点Aにある時に入射光量Piを0か
ら増加させた場合は出射光量P0はPi=Piuで急激
に増加し、以降入射光量Pi=Pihから減少させた
場合には出射光量P0はほとんど減少せずに出射
光量P0=Pphの第2の安定点Bに移る。第8図a
における点A,Bはそれぞれ第8図bにおける点
A,Bと同一の点を表す。
第8図aにおいて注入電流iの値をiwからib
減少させると、第8図bの801に示すように入
出射光量特性は出射光量P0が立ち上がる入射光
量PiがPiuからPiu′に増加し、これにより双安定半
導体レーザPihの入射光量によつてセツトするこ
とが不可能となる。
第9図は第7図に示した双安定半導体レーザを
用いた従来技術による光マスタスレーブフリツプ
フロツプ回路を示す図であり、第10図は第9図
に示した光マスタスレーブフリツプフロツプ回路
の動作を説明するためのタイムチヤートである。
第10図によれば第9図に示した光マスタスレ
ーブフリツプフロツプ回路の入力には光信号D1
が加えられており、可変電流源900および90
1を制御することによつて光信号D1をラツチし
光信号Q2として出力する。
第9図に示した双安定半導体レーザ902およ
び903には、第10図に示すようにそれぞれ可
変電流源900および901によつて第8図aに
示した電流値ibの注入電流が供給されており、こ
れにより双安定半導体レーザ902および903
は第8図に示す安定点AあるいはBのいずれか一
点を保持することにより、それぞれXo,Xo-1
光情報を記憶しているものとする。
ここで注入電流T2の値を第8図aに示すicに減
少させると、双安定半導体レーザ903は第8図
aのA,Bいずれの安定点にあつても出射光量
Q2は0となる。この後に的入電流T2の値を第8
図aに示すiwに増加させると、双安定半導体レー
ザ903の活性層の一端904にはアイソレータ
905を通して双安定半導体レーザ902に蓄え
られている光情報Xo-1が光信号Q1として加えら
れており、光信号Q1の光量Pphを第8図bに有す
る光量PiuとPiu′との間の値を選ぶことにより、光
情報Xo-1は双安定半導体レーザ903に記憶さ
れ活性層の一端904および他端909から光信
号Q2として出力する。次に双安定半導体レーザ
902の注入電流T1を第8図aに示すicに減少さ
せると同様にして出射光量Q1は0となる。この
後に注入電流T1の第8図aに示すiwに増加させ
ると、双安定半導体レーザ902の活性層の一端
906にはアイソレータ907を通して光情報
Xo+1を有する光信号D1が加えられており、光信
号D1の光量を第8図bに示すPihに選ぶことによ
り光情報Xo+1は双安定半導体レーザ902に記
憶され活性層の一端906および他端908から
光信号Q1として出力する。
このよにして第9図に示した光マスタスレーブ
フリツプフロツプ回路は、注入電流T2を制御す
ることにより双安定半導体レーザ902に記憶さ
れている光情報Xoを双安定半導体レーザ903
に移し、注入電流T1を制御することにより入力
に加えられた光情報Xo+1を双安定半導体レーザ
902にラツチする。
第9図において双安定半導体レーザ903は活
性層の両端から光信号Q2を出射しており、アイ
ソレータ905を除去すると双安定半導体レーザ
902の活性層の一端には入力光信号D1が、活
性層の他端には双安定半導体レーザ904の出力
光信号Q2がそれぞれ加えられることとなり、注
入電流T1を電流値iwに増加させた際に、2つの
光信号D1およびQ2の論理和が記憶されてしまう。
このため第9図に示した光マスタスレーブフリツ
プフロツプ回路においては、光アイソレータ90
5が不可決であり、これによつて回路が複雑とな
り集積化を妨げる大きな原因となつている。
(発明の目的) 本発明の目的は光アイロレータが不要で集積化
の容易な光マスタスレーブフリツプフロツプ回路
を提供することにある。
更に本発明の目的は電気のクロツク信号に従つ
てデータ光信号を左右にシフトすることのできる
光マスタスレーブフリツプフロツプ回路を提供す
ることにある。
(発明の構成) 本発明によれば活性層の一端に入力光信号が入
射され、溝により電極が共振軸方向に前記活性層
の一端から第1及び第2の電極に分割された第1
の双安定半導体レーザと、前記第1の双安定半導
体レーザの活性層の他端に活性層の一端を接し、
溝により電極が共振軸方向に前記活性層の一端か
ら第1及び第2の電極に分割され活性層の他端か
ら出力光信号を出射する第2の双安定半導体レー
ザと、前記第1及び第2の双安定半導体レーザの
第1の電極にそれぞれ注入電流を供給する第1及
び第2の可変定電流源と、前記第1及び第2の双
安定半導体レーザの第2の電極にそれぞれ注入電
流を供給する第1及び第2の定電流源とを少なく
とも有することを特徴とする光マスタスレーブフ
リツプフロツプ回路が得られる。
また、本発明によれば活性層の一端に第1の光
入力信号が入射されるとともに前記活性層の他端
から光出力信号を出射し、溝により電極が共振軸
方向に第1及び第2の電極に分割された第1の双
安定半導体レーザと、前記第1の双安定半導体レ
ーザの活性層の他端に活性層の一端を接し、溝に
より電極が共振軸方向に第1及び第2の電極に分
割され活性層の他端から第2の光出力信号を出射
するとともに、前記活性層の他端に第2の光信号
が入射される第2の双安定半導体レーザと、前記
第1の双安定半導体レーザの第1及び第2の電極
ならびに、前記第2の双安定半導体レーザの第1
及び第2の電極にそれぞれ注入電流を供給する第
1、第2、第3、第4の可変電流源とを少なくと
も有することを特徴とする光マスタスレーブフリ
ツプフロツプ回路が得られる。
(実施例) 以下本発明の実施例について図面を参照して詳
細に説明する。
第5図は本発明に用いる双安定半導体レーザの
具体例を示す断面図である。構造は第7図に示し
た双安定半導体レーザ700とほぼ同じである
が、電極が共振軸方向に電極501と電極502
の2つに分割されていることが第7図に示したも
のと異なつている。このような双安定半導体レー
ザとしては昭和57年度電子通信学会光・電波部門
全国大会講演論文集(分冊2)272番に述べられ
ているものが知られている。
第5図に示した双安定半導体レーザ500の電
極501および502にはそれぞれ注入電流i1
びi2が供給されており、活性層503の一端50
4および他端505にそれぞれ入射、2つの光信
号P1およびP2のいづれか一方の値を記憶し活性
層503の両端から光信号P0を出射する。
第6図は第5図に示した双安定半導体レーザの
特性を示す図である。第6図aに示すように第5
図に示したは双安定半導体レーザ500は入射光
量Pi=0、注入電流i2=i2bとしたときに注入電流
i1と出射光量P0との間に、600で示すヒステリ
シス特性を有し、注入電流i1の値をi1bに設定する
ことによつて、2つ安定点AおよびBを示す。第
6図bは注入電流i2=i2bとした時の入射光量P1
入射光量P0との関係を示す図であり、i2=i2bとし
た時の入射光量P1と出射光量第5図に示した双
安定半導体レーザ500は、注入電流i1の値を第
6図aに示したi1bの値に設定することにより第
6図bに601で示す特性を有する。ここで注入
電流i1の値を第6図aに示すi1wに設定すると、双
安定半導体レーザ500は第6図bに602で示
した特性を示す。
一方、第6図cに示すように第5図に示した双
安定半導体レーザ500は、また入射光量P2
0、注入電流i2=i2bとした時に注入電流i2と出射
光量P0との間に第6図cに603で示すヒステ
リシス特性を有し、注入電流i2の値をi2bに設定す
ることによつて、2つの安定点AおよびBを示
す。第6図dは注入電流i1=i1bとした時の入射光
量P2と出射光量P0との関係を示す図であり、第
5図に示した双安定半導体レーザ500は、注入
電流i2の値を第6図cに示したi2bの値に設定する
ことにより第6図dに604で示す特性を有す
る。ここで注入電流i2の値を第6図cに示すi2w
設定すると、双安定半導体レーザ500は603
で示す特性を示す。第6図aにおける点A,B
は、それぞれ第6図b〜dにおける点A,Bと同
一の点を表す。
第1図は本発明の第1の実施例を示す図であ
り、第2図は第1図に示した本発明の第1の実施
例の動作を説明するためのタイムチヤートであ
る。
第2図によれば第1図に示した本発明による光
マスタスレーブフリツプフロツプ回路の入力には
光信号D1が加えられており、可変電流源100
および101を制御することによつて光信号D1
をラツチし光信号Q2として出力する。
第1図に示した双安定半導体レーザ102の電
極103および104には可変電流100および
定電流源105によつて、それぞれ記入電流T1
T1′が供給されており、双安定半導体レーザ10
6の電極107および108には可変定電流源1
01および定電流源109によつて、それぞれ記
入電流T2,T2′が供給されている。
第1図に示した本発明の実施例においては、注
入電流T1およびT2を第9図に示した注入電流T1
およびT2と同様に制御することにより、双安定
半導体レーザ102に記憶されている光情報Xo
を双安定半導体レーザ106に移し、入力に加え
られた光情報Xo-1を双安定半導体レーザ102
にラツチすることができる。
第9図において双安定半導体レーザ102には
活性層の一端110には入力光信号D1が、活性
層の他端111には双安定半導体レーザ106の
出力光信号Q2が加えられているが、注入電流T1
T1′の値をそれぞれ第6図a,bに示したi1w,i2b
に設定することによつて入力光信号D1のみをラ
ツチすることができる。
第3図は本発明の第2の実施例を示す図であ
る。第3図において第1図と同一の番号を付けた
ものは第3図と同一の構成要素を示す。第2図お
よび第4図は第3図に示した本発明の第2の実施
例の動作を説明するためのタイムチヤートであ
る。第2図によれば、第3図に示した本発明の第
2の実施例においては、第1図に示した第1の実
施例と同様に注入電流T1およびT2を制御するこ
とにより、双安定半導体レーザ102に記憶され
ている光情報Xoを双安定半導体レーザ106に
移し、双安定半導体レーザ102の活性層の一端
110に加えられた入力光信号Xo+1を双安定半
導体レーザ102にラツチすることができる。
第3図に示した本発明の第2の実施例は更に第
4図に示すように、注入電流T1およびT2の値を
第6図bに示した一定値i1bに設定し、可変電流
源300および301により注入電流T1′および
T2′を制御することにより双安定半導体レーザ1
06に記憶されている光情報Xo′を双安定半導体
レーザ102に移し、双安定半導体レーザ106
の活性層の一端302に加えられた入力光信号
X′o+1を双安定半導体レーザ106にラツチする
ことができる。
第3図に示した本発明の第2の実施例において
は、双安定半導体レーザ106にも活性層の一端
302および他端303にそれぞれ入力光信号
D2′および双安定半導体レーザ102の出力光信
号Q1が同時に加えられるか、注入電流T2および
T2′のいずれか一方をそれぞれ第6図a,cに示
した電流値i1bおよびi2bに設定することによつて
入力光信号D2′および出力光信号Q1のいずれか一
方を記憶することができる。
(発明の効果) 以上述べたように第1図に示した本発明の第1
の実施例においては、アイソレータが不要で集積
化が容易な構成が得られる。
更に第3図に示した本発明の第2の実施例にお
いては、注入電流T1,T2を制御するかT1′,
T2′を制御するかによつて、光信号を右あるいは
左のいずれか一方にシフトすることができる。
【図面の簡単な説明】
第1図は本発明の第1の実施例を示す図、第2
図は第1図に示した本発明の第1の実施例の動作
を説明するための図、第3図は本発明の第2の実
施例を示す図、第4図は第3図に示した本発明の
第2の実施例の動作を説明するための図、第5図
は双安定半導体レーザ102および106の具体
例を示す断面図、第6図は第5図に示した双安定
半導体レーザの特性を示す図、第7図は双安定半
導体レーザ902および903の具体例を示す断
面図、第8図は第7図に示した双安定半導体レー
ザの特性を示す図、第9図は従来技術による光マ
スタスレーブフリツプフロツプ回路の一例を示す
図、第10図は第9図に示した光マスタスレーブ
フリツプフロツプ回路の動作を説明するための図
である。 図において、100,101,300,30
1,900,901……可変電流源、105,1
09……定電流源、102,106,500,7
00,902,903……双安定半導体レーザ、
905,907……アイソレータである。

Claims (1)

  1. 【特許請求の範囲】 1 活性層の一端に入力光信号が入射され、溝に
    より電極が共振軸方向に前記活性層の一端から第
    1及び第2の電極に分割された第1の双安定半導
    体レーザと、前記第1の双安定半導体レーザの活
    性層の他端に活性層の一端を接し、溝により電極
    が共振軸方向に前記活性層の一端から第1及び第
    2の電極に分割され活性層の他端から出力光信号
    を出射する第2の双安定半導体レーザと、前記第
    1及び第2の双安定半導体レーザの第1の電極に
    それぞれ注入電流を供給する第1及び第2の可変
    定電流源と、前記第1及び第2の双安定半導体レ
    ーザの第2の電極にそれぞれ注入電流を供給する
    第1及び第2の定電流源とを少なくとも有するこ
    とを特徴とする光マスタスレーブフリツプフロツ
    プ回路。 2 活性層の一端に第1の光入力信号が入射され
    るとともに前記活性層の他端から光出力信号を出
    射し、溝により電極が共振軸方向に第1及び第2
    の電極に分割された第1の双安定半導体レーザ
    と、前記第1の双安定半導体レーザの活性層の他
    端に活性層の一端を接し、溝により電極が共振軸
    方向に第1及び第2の電極に分割され活性層の他
    端から第2の光出力信号を出射するとともに、前
    記活性層の他端に第2の光信号が入射される第2
    の双安定半導体レーザと、前記第1の双安定半導
    体レーザの第1及び第2の電極ならびに、前記第
    2の双安定半導体レーザの第1及び第2の電極に
    それぞれ注入電流を供給する第1、第2、第3、
    第4の可変電流源とを少なくとも有することを特
    徴とする光マスタスレーブフリツプフロツプ回
    路。
JP608785A 1985-01-17 1985-01-17 光マスタスレ−ブフリツプフロツプ回路 Granted JPS61165736A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP608785A JPS61165736A (ja) 1985-01-17 1985-01-17 光マスタスレ−ブフリツプフロツプ回路
US06/818,932 US4748630A (en) 1985-01-17 1986-01-15 Optical memory device comprising a semiconductor laser having bistability and two injection current sources for individually controlling the bistability
CA000499717A CA1270561A (en) 1985-01-17 1986-01-16 Optical memory device comprising a semiconductor laser having bistability and two injection current sources
EP86100539A EP0188290B1 (en) 1985-01-17 1986-01-17 Optical memory device comprising a semiconductor laser having bistability and two injection current sources for individually controlling the bistability
DE8686100539T DE3688433T2 (de) 1985-01-17 1986-01-17 Optischer speicher mit einem bistabilen halbleiterlaser und zwei injektionsstromquellen zur individuellen kontrolle de bistabilitaet.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP608785A JPS61165736A (ja) 1985-01-17 1985-01-17 光マスタスレ−ブフリツプフロツプ回路

Publications (2)

Publication Number Publication Date
JPS61165736A JPS61165736A (ja) 1986-07-26
JPH0584491B2 true JPH0584491B2 (ja) 1993-12-02

Family

ID=11628752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP608785A Granted JPS61165736A (ja) 1985-01-17 1985-01-17 光マスタスレ−ブフリツプフロツプ回路

Country Status (1)

Country Link
JP (1) JPS61165736A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0277033A (ja) * 1988-08-02 1990-03-16 Fujitsu Ltd 光データ処理装置

Also Published As

Publication number Publication date
JPS61165736A (ja) 1986-07-26

Similar Documents

Publication Publication Date Title
US4599526A (en) Clocked latching circuit
US4748630A (en) Optical memory device comprising a semiconductor laser having bistability and two injection current sources for individually controlling the bistability
EP0209464B1 (en) Master-slave type flip-flop circuit
US4761060A (en) Optical delay type flipflop and shift register using it
JPH0584491B2 (ja)
JPH0797194B2 (ja) 光信号シフト回路
EP0136840B1 (en) Opto-electric logic element
JPS63116489A (ja) 光集積回路
JPH0426086B2 (ja)
JPH0666510B2 (ja) 光メモリ書き込み方式
Feng et al. All optical NOR gate via tunnel-junction transistor lasers for high speed optical logic processors
JPS59223015A (ja) 光jkフリツプフロツプ回路
US3310686A (en) Flip flip circuits utilizing set-reset dominate techniques
JPS61153900A (ja) 光情報記憶回路
JPS59207739A (ja) 光dラツチ回路
JPS60229387A (ja) 光情報記憶回路
JPH0640595B2 (ja) 双安定半導体レ−ザの注入電流制御回路
JPS59164533A (ja) 光セツトリセツトフリツプフロツプ回路
JPH0578809B2 (ja)
JPS6130089A (ja) 光論理回路
JPS5831590A (ja) 光機能素子
JPS60112311A (ja) 光マスタ−スレ−ブdフリップフロップ
US6362759B1 (en) Control circuit, and system using same
JPH0560277B2 (ja)
JPS60112312A (ja) エッジトリガ光フリップフロップ回路