JPS61161754A - コプラナ−型センサ−の作製方法 - Google Patents
コプラナ−型センサ−の作製方法Info
- Publication number
- JPS61161754A JPS61161754A JP60002698A JP269885A JPS61161754A JP S61161754 A JPS61161754 A JP S61161754A JP 60002698 A JP60002698 A JP 60002698A JP 269885 A JP269885 A JP 269885A JP S61161754 A JPS61161754 A JP S61161754A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- layer
- resist pattern
- electrode
- photoconductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000000059 patterning Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 16
- 230000007547 defect Effects 0.000 abstract description 6
- 238000002161 passivation Methods 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 abstract 2
- 239000000463 material Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000006303 photolysis reaction Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14665—Imagers using a photoconductor layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、ファクシミリ用等倍センサー等として用いら
れるコプラナー型センサーの作製方法に関する。
れるコプラナー型センサーの作製方法に関する。
従来技術 ゛
第２図に従来のコプラナー型センサーの作製方法を示す
、まず、同図（ａ）に示すように、少なくとも表面が絶
縁性を有するガラス等の基板１上に光導電層２を均一の
厚さで形成する。そして、同図（ｂ）、（０）に示すよ
うに、光導電層２上に所望のレジストパターン３を形成
し、このレジストパターン３を用いて光導電層２のエツ
チングを行なうことにより、光導電層２をパターン化す
る。パターン化の後、このレジストパターン３を剥離除
去する（同図（ｄ））、次に、同図（ｅ）に示すように
、全面に電極層４を形成する。この上にレジストパター
ン５を形成して（同図（ｆ））、光導電層２上の電極層
４を所望形状にエツチングすることにより一対の電極４
ａを形成する（同図（ｇ））。
、まず、同図（ａ）に示すように、少なくとも表面が絶
縁性を有するガラス等の基板１上に光導電層２を均一の
厚さで形成する。そして、同図（ｂ）、（０）に示すよ
うに、光導電層２上に所望のレジストパターン３を形成
し、このレジストパターン３を用いて光導電層２のエツ
チングを行なうことにより、光導電層２をパターン化す
る。パターン化の後、このレジストパターン３を剥離除
去する（同図（ｄ））、次に、同図（ｅ）に示すように
、全面に電極層４を形成する。この上にレジストパター
ン５を形成して（同図（ｆ））、光導電層２上の電極層
４を所望形状にエツチングすることにより一対の電極４
ａを形成する（同図（ｇ））。
そして、レジストパターン５を剥離除去しく同図（ｈ）
）、最後に全面に保護膜としてパシベーション膜６を形
成する（同図（ｉ））、このような工程によりコプラナ
ー型光電変換素子が完成する。
）、最後に全面に保護膜としてパシベーション膜６を形
成する（同図（ｉ））、このような工程によりコプラナ
ー型光電変換素子が完成する。
ところが、このような製造工程において、電極層４の形
成時に光導電層２の膜厚による段差が大きいため、この
光導電層２側部に対する電極層４の付着量が第３図（ａ
）に示すように薄くなってうず抵抗が大となったり、更
には同図（ｂ）に示すように光導電層２の側部にて電極
層４の段切れを生ずることになり易い、これを等倍セン
サーのように多数ビットζ同時に形成する場合で考える
と。
成時に光導電層２の膜厚による段差が大きいため、この
光導電層２側部に対する電極層４の付着量が第３図（ａ
）に示すように薄くなってうず抵抗が大となったり、更
には同図（ｂ）に示すように光導電層２の側部にて電極
層４の段切れを生ずることになり易い、これを等倍セン
サーのように多数ビットζ同時に形成する場合で考える
と。
上述した段切れ等による欠陥ビットが部分的に生じても
デバイス全体が使用不可となり、歩留りが低下してしま
う。
デバイス全体が使用不可となり、歩留りが低下してしま
う。
ここで、電極層の段切れ等の欠陥を無くすための方法と
して、第４図に示すように電極層４の厚さを光導電層２
の厚さと同程度とすることが考えられる。これによれば
１段切れ等を生ずることはないが、光導電層２上に形成
される電極層４部分もその膜厚が大きくなってしまい、
微細なパターンが要求される電極４８間の開口部７のパ
ターン精度が低下してしまう。
して、第４図に示すように電極層４の厚さを光導電層２
の厚さと同程度とすることが考えられる。これによれば
１段切れ等を生ずることはないが、光導電層２上に形成
される電極層４部分もその膜厚が大きくなってしまい、
微細なパターンが要求される電極４８間の開口部７のパ
ターン精度が低下してしまう。
目的
′本発明は、このような点に鑑みなされたもので。
電極層に段切れ等の欠陥を生ずることがないとともに、
電極間の開口部形成時のパターン精度が低下することも
ない、信頼性の高いコプラナー型センサーの作製方法を
提供することを目的とする。
電極間の開口部形成時のパターン精度が低下することも
ない、信頼性の高いコプラナー型センサーの作製方法を
提供することを目的とする。
構成
本発明は、上記目的を達成するため、少なくとも表面が
絶縁性を有する基板上に光導電層を均一に形成し、この
光導電層をレジストパターンを用いて所望形状にパター
ン化した後、前記レジストパターンを残したまま全面に
第一電極層を形成してこのレジストパターンを剥離除去
し、これらの光導電層及び第一電極層上の全面に電極層
を形成してからこの電極層のパターン化により電極を形
成するようにしたことを特徴とするものである。
絶縁性を有する基板上に光導電層を均一に形成し、この
光導電層をレジストパターンを用いて所望形状にパター
ン化した後、前記レジストパターンを残したまま全面に
第一電極層を形成してこのレジストパターンを剥離除去
し、これらの光導電層及び第一電極層上の全面に電極層
を形成してからこの電極層のパターン化により電極を形
成するようにしたことを特徴とするものである。
以下、本発明の一実施例を第１図（ａ）〜（ｊ）に基づ
いて説明する。まず、同図（ａ）に示すように、基板１
１上に光導電層１２を均一の厚さで形成する。ここで、
前記基板１１としては少なくとも表面が絶縁性を有する
ものが用いられる。具体的には、ソーダガラス、ホウケ
イ酸ガラス、石英、セラミックスあるいはＡｌ１等の導
体板に絶縁処理を施したものが用いられる。一方、光導
電層１２としては、ａ−５ｉ：ＨやＣｄＳ、ＣｄＳｅ等
が用いられる。ａ−５ｉ：Ｈの場合、５ｉＨ９，Ｓｉ。
いて説明する。まず、同図（ａ）に示すように、基板１
１上に光導電層１２を均一の厚さで形成する。ここで、
前記基板１１としては少なくとも表面が絶縁性を有する
ものが用いられる。具体的には、ソーダガラス、ホウケ
イ酸ガラス、石英、セラミックスあるいはＡｌ１等の導
体板に絶縁処理を施したものが用いられる。一方、光導
電層１２としては、ａ−５ｉ：ＨやＣｄＳ、ＣｄＳｅ等
が用いられる。ａ−５ｉ：Ｈの場合、５ｉＨ９，Ｓｉ。
Ｈ６等を原料ガスとするプラズマ分解法、光分解法又は
Ｈイオン中モのＳｉのスパッタリングや蒸着法により形
成される。又、ＣｄＳ、ＣｄＳｅの場合はスパッタリン
グ法や蒸着法による。
Ｈイオン中モのＳｉのスパッタリングや蒸着法により形
成される。又、ＣｄＳ、ＣｄＳｅの場合はスパッタリン
グ法や蒸着法による。
そして、同図（ｂ）、（０）に示すように、光導電層１
２上に所望のレジストパターン１３を形成し。
２上に所望のレジストパターン１３を形成し。
このレジストパターン１３を用いて光導電層１２のエツ
チングを行なうことにより、光導電層１２をパターン化
する。
チングを行なうことにより、光導電層１２をパターン化
する。
光導電層１２のパターン化の後１本実施例では。
このレジストパターン１３を剥離除去することなく光導
電層１２上に残したまま、同図（ｄ）に示すように、全
面に第一電極層１８を形成する。この後、同図（ｅ）に
示すようにレジストパターン１３を剥離除去する。ここ
で、第一電極層１８の形成後にレジストパターン１３を
除去することは、リフトオフ法と同様に容易であり、工
程が複雑になることもない。
電層１２上に残したまま、同図（ｄ）に示すように、全
面に第一電極層１８を形成する。この後、同図（ｅ）に
示すようにレジストパターン１３を剥離除去する。ここ
で、第一電極層１８の形成後にレジストパターン１３を
除去することは、リフトオフ法と同様に容易であり、工
程が複雑になることもない。
次に、同図（ｆ）に示すように、光導電層１２及び第一
電極層１８の全面に電極層１４を形成する。
電極層１８の全面に電極層１４を形成する。
この上にレジストパターン１５を形成して（同図（ｇ）
）、光導電層１２上の電極層１４を所望形状にエツチン
グすることにより一対の電極１４ａを形成する（同図（
ｈ））、そして、レジストパターン１５を剥離除去しく
同図（ｉ））、最後に全面に保護膜としてパシベーショ
ン膜１６を形成する（同図（ｊ））、このような工程に
よりコプラナー型光電変換素子が完成する。
）、光導電層１２上の電極層１４を所望形状にエツチン
グすることにより一対の電極１４ａを形成する（同図（
ｈ））、そして、レジストパターン１５を剥離除去しく
同図（ｉ））、最後に全面に保護膜としてパシベーショ
ン膜１６を形成する（同図（ｊ））、このような工程に
よりコプラナー型光電変換素子が完成する。
このような方法によれば、電極層１４の形成時に光導電
層１２の周りに第一電極層１８が存在し、実質的に光導
電層１２の膜厚による段差が小さくなっているので、光
導電層１２側部において電極層１４に段切れ等の欠陥を
生ずることがない、又。
層１２の周りに第一電極層１８が存在し、実質的に光導
電層１２の膜厚による段差が小さくなっているので、光
導電層１２側部において電極層１４に段切れ等の欠陥を
生ずることがない、又。
電極層１４自体を厚くするわけではないので、光導電層
１２上における電極Ｍ！１１４が薄くて済み、電極１４
ａ間に形成する開口部１７のパターン精度が低下するこ
ともない、このようにして、簡単な工程で、信頼性の高
いセンサーを歩留りよく得ることができる。
１２上における電極Ｍ！１１４が薄くて済み、電極１４
ａ間に形成する開口部１７のパターン精度が低下するこ
ともない、このようにして、簡単な工程で、信頼性の高
いセンサーを歩留りよく得ることができる。
ここで、２層の電極層１４．１８は同一材料により形成
するのが好ましいが、異種材料であっても構わない、こ
れらの材料としては、ＡＱ、Ｎ：Ｃｒ、Ｃｒあるいはこ
れらを複層化したものが用いられる。又、光導電層１２
を多層に形成したものでも同様に適用できる。更に、光
導電層１２と電極層１４との間にオーミック層を設けて
もよい。
するのが好ましいが、異種材料であっても構わない、こ
れらの材料としては、ＡＱ、Ｎ：Ｃｒ、Ｃｒあるいはこ
れらを複層化したものが用いられる。又、光導電層１２
を多層に形成したものでも同様に適用できる。更に、光
導電層１２と電極層１４との間にオーミック層を設けて
もよい。
効果
本発明は、上述したように光導電層のパターン化の後、
レジストパターンを残したまま全面に第一電極層を形成
してからこのレジストパターンを剥離除去し、その後電
極層の形成及びそのパターン化による電極の形成を行な
うようにしたので。
レジストパターンを残したまま全面に第一電極層を形成
してからこのレジストパターンを剥離除去し、その後電
極層の形成及びそのパターン化による電極の形成を行な
うようにしたので。
光導電層の膜厚による段差が第一電極層の存在により緩
和されることになり、よって、薄めの電極層であっても
段切れ等の欠陥を生ずることがなく。
和されることになり、よって、薄めの電極層であっても
段切れ等の欠陥を生ずることがなく。
か′つ、ＷＬ接極間開口部のパターン精度も良好なもの
となり、簡単な方法で信頼性の高いセンサーを歩留りよ
く得ることができるものである。
となり、簡単な方法で信頼性の高いセンサーを歩留りよ
く得ることができるものである。
第１図（、）〜（ｊ）は本発明の一実施例を工程順に示
す断面図、第２図（ａ）〜（ｉ）は従来方式を工程順に
示す断面図、第３図（ａ）、（ｂ）は従来方式による欠
点を示す断面図、第４図は異なる従来方式による欠点を
示す断面図である。 １１・・・基板、１２・・・光導電層、１３・・レジス
トパターン、１４・・・電極層、１４ａ・・電極、１８
・・・第−電極層
す断面図、第２図（ａ）〜（ｉ）は従来方式を工程順に
示す断面図、第３図（ａ）、（ｂ）は従来方式による欠
点を示す断面図、第４図は異なる従来方式による欠点を
示す断面図である。 １１・・・基板、１２・・・光導電層、１３・・レジス
トパターン、１４・・・電極層、１４ａ・・電極、１８
・・・第−電極層
Claims (1)
- 少なくとも表面が絶縁性を有する基板上に光導電層を均
一に形成し、この光導電層をレジストパターンを用いて
所望形状にパターン化した後、前記レジストパターンを
残したまま全面に第一電極層を形成してこのレジストパ
ターンを剥離除去し、これらの光導電層及び第一電極層
上の全面に電極層を形成してからこの電極層のパターン
化により電極を形成するようにしたことを特徴とするコ
プラナー型センサーの作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60002698A JPS61161754A (ja) | 1985-01-11 | 1985-01-11 | コプラナ−型センサ−の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60002698A JPS61161754A (ja) | 1985-01-11 | 1985-01-11 | コプラナ−型センサ−の作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61161754A true JPS61161754A (ja) | 1986-07-22 |
Family
ID=11536496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60002698A Pending JPS61161754A (ja) | 1985-01-11 | 1985-01-11 | コプラナ−型センサ−の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61161754A (ja) |
-
1985
- 1985-01-11 JP JP60002698A patent/JPS61161754A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20130146333A1 (en) | Touch panel, method for forming the same, and display system | |
| TW200534296A (en) | Method of making thin-film chip resistor | |
| JP2007194595A (ja) | 薄膜チップ抵抗器、薄膜チップコンデンサおよび薄膜チップインダクタの製造方法 | |
| JPH02189981A (ja) | 半導体装置及びその製造法 | |
| JPS61161754A (ja) | コプラナ−型センサ−の作製方法 | |
| CN111327284A (zh) | 一种叉指电极的制备方法 | |
| JP3348564B2 (ja) | 誘電体キャパシタの製造方法 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JP2522014B2 (ja) | 透明電極の形成方法 | |
| JPH03104127A (ja) | 微細パターンの形成方法 | |
| JPH03239331A (ja) | 半導体装置の製造方法 | |
| JPS5816545A (ja) | 半導体装置の製造方法 | |
| JP2533088B2 (ja) | サ−マルヘツドの製造方法 | |
| JPH01238143A (ja) | 半導体装置の製造方法 | |
| JPH023926A (ja) | 配線の形成方法 | |
| KR0171142B1 (ko) | 광로 조절 장치의 콘택홀 배선 방법 | |
| JPS6028237A (ja) | 半導体装置の製造方法 | |
| JPH01298740A (ja) | 半導体装置 | |
| JPH06118048A (ja) | 感湿素子の製造方法 | |
| JPS63110656A (ja) | 配線層の形成方法 | |
| JPS5821310A (ja) | プレ−ナ型磁気バブル素子の製造法 | |
| JPH0685068A (ja) | 半導体装置の製造方法 | |
| JPS6230369A (ja) | アモルフアスシリコンイメ−ジセンサの製造方法 | |
| JPS6249735B2 (ja) | ||
| JPS6341083A (ja) | 薄膜半導体素子の製造方法 |