JPS61157965A - Electronic desk calculator - Google Patents

Electronic desk calculator

Info

Publication number
JPS61157965A
JPS61157965A JP60084846A JP8484685A JPS61157965A JP S61157965 A JPS61157965 A JP S61157965A JP 60084846 A JP60084846 A JP 60084846A JP 8484685 A JP8484685 A JP 8484685A JP S61157965 A JPS61157965 A JP S61157965A
Authority
JP
Japan
Prior art keywords
data
memory
display
input data
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60084846A
Other languages
Japanese (ja)
Other versions
JPH0670786B2 (en
Inventor
Shuji Imai
今井 修治
Hiroshi Fukui
博 福井
Kazuo Hirokawa
広川 和男
Satomi Okazaki
岡崎 諭美
Yukichi Nishio
西尾 裕吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Tokyo Sanyo Electric Co Ltd
Tottori Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Sanyo Electric Co Ltd, Tottori Sanyo Electric Co Ltd, Sanyo Electric Co Ltd filed Critical Tokyo Sanyo Electric Co Ltd
Priority to JP60084846A priority Critical patent/JPH0670786B2/en
Publication of JPS61157965A publication Critical patent/JPS61157965A/en
Publication of JPH0670786B2 publication Critical patent/JPH0670786B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Calculators And Similar Devices (AREA)
  • Input From Keyboards Or The Like (AREA)

Abstract

PURPOSE:To confirm the progress of operations and to report disappearance of old data in case of memory over by providing a means which reads out and displays input data from a memory and a means which indicates memory- over. CONSTITUTION:A keyboard 2 is provided with hot only a ten-key for normal data entry, etc. but also scroll keys which read out and display successively contents of a data memory 4 where input data is stored. In case that the operation result is confirmed after the operation end, input data is displayed optionally on a display device 6 by the operation of scroll keys to confirm easily the operation result. If input data is inputted beyond the capacity of the memory 4, a control circuit 1 shifts data in the memory 4 to extinguish old data and flickers a symbol OVF12 indicating memory-over on the display device 6. Thus, an operator detects disappearance of old data.

Description

【発明の詳細な説明】 くイ〉 産業上の利用分野 本発明は入力データを記憶し、記憶したデータを順次読
み出し表示することにより、演算経過を確認することが
出来る電子式卓上計算機に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Use The present invention relates to an electronic desktop calculator that can store input data and check the progress of calculations by sequentially reading out and displaying the stored data.

(ロ)従来の技術 一般に電子式卓上計算機に於ては、例えば特公昭55−
51222号公報に示きれるように入力された数値デー
タを四則演算し演算結果が表示器に表示されるよう構成
されているが、演算結果が表示された時には入力された
データを確認することは出来ない為、演算結果が正しい
か否か判らず同じ演算を2〜3回繰り返し検算すること
により確認をしていた。S単な計算では演算の繰り返し
も苦にならないけれども、多項目の演算では数値データ
の入力回数が多くなり容易でなく面倒であった。
(b) Conventional technology In general, electronic desktop calculators, for example,
As shown in Publication No. 51222, it is configured to perform four arithmetic operations on input numerical data and display the operation results on the display, but when the operation results are displayed, it is not possible to confirm the input data. Because of this, it was difficult to know whether the calculation results were correct or not, so confirmation was made by repeating the same calculation two or three times. In simple calculations, it is not difficult to repeat the calculations, but in multi-item calculations, numerical data must be entered many times, making it difficult and troublesome.

(ハ)発明が解決しようとする問題点 本発明は上述の問題点を解消すべくなされたもので、演
算終了後であっ゛ても入力データを順次表示器に表示可
能に構成した電子式卓上計算機を提供するものである。
(c) Problems to be Solved by the Invention The present invention has been made in order to solve the above-mentioned problems. It provides a calculator.

(ニ)問題点を解決するための手段 本発明は入力された数値データを順次記憶するメモリと
、メモリに記憶されたデータを順次読み出し表示する手
段と、入力データがメモリ容量をオーバーした場合、古
いデータが消滅されていることを指示する手段で構成し
たものである。
(d) Means for solving the problem The present invention provides a memory for sequentially storing input numerical data, a means for sequentially reading and displaying the data stored in the memory, and a method for solving the problem when the input data exceeds the memory capacity. This consists of a means for indicating that old data has been deleted.

(ホ)作用 本発明は上述のように構成しているので、演算終了後に
それ迄に入力されたデータをメモリより読み出し表示す
ることにより演算経過を確認できると共に、入力データ
数がメモリ容量をオーバーした場合には、古いデータが
消滅きれていることを指示することができる。
(E) Function Since the present invention is configured as described above, the progress of the calculation can be confirmed by reading out and displaying the data input so far from the memory after the calculation is completed, and the number of input data exceeds the memory capacity. In this case, it can be indicated that the old data has been completely deleted.

(へ)実施例 以下本発明の実施例を図面と共に説明する。(f) Example Embodiments of the present invention will be described below with reference to the drawings.

第1図は本発明の電子式卓上計算機の構成を示すブロッ
ク図で、(1)はマイクロプロセッサで構成きれた制御
回路で、キーボード(2)よりのキー信号に応じ予め処
理プログラムが記憶されているプログラムメモリ(3)
のプログラムに従って、演算、表示制御等を行なう。(
4)はキーボード(2)より入力された数値データ或は
演算子データが記憶されているデータメモリで、制御回
路(1)によりデータの書込み及び読出しが制御きれて
おり、第6図に示すように01〜99番のアドレスで示
す99項目のデータを記憶できるよう構成されている。
FIG. 1 is a block diagram showing the configuration of the electronic desktop calculator of the present invention. (1) is a control circuit composed of a microprocessor, and a processing program is stored in advance in response to key signals from the keyboard (2). Program memory (3)
Perform calculations, display control, etc. according to the program. (
4) is a data memory in which numerical data or operator data input from the keyboard (2) is stored, and the writing and reading of data can be controlled by the control circuit (1), as shown in Figure 6. It is configured to be able to store 99 items of data indicated by addresses 01 to 99.

各アドレスは演算子データを記憶する領域(4a)と数
値データを記憶する領域(4b)で構成されている。(
5)は制御回路(1)より供給された表示データに基づ
き液晶表示器(6)を駆動する液晶駆動回路である。液
晶表示器(6)は第2図に示すように数値データが4段
に表示されるよう構成され、1段目の表示(7)、2段
目の表示(8)及び3段目の表示(9)はそれぞれデー
タメモリ(4)のアドレス番号を表示する表示素子(7
a)(8a)(9a)と、演算子記号表示素子(7b 
)(8b )(9b )と数値データ表示素子(7c 
)(8c )(9c )で構成され、入力データを順次
表示し演算経過の確認を可能にしている。そして4段目
の表示(lO)には演算子記号表示素子(10a)と、
数値データ表示素子(10b)が設けられ、置数データ
及び演算結果を表示するよう構成されている。尚4段目
の数値データ表示素子(10b)は1段目から3段目の
数値データ表示素子(7c)(8c)(9c)より大き
く形成されており、置数データ及び演算結果が見易くさ
れている。又2段目、3段目の表示(8)(9)のに記
号(8d)(9d)は定数計算時の定数を指示する時点
灯され、(11)は表示されている以外にまだデータメ
モリ(4)にデータが残っている場合にそれを指示すべ
く点灯され、(12)はデータメモリ〈4)の容量オー
バーを表示する記号である。
Each address is composed of an area (4a) for storing operator data and an area (4b) for storing numerical data. (
5) is a liquid crystal drive circuit that drives the liquid crystal display (6) based on display data supplied from the control circuit (1). The liquid crystal display (6) is configured to display numerical data in four stages as shown in Figure 2, with the first stage display (7), second stage display (8), and third stage display (9) are display elements (7) each displaying the address number of the data memory (4).
a) (8a) (9a) and operator symbol display element (7b
) (8b) (9b) and numerical data display element (7c
), (8c), and (9c), and allows input data to be displayed in sequence to confirm the progress of calculations. The fourth stage display (lO) has an operator symbol display element (10a),
A numerical data display element (10b) is provided and is configured to display numerical data and calculation results. The numerical data display element (10b) in the fourth stage is larger than the numerical data display elements (7c) (8c) (9c) in the first to third stages, so that the numerical data and calculation results can be easily seen. ing. In addition, the symbols (8d) and (9d) in the second and third rows of displays (8) and (9) are lit to indicate constants during constant calculation, and (11) indicates that there is no data other than what is displayed. It is lit to indicate when data remains in the memory (4), and (12) is a symbol indicating that the capacity of the data memory (4) has exceeded.

第3図はキーボード(2)のキー配列を示す図で、通常
の置数する為のテンキー(2a)、四則キー(2b)の
他に演算の途中結果を表示するサブトータルキー(2c
)、テンキー(2a)との組合せでデータメモリ(4)
のアドレスを選択したり、或いは入力データの訂正を開
始させる為の訂正キー(2d)及びデータメモリ(4)
の内容を順次読み出し表示させるスクロールキー(2e
)(2f)で構成きれている。
Figure 3 shows the key arrangement of the keyboard (2), in addition to the numeric keypad (2a) and four arithmetic keys (2b) used for entering regular numbers, the subtotal key (2c) is used to display intermediate results of calculations.
), data memory (4) in combination with numeric keypad (2a)
correction key (2d) and data memory (4) for selecting an address or starting correction of input data;
Scroll key (2e) to sequentially read and display the contents of
)(2f).

第4図・第5図は制御回路(1)に内蔵のメモリ或いは
レジスタの機能を示す図で、(13)は表示用のデータ
が記憶きれている表示メモリで、表示器(6)と対応し
領域(13a)〜(13d)が表示器(6)の1段目〜
4段目に対応し、それぞれデータメモリ(4)のアドレ
スデータを記憶する領域(13e)、演算子データを記
憶する領域(13f)及び数値データを記憶する領域(
13g)で構成されている。(14〉はキーボード(2
)よりの置数データ、図示しない演算回路での演算結果
等が記憶きれるレジスタで、(14a)は置数データを
、(14b)は定数データを、(14c)は演算結果を
、(14d)はデータメモリ(4)よりの転送データを
、(14e)はデータメモリ(4)にデータが記憶され
ている最大アドレスデータを、(14f)は表示メモリ
(13)に記憶きれている最大アドレスデータをそれぞ
れ記憶するように配分されている。(14g)はフラグ
領域で複数個のフラグで構成されており、Flは置数フ
ラグ、F2は加算フ唱ラグ、F3は減算フラグ、F4は
乗算フラグ、F5は除算フラグ、F6は訂正フラグ及び
F7はイコールキーフラグを夫々示している。制御回路
(1)はプログラムメモリ(3)のプログラムに従い、
入力データを記憶しているデータメモリ(4)、表示メ
モリ(13)及びレジスタ(14)の間でデータの授受
を行ない演算処理を行なうよう構成きれている。
Figures 4 and 5 are diagrams showing the functions of the memory or register built into the control circuit (1), and (13) is the display memory in which display data is stored, and corresponds to the display (6). The areas (13a) to (13d) are the first row of the display (6).
Corresponding to the fourth stage, there is an area (13e) for storing address data of the data memory (4), an area (13f) for storing operator data, and an area (13f) for storing numerical data.
13g). (14> is the keyboard (2
) is a register that can store numeric data, calculation results in an arithmetic circuit (not shown), etc. (14a) stores numeric data, (14b) constant data, (14c) calculation results, (14d) is the transfer data from the data memory (4), (14e) is the maximum address data stored in the data memory (4), and (14f) is the maximum address data that can be stored in the display memory (13). It is distributed so that each can be memorized. (14g) is a flag area and consists of multiple flags, Fl is a numeric flag, F2 is an addition flag flag, F3 is a subtraction flag, F4 is a multiplication flag, F5 is a division flag, F6 is a correction flag and F7 indicates an equal key flag. The control circuit (1) follows the program in the program memory (3),
It is configured to exchange data between a data memory (4) storing input data, a display memory (13), and a register (14) to perform arithmetic processing.

次に断る構成よりなる本発明の動作につき第7図乃至第
11図のフローチャート図に基づき説明する。ここで例
えば5+3−2+4+7−17の計算を行なう場合につ
き説明する。
Next, the operation of the present invention having the configuration described below will be explained based on the flowcharts shown in FIGS. 7 to 11. Here, a case will be described in which, for example, 5+3-2+4+7-17 is calculated.

先ずキーボード(2)のl″ON、キーが操作きれ電源
が投入されると、制御回路(1)はメモリ等に全てクリ
アをかけ表示器(6)の4段目の表示(10)に10」
を表示する。この状態で制御回路(1〉はキーボード(
2)のどのキーが押されたかをチェックしており、最初
の数値「5ノがキーボード(2)で置数されると、置数
データを置数レジスタ(14a)に取り込んだ制御回路
(1)は、置数フラグ(Fl)をセットすると共に、置
数データを表示メモリ(13)の領域(13cl)に書
き込むことにより、表示器(6)の4段目に置数データ
の表示を行なう(第12図A参照)。
First, the keyboard (2) is turned on. When the keys are pressed and the power is turned on, the control circuit (1) clears all the memory etc. and displays 10 on the fourth row of the display (6). ”
Display. In this state, the control circuit (1> is the keyboard (
It checks which key in 2) was pressed, and when the first number "5" is entered on the keyboard (2), the control circuit (1) that takes the entered number data into the number register (14a) ) displays the numeric data on the fourth stage of the display (6) by setting the numeric flag (Fl) and writing the numeric data into the area (13cl) of the display memory (13). (See Figure 12A).

次に「+、主キー押されると、制御回路(1)は加算フ
ラグ(F2〉をセットし、置数レジスタ(14a)のデ
ータを定数レジスタ(14b)に転送すると共に、デー
タメモリ(4)が一杯か否かチェックした後レジスタ(
14e)の値に+1したデータメモリ(4)のアドレス
即ち01番地にデータ「5」を書き込む。
Next, when the "+" primary key is pressed, the control circuit (1) sets the addition flag (F2>), transfers the data in the numeric register (14a) to the constant register (14b), and also transfers the data in the data memory (4). After checking whether the register is full or not (
Data ``5'' is written to the address 01 of the data memory (4), which is the value of 14e) plus 1.

又これと同時に表示メモリ(13)の領域(13c)に
アドレスデータ101」と数値データr5.を転送する
。したがって表示器(6)には3段目にアドレスデータ
101」と数値データr5.が表示きれる。そして演算
結果レジスタ(14c)の値、今の場合r(3」と定数
レジスタ(14b)の加算演算を行ない演算結果を再び
演算結果レジスタ(14c)に記憶させる。
At the same time, address data 101'' and numerical data r5. Transfer. Therefore, the display (6) shows address data 101'' and numerical data r5. can be displayed. Then, an addition operation is performed between the value of the operation result register (14c), in this case r(3), and the constant register (14b), and the operation result is stored again in the operation result register (14c).

かくしてr+」キーの操作で制御回路(1)は、これだ
けの処理を行ない次のキー待ち状態に戻る。この際制御
回路(1)はレジスタ(’14e)(14f)にデータ
メモリ(4)と表示メ゛モリ(13)の最大アドレスデ
ータ即ちI″01」を書き込む(@12図B参照)。
Thus, upon operation of the "r+" key, the control circuit (1) performs these processes and returns to the state of waiting for the next key. At this time, the control circuit (1) writes the maximum address data of the data memory (4) and the display memory (13), ie, I"01", to the registers ('14e) and (14f) (see Fig. 12B).

そして次に「3.」が置数されると、置数レジスタ(1
4a)と表示メモリ(13)の領域(13d)に「3.
が入力されることにより第12図Cに示す状態となる。
Then, when "3." is entered, the number register (1
4a) and the area (13d) of the display memory (13).
is input, the state shown in FIG. 12C is reached.

続けて1−」が押されると、制御回路(1)は減算フラ
グ(F3)をセットし、置数レジスタ(14a)のデー
タを定数レジスタ(14b)に転送すると共に、データ
メモリ(4)が一杯か否かチェックした後、レジスタ(
14e)のデータを読み取りこれに+1したアドレスに
データを書き込む、したがって02番地に13ノが書き
込まれる。又これと同時に表示メモリ(13)の領域(
13b)に領域(13c)のデータを転送した後、02
番地のデータを領域(13c)に転送する。したがって
第12図りに示す状態となり、表示器(6)の表示が1
段移動きれる。そして演算結果レジスタ(14c)の値
′5」と定数レジスタ(14b)の値r3」の加算演算
を行ない、演算結果を再び演算結果レジスタ(14C)
に記憶させる。
When "1-" is successively pressed, the control circuit (1) sets the subtraction flag (F3), transfers the data in the numeric register (14a) to the constant register (14b), and also transfers the data in the data memory (4). After checking whether it is full or not, register (
14e) is read and the data is written to the address added by 1. Therefore, 13 is written to address 02. At the same time, the display memory (13) area (
After transferring the data of area (13c) to 02
The address data is transferred to area (13c). Therefore, the state shown in Figure 12 is reached, and the display (6) shows 1.
I can move steps. Then, an addition operation is performed between the value '5' of the operation result register (14c) and the value r3 of the constant register (14b), and the operation result is returned to the operation result register (14C).
to be memorized.

以後同様にしてキーボード(2)より順次入力すると、
第12図E乃至第12図■に示すように制御回路(1)
による処理が行なわれ、最後にイコールキー(2g>が
押されると、制御回路(1)はフラグをリセット後イコ
ールフラグ(F7)がセットか否かの判定を行なう。こ
の場合セットされておらず定数レジスタ(14b)のデ
ータと演算結果レジスタ(14c)の加算演算を行ない
、演算結果を再び演算結果レジスタ(14c)に入力す
ると共に、表示メモリ(13)の領域(13d)にも転
送する。したがって表示器(6)の4段目に演算結果が
表示器れる(第12図J参照)。
From now on, if you enter the information sequentially from the keyboard (2),
As shown in Figure 12 E to Figure 12 ■, the control circuit (1)
When the equal key (2g> is pressed), the control circuit (1) resets the flag and then determines whether the equal flag (F7) is set. In this case, it is not set. An addition operation is performed between the data in the constant register (14b) and the operation result register (14c), and the operation result is inputted again to the operation result register (14c) and also transferred to the area (13d) of the display memory (13). Therefore, the calculation result is displayed on the fourth stage of the display (6) (see FIG. 12J).

尚表示メモリ(13)は一杯になり、次に新しいデータ
が入力されると古いデータから消滅されるよう構成きれ
ており、第12図Hに示すように04番地のデータが表
示された時、01番地データが消滅きれ表示がスクロー
ルされる。同様にして演算終了時には、第12図Jに示
すように01.02番地が消滅されている。
The display memory (13) is configured so that when the display memory (13) becomes full and new data is input, the oldest data is erased, so that when the data at address 04 is displayed as shown in Figure 12H, The 01 address data disappears and the display is scrolled. Similarly, at the end of the calculation, address 01.02 has been erased as shown in FIG. 12J.

次に演算途中に於て中間結果を知りたい場合には、第1
3図に示すようにキーボード(2)のサブトータルキー
(2c)を押すと、キー信号を取り込んだ制御回路(1
)は演算結果レジスタ(14c)の値を表示メモリ〈1
3)の領域(13d)に転送することにより、表示器(
6)の4段目に中間結果を表示する。
Next, if you want to know the intermediate result during the calculation, use the first
As shown in Figure 3, when you press the subtotal key (2c) on the keyboard (2), the control circuit (1
) displays the value of the operation result register (14c) in the memory <1
By transferring to the area (13d) of 3), the display (
Display the intermediate results in the fourth row of 6).

この際中間結果を示す表示素子(◇)が点灯きれる。し
たがって上述の例で5+3−2の途中結果を見たい場合
には5+3−2と入力したところでサブトータルキー(
2c)を操作すると、第13図に示す状態となり表示器
(6)に演算結果のr6Jが表示される。
At this time, the display element (◇) indicating the intermediate result lights up completely. Therefore, in the above example, if you want to see the intermediate result of 5+3-2, enter 5+3-2 and press the subtotal key (
2c), the state shown in FIG. 13 is reached and the calculation result r6J is displayed on the display (6).

次に演算終了後演算結果が正しいか否か即ち入力データ
が誤っていないか否か確認する動作につき説明する。演
算終了時表示器(6)には第12図Jに示すように03
〜05番地まで表示され、01.02番地は消滅してい
る為、01.02番地のデータを表示させるようにスク
ロールキー(2f)を操作する。スクロールキー(2f
)を1回操作すると、スクロールキー信号を検出した制
御回路(1)は、表示メモリ(13)の最大番地を記憶
しているレジスタ(14f)から最大番地を読み出し、
最大番地−3の演算を行ない、演算結果で示すアドレス
指定でデータメモリ(4)からデータを読み出し退避レ
ジスタ(14d)に転送する。そして制御回路(1)は
表示メモリ(13)の領域(13a)〜(13c)のデ
ータを下方向に1段シフトさせ領域(13a)を空にし
た債、退避レジスタ(14d)のデータを表示メモリ(
13)の領域(13a)に転送し、第14図Aに示す状
態にする。従って表示器く6)には05番地にデータが
消え02〜04番地のデータが表示され表示が1段スク
ロールされる。これにより制御回路(1)は表示メモリ
〈13)の最大番地を記憶しているレジスタ(14f)
のデータを「04」に書換え、データメモリ(4)の最
大番地を記憶しているレジスタ(14e)の値と比較を
行なう、今データメモリ(4)には「05.まで記憶さ
れており、表示の最大は104」で表示の方が小きい為
、制御回路(1)は表示器(6)の記号(11)を点灯
芒せ、表示されている以外に更にデータメモリ(4)に
はデータが記憶きれていることを指示する。そして再度
スクロールキー(2f)を操作すると、前述と同様にし
て01番地のデータがデータメモリ(4)から読み出諮
れ第14図Bに示すように表示される。従って表示器(
6)により1番目から3番目までに入力きれたデータを
確認することができる。
Next, the operation of checking whether the calculation result is correct after the calculation is completed, that is, whether the input data is correct will be explained. At the end of the calculation, the display (6) shows 03 as shown in Figure 12J.
Since addresses up to 05 are displayed and address 01.02 has disappeared, operate the scroll key (2f) to display the data at address 01.02. Scroll key (2f
) is operated once, the control circuit (1) that has detected the scroll key signal reads the maximum address from the register (14f) that stores the maximum address of the display memory (13),
The maximum address -3 is calculated, and data is read from the data memory (4) and transferred to the save register (14d) at the address specified by the calculation result. Then, the control circuit (1) shifts the data in the areas (13a) to (13c) of the display memory (13) one step downward and displays the data in the save register (14d) with the area (13a) empty. memory(
13) to the area (13a) to create the state shown in FIG. 14A. Therefore, the data at address 05 disappears on the display 6), the data at addresses 02 to 04 are displayed, and the display is scrolled one step. As a result, the control circuit (1) uses the register (14f) that stores the maximum address of the display memory (13).
Rewrite the data to "04" and compare it with the value of the register (14e) that stores the maximum address of the data memory (4).The data memory (4) currently stores up to "05." The maximum display is 104" and the display is smaller, so the control circuit (1) lights up the symbol (11) on the display (6), and in addition to what is displayed, the data memory (4) Indicates that the data has been memorized. Then, when the scroll key (2f) is operated again, the data at address 01 is read out from the data memory (4) and displayed as shown in FIG. 14B in the same manner as described above. Therefore, the indicator (
6) allows you to check the data that has been input from the first to the third.

このようにして3番目迄の入力を確認したところで、4
番目の入力データを見るべく、今度はスクロールキー(
2c)を操作すると、スクロールキー信号を検出した制
御回路(1)は、訂正フラグ(F6)がセントきれてい
るか否かのチェックを行なう。今訂正フラグ(F6)は
セットされていない為、制御回路(1)はレジスタ(1
4f)より最大の表示アドレス番号を読み出し、読み出
した値に+1を行なう。レジスタ(14f)には「03
」が記憶されており、+1をしたデータメモリ(4)の
’04゜のアドレスからデータを読み出し退避レジスタ
(14d)に転送する。そして表示メモリ(13)の領
域(13a)〜(13c)のデータを1段上方向シフト
した後、退避レジスタ(14d)より表示メモリ(13
)の領域(13c)にデータを転送する。この際レジス
タ(14f)は「04」に変更きれ、又レジスタ(14
e)とレジスタ(14f)の値を比較することにより、
前述と同様にして記号(11)が点灯きれる。かくして
第14図Aに示す状態となり、′04」のデータが表示
きれることにより、4番目の入力データを確認すること
が出来る。次に再度スクロールキー(2c)を操作する
ことにより、同様にして第12図Jに示すように5番目
のデータが表示される。この際レジスタ(14e)とレ
ジスタ(14f)の値は同一であり、記号(11)は消
灯される。このようにしてスクロールキー(2e)’(
2f)の操作で任意に表示をスクロールでき、入力デー
タを容易に確認することが出来る。
After confirming the input up to the third input in this way,
To see the input data, use the scroll key (
2c), the control circuit (1) detecting the scroll key signal checks whether or not the correction flag (F6) is out of cents. Since the correction flag (F6) is not set now, the control circuit (1) is
4f) The maximum display address number is read out and the read value is incremented by +1. The register (14f) has “03
'' is stored, and the data is read from the '04° address of the data memory (4) which is incremented by 1 and transferred to the save register (14d). Then, after shifting the data in areas (13a) to (13c) of the display memory (13) one step upward, the display memory (13) is transferred from the save register (14d).
) data is transferred to the area (13c). At this time, the register (14f) can be changed to "04", and the register (14f) can be changed to "04".
By comparing e) with the value of register (14f),
The symbol (11) can be lit in the same manner as described above. In this way, the state shown in FIG. 14A is reached, and the data '04' is completely displayed, allowing the fourth input data to be confirmed. Next, by operating the scroll key (2c) again, the fifth data is similarly displayed as shown in FIG. 12J. At this time, the values of the register (14e) and the register (14f) are the same, and the symbol (11) is turned off. In this way, scroll key (2e)'(
The display can be scrolled arbitrarily by the operation 2f), and input data can be easily confirmed.

尚入力データがデータメモリ(4)の容量99項目以上
入力された場合には、制御回路(1)はデータメモリ(
4)のデータをシフトし古いデータから消滅させると共
に、メモリオーバーを指示する記号(12)を表示器(
6)に点滅させ、操作者に古いデータが消滅されている
ことを報知するよう構成されている。
If the input data exceeds the capacity of the data memory (4) by 99 items, the control circuit (1) will
4) is shifted and erased from the oldest data, and the symbol (12) indicating memory over is displayed on the display (
6) to notify the operator that old data has been deleted.

(ト)発明の効果 上述の如く本発明の寛子式車E計算機は、入力したデー
タをメモリに記憶しておき演算終了後に順次読み出し表
示するよう構成したので、入力誤りを容易に確認でき、
演算結果の確認の為に従来のように演算を繰り返す必要
がないと共に、入力データ数がメモリ容量をオーバーし
た場合には、そのことを指示することにより操作者に古
いデータが消滅されていることを報知し、後で入力デー
タの確認の際操作者がとまどうことがないもので、極め
て実用的効果大である。
(G) Effects of the Invention As mentioned above, the Hiroko type car E calculator of the present invention is configured to store the input data in the memory and sequentially read and display it after the calculation is completed, so that input errors can be easily checked.
There is no need to repeat calculations as in the past to check the calculation results, and if the number of input data exceeds the memory capacity, the old data can be deleted by instructing the operator. This system notifies the operator of the input data and does not confuse the operator when checking the input data later, which is extremely effective in practical use.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の電子式卓上計算機の構成を示すブロッ
ク図、第2図は第1図の液晶表示器の構成を示す図、第
3図は第1図のキーボードの構成を示す図、第4図は表
示メモリの構成を示す図、第5図はレジスタの構成を示
す図、第6図はデータメモリの構成を示す図、第7図、
第8図、第9図、第10図、第11図は第1図の動作状
態を示すフローチャート図、第14図A1第14図J1
第13150、第14図A1第14図Bは、第4図、第
5図、第6図の動作状態を示す図である。 (1)・・・制御回路、(2)・・・キーボード、(3
)・・・プログラムメモリ、(4)・・・データメモリ
、(5)・・駆動回路、〈6)・・・表示器。
FIG. 1 is a block diagram showing the configuration of the electronic desk calculator of the present invention, FIG. 2 is a diagram showing the configuration of the liquid crystal display in FIG. 1, and FIG. 3 is a diagram showing the configuration of the keyboard in FIG. 1. 4 is a diagram showing the configuration of the display memory, FIG. 5 is a diagram showing the configuration of the register, FIG. 6 is a diagram showing the configuration of the data memory, FIG.
Figures 8, 9, 10, and 11 are flowcharts showing the operating states of Figure 1, Figure 14 A1, Figure 14 J1
13150, FIG. 14A1, and FIG. 14B are diagrams showing the operating states of FIGS. 4, 5, and 6. (1)...Control circuit, (2)...Keyboard, (3
)...Program memory, (4)...Data memory, (5)...Drive circuit, <6)...Display device.

Claims (1)

【特許請求の範囲】[Claims] (1)数値データ、演算子データ等を入力するキーボー
ドと、入力されたデータを記憶するデータメモリと、入
力データ数がデータメモリの容量をオーバーしたか否か
を検出する手段と、該手段の出力でメモリオーバーを指
示する手段と、メモリオーバーの際データメモリ内の古
いデータから順次消滅させ新しいデータをメモリするよ
う制御する手段と、入力されたデータに基づき演算を行
なう演算手段と、入力データ及び演算結果を表示する表
示手段と、前記データメモリの記憶データを順次読み出
し表示手段に表示させる読み出し手段を備え、演算後に
入力データを順次読み出し表示することにより、入力デ
ータの確認が出来ることを特徴とする電子式卓上計算機
(1) A keyboard for inputting numerical data, operator data, etc., a data memory for storing input data, means for detecting whether the number of input data exceeds the capacity of the data memory, and the means for detecting whether the number of input data exceeds the capacity of the data memory. means for instructing a memory overflow by output; means for controlling the memory so that the oldest data in the data memory is sequentially erased and new data is stored in memory when the memory is over; arithmetic means for performing an operation based on input data; and input data. and a display means for displaying the calculation result, and a reading means for sequentially reading out the data stored in the data memory and displaying it on the display means, and by sequentially reading and displaying the input data after the calculation, the input data can be confirmed. An electronic desktop calculator.
JP60084846A 1985-04-19 1985-04-19 Electronic desk calculator Expired - Lifetime JPH0670786B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60084846A JPH0670786B2 (en) 1985-04-19 1985-04-19 Electronic desk calculator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60084846A JPH0670786B2 (en) 1985-04-19 1985-04-19 Electronic desk calculator

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP27574084A Division JPS61281350A (en) 1984-12-28 1984-12-28 Electronic desk calculator

Publications (2)

Publication Number Publication Date
JPS61157965A true JPS61157965A (en) 1986-07-17
JPH0670786B2 JPH0670786B2 (en) 1994-09-07

Family

ID=13842162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60084846A Expired - Lifetime JPH0670786B2 (en) 1985-04-19 1985-04-19 Electronic desk calculator

Country Status (1)

Country Link
JP (1) JPH0670786B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58213369A (en) * 1982-06-05 1983-12-12 Casio Comput Co Ltd Small sized electronic calculator having check function
JPS58213366A (en) * 1982-06-05 1983-12-12 Casio Comput Co Ltd Small sized electronic calculator having check function

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58213369A (en) * 1982-06-05 1983-12-12 Casio Comput Co Ltd Small sized electronic calculator having check function
JPS58213366A (en) * 1982-06-05 1983-12-12 Casio Comput Co Ltd Small sized electronic calculator having check function

Also Published As

Publication number Publication date
JPH0670786B2 (en) 1994-09-07

Similar Documents

Publication Publication Date Title
US4718029A (en) Display device for a programmable electronic calculator
US4276541A (en) Display control of hand-written, memorized pattern at a preselected time
JP3431771B2 (en) Electronics
JPS61157965A (en) Electronic desk calculator
JPS61213963A (en) Electronic calculator
JPS61199157A (en) Electronic desk calculator
JPS61213962A (en) Electronic calculator
EP0369819B1 (en) Desk top calculator
EP0405504B1 (en) Information display system suitable for compact electronic appliances having different display sizes
JPS61157964A (en) Electronic desk calculator
JPS5911947B2 (en) electronic desk calculator
JPH11340816A (en) Electronic counter
JPS5935265A (en) Electronic calculator
JPS6019030B2 (en) educational electronics
JP3567291B2 (en) Information processing apparatus and item data management method
JP2909672B2 (en) Measuring instrument panel information setting device
JPS61281350A (en) Electronic desk calculator
JP2002157228A (en) Input canceling method
JPH07262137A (en) Electronic calculator
JPS6315952Y2 (en)
JP2001160034A (en) Information processor and method for displaying the same
JPS6028982Y2 (en) display control device
JPS599318Y2 (en) Display control circuit with zero suppression control function
JPS6022418Y2 (en) Key-input electronic equipment
JPH07210284A (en) Digit input device