JPH0670786B2 - Electronic desk calculator - Google Patents

Electronic desk calculator

Info

Publication number
JPH0670786B2
JPH0670786B2 JP60084846A JP8484685A JPH0670786B2 JP H0670786 B2 JPH0670786 B2 JP H0670786B2 JP 60084846 A JP60084846 A JP 60084846A JP 8484685 A JP8484685 A JP 8484685A JP H0670786 B2 JPH0670786 B2 JP H0670786B2
Authority
JP
Japan
Prior art keywords
data
display
memory
register
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60084846A
Other languages
Japanese (ja)
Other versions
JPS61157965A (en
Inventor
修治 今井
博 福井
和男 広川
諭美 岡崎
裕吉 西尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP60084846A priority Critical patent/JPH0670786B2/en
Publication of JPS61157965A publication Critical patent/JPS61157965A/en
Publication of JPH0670786B2 publication Critical patent/JPH0670786B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Calculators And Similar Devices (AREA)
  • Input From Keyboards Or The Like (AREA)

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は入力データを記憶し、記憶したデータを順次読
み出し表示することにより、演算経過を確認することが
出来る電子式卓上計算機に関する。
DETAILED DESCRIPTION OF THE INVENTION (A) Field of Industrial Application The present invention relates to an electronic desk calculator capable of confirming the progress of calculation by storing input data and sequentially reading and displaying the stored data.

(ロ)従来の技術 一般に電子式卓上計算機に於ては、例えば特公昭55−51
222号公報に示されるように入力された数値データを四
則演算し演算結果が表示器に表示されるよう構成されて
いるが、演算結果が表示された時には入力されたデータ
を確認することは出来ない為、演算結果が正しいか否か
判らず同じ演算を2〜3回繰り返し検算することにより
確認をしていた。簡単な計算では演算の繰り返しも苦に
ならないけれども、多項目の演算では数値データの入力
回数が多くなり容易でなく面倒であった。
(B) Conventional technology Generally, in an electronic desk calculator, for example, Japanese Patent Publication No. 55-51
As shown in Japanese Patent No. 222, the input numerical data is arithmetically operated and the operation result is displayed on the display.However, when the operation result is displayed, the input data cannot be confirmed. Since it is not, it was confirmed by repeating the same calculation 2-3 times without knowing whether the calculation result was correct. Although it is not difficult to repeat the calculation with simple calculation, the number of input of numerical data is large in the calculation of many items, which is not easy and troublesome.

(ハ)発明が解決しようとする問題点 本発明は上述の問題点を解消すべくなされたもので、演
算終了後であっても入力データを順次表示器に表示可能
に構成した電子式卓上計算機を提供するものである。
(C) Problems to be Solved by the Invention The present invention has been made to solve the above-mentioned problems, and an electronic desk calculator configured to be able to sequentially display input data on a display even after completion of calculation. Is provided.

(ニ)問題点を解決するための手段 本発明は入力された数値データをその入力順序に対応し
て記憶するメモリと、このメモリ中のデータをその入力
順序と共に表示手段に表示させる手段とからなる。
(D) Means for Solving the Problems The present invention comprises a memory for storing input numerical data corresponding to the input order, and a means for displaying the data in the memory together with the input order on the display means. Become.

(ホ)作用 この構成によれば、演算終了後にそれ迄に入力されたデ
ータをその入力順序と共に表示できる。
(E) Operation According to this configuration, the data input so far after the calculation is completed can be displayed together with the input order.

(ヘ)実施例 以下本発明の実施例を図面と共に説明する。(F) Embodiments Embodiments of the present invention will be described below with reference to the drawings.

第1図は本発明の電子式卓上計算機の構成を示すブロッ
ク図で、(1)はマイクロプロセッサで構成された制御
回路で、キーボード(2)よりのキー信号に応じ予め処
理プログラムが記憶されているプログラムメモリ(3)
のプログラムに従って、演算、表示制御等を行なう。
(4)はキーボード(2)より入力された数値データ或
は演算子データが記憶されているデータメモリで、制御
回路(1)によりデータの書込み及び読出しが制御され
ており、第6図に示すように01〜99番のアドレスで示す
99項目のデータを記憶できるよう構成されている。各ア
ドレスは演算子データを記憶する領域(4a)と数値デー
タを記憶する領域(4b)で構成されている。(5)は制
御回路(1)より供給された表示データに基づき液晶表
示器(6)を駆動する液晶駆動回路である。液晶表示器
(6)は第2図に示すように数値データが4段に表示さ
れるよう構成され、1段目の表示(7)、2段目の表示
(8)及び3段目の表示(9)はそれぞれデータメモリ
(4)のアドレス番号を表示する表示素子(7a)(8a)
(9a)と、演算子記号表示素子(7b)(8b)(9b)と数
値データ表示素子(7c)(8c)(9c)で構成され、入力
データを順次表示し演算経過の確認を可能にしている。
そして4段目の表示(10)には演算子記号表示素子(10
a)と、数値データ表示素子(10b)が設けられ、置数デ
ータ及び演算結果を表示するよう構成されている。尚4
段目の数値データ表示素子(10b)は1段目から3段目
の数値データ表示素子(7c)(8c)(9c)より大きく形
成されており、置数データ及び演算結果が見易くされて
いる。又2段目、3段目の表示(8)(9)のK記号
(8d)(9d)は定数計算時の定数を指示する時点灯さ
れ、(11)は表示されている以外にまだデータメモリ
(4)にデータが残っている場合にそれを指示すべく点
灯され、(12)はデータメモリ(4)の容量オーバーを
表示する記号である。
FIG. 1 is a block diagram showing a configuration of an electronic desk calculator of the present invention. (1) is a control circuit constituted by a microprocessor, and a processing program is stored in advance in accordance with a key signal from a keyboard (2). Program memory (3)
According to the program, calculation, display control, etc. are performed.
(4) is a data memory in which numerical data or operator data input from the keyboard (2) is stored, and writing and reading of data are controlled by the control circuit (1), as shown in FIG. As shown by addresses 01 to 99
It is configured to store 99 items of data. Each address is composed of an area (4a) for storing operator data and an area (4b) for storing numerical data. Reference numeral (5) is a liquid crystal drive circuit for driving the liquid crystal display (6) based on the display data supplied from the control circuit (1). As shown in FIG. 2, the liquid crystal display (6) is configured to display numerical data in four rows, and the first row display (7), the second row display (8) and the third row display. (9) are display elements (7a) and (8a) for displaying the address numbers of the data memory (4), respectively.
(9a), operator symbol display elements (7b) (8b) (9b) and numerical data display elements (7c) (8c) (9c), input data are displayed sequentially and the progress of calculation can be confirmed. ing.
And the operator symbol display element (10
a) and a numerical data display element (10b) are provided, and are configured to display numerical data and calculation results. 4
The numerical data display element (10b) in the tier is formed to be larger than the numerical data display elements (7c), (8c), (9c) in the first to third tiers so that the numerical data and the calculation result can be easily seen. . Also, the K symbols (8d) and (9d) on the second and third display (8) and (9) are lit up to indicate the constant in the constant calculation, and (11) is not displayed but data is still displayed. When data remains in the memory (4), it is lit to indicate it, and (12) is a symbol indicating that the capacity of the data memory (4) is over.

第3図はキーボード(2)のキー配列を示す図で、通常
の置数する為のテンキー(2a)、四則キー(2b)の他に
演算の途中結果を表示するサブトータルキー(2c)、テ
ンキー(2a)との組合せでデータメモリ(4)のアドレ
スを選択したり、或いは入力データの訂正を開始させる
為の訂正キー(2d)及びデータメモリ(4)の内容を順
次読み出し表示させるスクロールキー(2e)(2f)で構
成されている。
Figure 3 is a diagram showing the keyboard layout of the keyboard (2). In addition to the usual numeric keypad (2a), the four arithmetic keys (2b), the subtotal key (2c) that displays the intermediate results of the operation, A scroll key for selecting the address of the data memory (4) in combination with the numeric keypad (2a), or for sequentially reading out and displaying the contents of the correction key (2d) and the data memory (4) for starting correction of the input data. It is composed of (2e) and (2f).

第4図・第5図は制御回路(1)に内蔵のメモリ或いは
レジスタの機能を示す図で、(13)は表示用のデータが
記憶されている表示メモリで、表示器(6)と対応し領
域(13a)〜(13d)が表示器(6)の1段目〜4段目に
対応し、それぞれデータメモリ(4)のアドレスデータ
を記憶する領域(13e)、演算子データを記憶する領域
(13f)及び数値データを記憶する領域(13g)で構成さ
れている。(14)はキーボード(2)よりの置数デー
タ、図示しない演算回路での演算結果等が記憶されるレ
ジスタで、(14a)は置数データを、(14b)は定数デー
タを、(14c)は演算結果を、(14d)はデータメモリ
(4)よりの転送データを、(14e)はデータメモリ
(4)にデータが記憶されている最大アドレスデータ
を、(14f)は表示メモリ(13)に記憶されている最大
アドレスデータをそれぞれ記憶するように配分されてい
る。(14g)はフラグ領域で複数個のフラグで構成され
ており、F1は置数フラグ、F2は加算フラグ、F3は減算フ
ラグ、F4は乗算フラグ、F5は除算フラグ、F6は訂正フラ
グ及びF7はイコールキーフラグを夫々示している。制御
回路(1)はプログラムメモリ(3)のプログラムに従
い、入力データを記憶しているデータメモリ(4)、表
示メモリ(13)及びレジスタ(14)の間でデータの授受
を行ない演算処理を行なうよう構成されている。
4 and 5 are diagrams showing the function of the memory or register built in the control circuit (1), and (13) is a display memory in which display data is stored, which corresponds to the display (6). The areas (13a) to (13d) correspond to the first to fourth steps of the display (6), and the area (13e) for storing the address data of the data memory (4) and the operator data are respectively stored therein. It is composed of an area (13f) and an area (13g) for storing numerical data. (14) is a register for storing the numerical data from the keyboard (2), the calculation result in an arithmetic circuit (not shown), etc. (14a) is the numerical data, (14b) is the constant data, (14c) Is the calculation result, (14d) is the transfer data from the data memory (4), (14e) is the maximum address data stored in the data memory (4), and (14f) is the display memory (13). Are allocated so as to store the maximum address data stored in each. (14g) is a flag area composed of a plurality of flags. F1 is a register flag, F2 is an addition flag, F3 is a subtraction flag, F4 is a multiplication flag, F5 is a division flag, F6 is a correction flag, and F7 is The equal key flags are shown respectively. The control circuit (1) exchanges data between the data memory (4) storing the input data, the display memory (13) and the register (14) according to the program of the program memory (3) to perform arithmetic processing. Is configured.

次に斯る構成よりなる本発明の動作につき第7図乃至第
11図のフローチャート図に基づき説明する。ここで例え
ば5+3−2+4+7=17の計算を行なう場合につき説
明する。
Next, the operation of the present invention having such a configuration will be described with reference to FIGS.
Description will be given based on the flowchart of FIG. Here, a case of performing calculation of 5 + 3-2 + 4 + 7 = 17, for example, will be described.

先ずキーボード(2)の「ON」キーが操作され電源が投
入されると、制御回路(1)はメモリ等に全てクリアを
かけ表示器(6)の4段目の表示(10)に「0」を表示
する。この状態で制御回路(1)はキーボード(2)の
どのキーが押されたかをチェックしており、最初の数値
「5」がキーボード(2)で置数されると、置数データ
を置数レジスタ(14a)に取り込んだ制御回路(1)
は、置数フラグ(F1)をセットすると共に、置数データ
を表示メモリ(13)の領域(13d)に書き込むことによ
り、表示器(6)の4段目に置数データの表示を行なう
(第12図A参照)。
First, when the "ON" key of the keyboard (2) is operated and the power is turned on, the control circuit (1) clears all the memory etc. and displays "0" on the fourth display (10) of the display (6). Is displayed. In this state, the control circuit (1) checks which key of the keyboard (2) is pressed, and when the first numerical value "5" is entered by the keyboard (2), the numerical value data is entered. Control circuit (1) incorporated in register (14a)
Displays the numerical data in the fourth row of the display (6) by setting the numerical flag (F1) and writing the numerical data in the area (13d) of the display memory (13) ( (See FIG. 12A).

次に「+」キーが押されると、制御回路(1)は加算フ
ラグ(F2)をセットし、置数レジスタ(14a)のデータ
を定数レジスタ(14b)に転送すると共に、データメモ
リ(4)が一杯か否かチェックした後レジスタ(14e)
の値に+1したデータメモリ(4)のアドレス即ち01番
目にデータ「5」を書き込む。又これと同時に表示メモ
リ(13)の領域(13c)にアドレスデータ「01」と数値
データ「5」を転送する。したがって表示器(6)には
3段目にアドレスデータ「01」と数値データ「5」が表
示される。そして演算結果レジスタ(14c)の値、今の
場合「0」と定数レジスタ(14b)の加算演算を行ない
演算結果を再び演算結果レジスタ(14c)に記憶させ
る。かくして「+」キーの操作で制御回路(1)は、こ
れだけの処理を行ない次のキー待ち状態に戻る。この際
制御回路(1)はレジスタ(14e)(14f)にデータメモ
リ(4)と表示メモリ(13)の最大アドレスデータ即ち
「01」を書き込む(第12図B参照)。
Next, when the "+" key is pressed, the control circuit (1) sets the addition flag (F2), transfers the data of the number register (14a) to the constant register (14b), and the data memory (4). Register (14e) after checking if is full
The data “5” is written at the address of the data memory (4) which is +1 to the value of, that is, the 01th. At the same time, the address data "01" and the numerical data "5" are transferred to the area (13c) of the display memory (13). Therefore, the display device (6) displays the address data "01" and the numerical data "5" in the third row. Then, the value of the operation result register (14c), in this case "0", is added to the constant register (14b), and the operation result is stored again in the operation result register (14c). Thus, the operation of the "+" key causes the control circuit (1) to carry out such processing and return to the next key waiting state. At this time, the control circuit (1) writes the maximum address data, ie, "01" of the data memory (4) and the display memory (13) into the registers (14e) and (14f) (see FIG. 12B).

そして次に「3」が置数されると、置数レジスタ(14
a)と表示メモリ(13)の領域(13d)に「3」が入力さ
れることにより第12図Cに示す状態となる。
Then, when “3” is registered next, the register register (14
By inputting "3" into the area (13d) of the display memory (13) and (a), the state shown in FIG. 12C is obtained.

続けて「−」が押されると、制御回路(1)は減算フラ
グ(F3)をセットし、置数レジスタ(14a)のデータを
定数レジスタ(14b)に転送すると共に、データメモリ
(4)が一杯か否かチェックした後、レジスタ(14e)
のデータを読み取りこれに+1したアドレスにデータを
書き込む。したがって02番地に「3」が書き込まれる。
又これと同時に表示メモリ(13)の領域(13b)に領域
(13c)のデータを転送した後、02番地のデータを領域
(13c)に転送する。したがって第12図Dに示す状態と
なり、表示器(6)の表示が1段移動される。そして演
算結果レジスタ(14c)の値「5」と定数レジスタ(14
b)の値「3」の加算演算を行ない、演算結果を再び演
算結果レジスタ(14c)に記憶させる。
When "-" is continuously pressed, the control circuit (1) sets the subtraction flag (F3), transfers the data of the number register (14a) to the constant register (14b), and the data memory (4) After checking if it is full, register (14e)
The data is read and the data is written to the address which is +1. Therefore, "3" is written at address 02.
At the same time, after transferring the data of the area (13c) to the area (13b) of the display memory (13), the data of the address 02 is transferred to the area (13c). Therefore, the state shown in FIG. 12D is reached, and the display on the display (6) is moved one step. Then, the value “5” in the operation result register (14c) and the constant register (14
The addition operation of the value “3” of b) is performed, and the operation result is stored again in the operation result register (14c).

以後同様にしてキーボード(2)より順次入力すると、
第12図E乃至第12図Iに示すように制御回路(1)によ
る処理が行なわれ、最後にイコールキー(2g)が押され
ると、制御回路(1)はフラグをリセット後イコールフ
ラグ(F7)がセットか否かの判定を行なう。この場合セ
ットされておらず定数レジスタ(14b)のデータと演算
結果レジスタ(14c)の加算演算を行ない、演算結果を
再び演算結果レジスタ(14c)に入力すると共に、表示
メモリ(13)の領域(13d)にも転送する。したがって
表示器(6)の4段目に演算結果が表示される(第12図
J参照)。
After that, in the same way, if you input sequentially from the keyboard (2),
When the processing by the control circuit (1) is performed as shown in FIGS. 12E to 12I and the equal key (2g) is finally pressed, the control circuit (1) resets the flag and then the equal flag (F7 ) Is set or not is determined. In this case, the data of the constant register (14b) and the operation result register (14c) that have not been set are added, the operation result is input to the operation result register (14c) again, and the area of the display memory (13) ( Transfer to 13d). Therefore, the calculation result is displayed on the fourth row of the display (6) (see FIG. 12J).

尚表示メモリ(13)は一杯になり、次に新しいデータが
入力されると古いデータから消滅されるよう構成されて
おり、第12図Hに示すように04番地のデータが表示され
た時、01番地データが消滅され表示がスクロールされ
る。同様にして演算終了時には、第12図Jに示すように
01、02番地が消滅されている。
The display memory (13) becomes full, and when the next new data is input, the old data is deleted. When the data at address 04 is displayed, as shown in FIG. 12H, Address 01 data disappears and the display scrolls. Similarly, when the calculation is completed, as shown in FIG.
Addresses 01 and 02 have disappeared.

次に演算途中に於て中間結果を知りたい場合には、第13
図に示すようにキーボード(2)のサブトータルキー
(2c)を押すと、キー信号を取り込んだ制御回路(1)
は演算結果レジスタ(14c)の値を表示メモリ(13)の
領域(13d)に転送することにより、表示器(6)の4
段目に中間結果を表示する。この際中間結果を示す表示
素子(◇)が点灯される。したがって上述の例で5+3
−2の途中結果を見たい場合には5+3−2と入力した
ところでサブトータルキー(2c)を操作すると、第13図
に示す状態となり表示器(6)に演算結果の「6」が表
示される。
Next, if you want to know the intermediate result during the calculation,
When the sub total key (2c) of the keyboard (2) is pressed as shown in the figure, the control circuit (1) that captures the key signal
Transfers the value of the operation result register (14c) to the area (13d) of the display memory (13), and
The intermediate result is displayed in the column. At this time, the display element (⋄) indicating the intermediate result is turned on. Therefore, in the above example, 5 + 3
-If you want to see the result in the middle of -2, if you input 5 + 3-2 and operate the sub total key (2c), the state shown in Fig. 13 is displayed and the calculation result "6" is displayed on the display (6). It

次に演算終了後演算結果が正しいか否か即ち入力データ
が誤っていないか否か確認する動作につき説明する。演
算終了時表示器(6)には第12図Jに示すように03〜05
番地まで表示され、01、02番地は消滅している為、01、
02番地のデータを表示させるようにスクロールキー(2
f)を操作する。スクロールキー(2f)を1回操作する
と、スクロールキー信号を検出した制御回路(1)は、
表示メモリ(13)の最大番地を記憶しているレジスタ
(14f)から最大番地に読み出し、最大番地−3の演算
を行ない、演算結果で示すアドレス指定でデータメモリ
(4)からデータを読み出し退避レジスタ(14d)に転
送する。そして制御回路(1)は表示メモリ(13)の領
域(13a)〜(13c)のデータを下方向に1段シフトさせ
領域(13a)を空にした後、退避レジスタ(14d)のデー
タを表示メモリ(13)の領域(13a)に転送し、第14図
Aに示す状態にする。従って表示器(6)には05番地に
データが消え02〜04番地のデータが表示され表示が1段
スクロールされる。これにより制御回路(1)は表示メ
モリ(13)の最大番地を記憶しているレジスタ(14f)
のデータを「04」に書換え、データメモリ(4)の最大
番地を記憶しているレジスタ(14e)の値と比較を行な
う。今データメモリ(4)には「05」まで記憶されてお
り、表示の最大は「04」で表示の方が小さい為、制御回
路(1)は表示器(6)の記号(11)を点灯させ、表示
されている以外に更にデータメモリ(4)にはデータが
記憶されていることを指示する。そして再度スクロール
キー(2f)を操作すると、前述と同様にして01番地のデ
ータがデータメモリ(4)から読み出され第14図Bに示
すように表示される。従って表示器(6)により1番目
から3番目までに入力されたデータを確認することがで
きる。
Next, an operation for confirming whether or not the calculation result is correct after the calculation, that is, whether or not the input data is incorrect will be described. The display (6) at the end of the calculation shows 03 to 05
The address is displayed, and 01 and 02 have disappeared, so 01,
Scroll key (2
f) is operated. When the scroll key (2f) is operated once, the control circuit (1) that detects the scroll key signal
The maximum address of the display memory (13) is read from the register (14f) that stores the maximum address to the maximum address, the operation of maximum address-3 is performed, and the data is saved from the data memory (4) by specifying the address indicated by the operation result. Transfer to (14d). Then, the control circuit (1) shifts the data in the areas (13a) to (13c) of the display memory (13) downward by one step to empty the area (13a) and then displays the data in the save register (14d). The data is transferred to the area (13a) of the memory (13) and brought into the state shown in FIG. 14A. Therefore, the display device (6) disappears the data at address 05, displays the data at addresses 02 to 04, and scrolls the display one step. As a result, the control circuit (1) has a register (14f) that stores the maximum address of the display memory (13).
Data is rewritten to "04" and compared with the value of the register (14e) storing the maximum address of the data memory (4). Up to "05" is stored in the data memory (4), the maximum display is "04" and the display is smaller, so the control circuit (1) lights up the symbol (11) on the display (6). In addition to displaying the data, the data memory (4) further indicates that data is stored. When the scroll key (2f) is operated again, the data at address 01 is read from the data memory (4) and displayed as shown in FIG. 14B in the same manner as described above. Therefore, the data input from the first to the third can be confirmed by the display (6).

このようにして3番目迄の入力を確認したところで、4
番目の入力データを見るべく、今度はスクロールキー
(2e)を操作すると、スクロールキー信号を検出した制
御回路(1)は、訂正フラグ(F6)がセットされている
か否かのチェックを行なう。今訂正フラグ(F6)はセッ
トされていない為、制御回路(1)はレジスタ(14f)
より最大の表示アドレス番号を読み出し、読み出した値
に+1を行なう。レジスタ(14f)には「03」が記憶さ
れており、+1をしたデータメモリ(4)の「04」のア
ドレスからデータを読み出し退避レジスタ(14d)に転
送する。そして表示メモリ(13)の領域(13a)〜(13
c)のデータを1段上方向シフトした後、退避レジスタ
(14d)より表示メモリ(13)の領域(13c)にデータを
転送する。この際レジスタ(14f)は「04」に変更さ
れ、又レジスタ(14e)とレジスタ(14f)の値を比較す
ることにより、前述と同様にして記号(11)が点灯され
る。かくして第14図Aに示す状態となり、「04」のデー
タが表示されることにより、4番目の入力データを確認
することが出来る。次に再度スクロールキー(2e)を操
作することにより、同様にして第12図Jに示すように5
番目のデータが表示される。この際レジスタ(14e)と
レジスタ(14f)の値は同一であり、記号(11)は消灯
される。このようにしてスクロールキー(2e)(2f)の
操作で任意に表示をスクロールでき、入力データを容易
に確認することが出来る。
After confirming the 3rd input in this way, 4
When the scroll key (2e) is operated this time to see the second input data, the control circuit (1) which has detected the scroll key signal checks whether or not the correction flag (F6) is set. Since the correction flag (F6) is not set now, the control circuit (1) has the register (14f)
The larger display address number is read and the read value is incremented by one. "03" is stored in the register (14f), and data is read from the address "04" of the data memory (4) which is incremented by 1 and transferred to the save register (14d). The areas (13a) to (13 of the display memory (13) are
After shifting the data in c) upward by one step, the data is transferred from the save register (14d) to the area (13c) of the display memory (13). At this time, the register (14f) is changed to "04", and by comparing the values of the register (14e) and the register (14f), the symbol (11) is turned on in the same manner as described above. Thus, the state shown in FIG. 14A is obtained, and the fourth input data can be confirmed by displaying the data "04". Next, by operating the scroll key (2e) again, as shown in FIG.
The second data is displayed. At this time, the values of the register (14e) and the register (14f) are the same, and the symbol (11) is turned off. In this way, the display can be arbitrarily scrolled by operating the scroll keys (2e) and (2f), and the input data can be easily confirmed.

尚入力データがデータメモリ(4)の容量99項目以上入
力された場合には、制御回路(1)はデータメモリ
(4)のデータをシフトし古いデータから消滅させると
共に、メモリオーバーを指示する記号(12)を表示器
(6)に点滅させ、操作者に古いデータが消滅されてい
ることを報知するよう構成されている。
When the input data is input in the capacity of 99 items or more of the data memory (4), the control circuit (1) shifts the data of the data memory (4) to erase the old data, and at the same time, indicates the memory over. The display (6) is made to blink (12) to inform the operator that old data has been erased.

(ト)発明の効果 上述の如く本発明の電子式卓上計算機は、入力したデー
タをその入力順序と共にメモリに記憶しておき演算終了
後に順次読み出し表示するよう構成したので、入力誤り
を容易に確認でき、演算結果の確認の為に従来のように
演算を繰り返す必要がない。また、メモリに記憶された
データの表示時、そのデータの入力順序も表示されるの
で、何番目に入力したデータを確認中であるかも瞬時に
判明する。
(G) Effect of the Invention As described above, the electronic desk calculator of the present invention is configured so that the input data is stored in the memory together with the input order and is sequentially read out and displayed after the operation is completed, so that an input error can be easily confirmed. Therefore, it is not necessary to repeat the calculation for confirming the calculation result unlike the conventional case. Further, when the data stored in the memory is displayed, the order in which the data is input is also displayed, so that it is possible to instantly find out what number of the input data is being confirmed.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の電子式卓上計算機の構成を示すブロッ
ク図、第2図は第1図の液晶表示器の構成を示す図、第
3図は第1図のキーボードの構成を示す図、第4図は表
示メモリの構成を示す図、第5図はレジスタの構成を示
す図、第6図はデータメモリの構成を示す図、第7図、
第8図、第9図、第10図、第11図は第1図の動作状態を
示すフローチャート図、第12図A〜第12図J、第13図、
第14図A、第14図Bは、第4図、第5図、第6図の動作
状態を示す図である。 (1)……制御回路、(2)……キーボード、(3)…
…プログラムメモリ、(4)……データメモリ、(5)
……駆動回路、(6)……表示器。
1 is a block diagram showing the configuration of the electronic desk calculator of the present invention, FIG. 2 is a diagram showing the configuration of the liquid crystal display of FIG. 1, and FIG. 3 is a diagram showing the configuration of the keyboard of FIG. FIG. 4 is a diagram showing a configuration of a display memory, FIG. 5 is a diagram showing a configuration of a register, FIG. 6 is a diagram showing a configuration of a data memory, FIG. 7,
8, FIG. 9, FIG. 10, and FIG. 11 are flow charts showing the operating state of FIG. 1, FIG. 12A to FIG. 12J, FIG.
FIG. 14A and FIG. 14B are diagrams showing the operating states of FIG. 4, FIG. 5 and FIG. (1) ... Control circuit, (2) ... Keyboard, (3) ...
… Program memory, (4) …… Data memory, (5)
...... Drive circuit, (6) …… Display.

フロントページの続き (72)発明者 福井 博 鳥取県鳥取市南吉方3丁目201番地 鳥取 三洋電機株式会社内 (72)発明者 広川 和男 鳥取県鳥取市南吉方3丁目201番地 鳥取 三洋電機株式会社内 (72)発明者 岡崎 諭美 鳥取県鳥取市南吉方3丁目201番地 鳥取 三洋電機株式会社内 (72)発明者 西尾 裕吉 鳥取県鳥取市南吉方3丁目201番地 鳥取 三洋電機株式会社内 (56)参考文献 特開 昭58−213366(JP,A) 特開 昭58−213369(JP,A) 特開 昭56−114061(JP,A)Front Page Continuation (72) Inventor Hiroshi Fukui 3-201 Minamiyoshikata, Tottori City, Tottori Prefecture Sanyo Electric Co., Ltd. (72) Inventor Kazuo Hirokawa 3-201 Minamiyoshikata, Tottori City Tottori Sanyo Electric Co., Ltd. (72) Inventor Satomi Okazaki 3-201 Minamiyoshikata, Tottori City, Tottori Prefecture Sanyo Electric Co., Ltd. (72) Inventor Yukichi Nishio 3-201 Minamiyoshikata, Tottori City, Tottori Prefecture Sanyo Denki Co., Ltd. (56) Reference References JP-A-58-213366 (JP, A) JP-A-58-213369 (JP, A) JP-A-56-114061 (JP, A)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】数値及び演算子を示すデータを入力するキ
ーボードと、該キーボードから入力されたデータをその
入力順序番号で特定されるアドレスに記憶するデータメ
モリと、入力されたデータに基づき演算を行なう演算手
段と、入力データ及び演算結果を表示する表示手段と、
前記データメモリの記憶データを順次表示手段に表示さ
せると共に表示された記憶データが記憶されている前記
データメモリのアドレスを特定する番号も表示させる読
出し手段とを備えたことを特徴とする電子式卓上計算
機。
1. A keyboard for inputting data indicating numerical values and operators, a data memory for storing the data input from the keyboard at an address specified by the input sequence number, and an operation based on the input data. Calculation means for performing, display means for displaying input data and calculation results,
An electronic tabletop, comprising: reading means for sequentially displaying stored data of the data memory on the display means and also for displaying a number for specifying an address of the data memory where the displayed stored data is stored. calculator.
JP60084846A 1985-04-19 1985-04-19 Electronic desk calculator Expired - Lifetime JPH0670786B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60084846A JPH0670786B2 (en) 1985-04-19 1985-04-19 Electronic desk calculator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60084846A JPH0670786B2 (en) 1985-04-19 1985-04-19 Electronic desk calculator

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP27574084A Division JPS61281350A (en) 1984-12-28 1984-12-28 Electronic desk calculator

Publications (2)

Publication Number Publication Date
JPS61157965A JPS61157965A (en) 1986-07-17
JPH0670786B2 true JPH0670786B2 (en) 1994-09-07

Family

ID=13842162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60084846A Expired - Lifetime JPH0670786B2 (en) 1985-04-19 1985-04-19 Electronic desk calculator

Country Status (1)

Country Link
JP (1) JPH0670786B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58213369A (en) * 1982-06-05 1983-12-12 Casio Comput Co Ltd Small sized electronic calculator having check function
JPS58213366A (en) * 1982-06-05 1983-12-12 Casio Comput Co Ltd Small sized electronic calculator having check function

Also Published As

Publication number Publication date
JPS61157965A (en) 1986-07-17

Similar Documents

Publication Publication Date Title
US4445169A (en) Sequence display apparatus and method
US5008854A (en) Pocket size data storage apparatus with tablet device for inputting image data
US4580235A (en) Electronic calculator with check function
KR880001872B1 (en) Memory circuit for generating liquid crystal display characters
JPH0670786B2 (en) Electronic desk calculator
JP2000236373A (en) Method and device for operating portable telephone set
US5150316A (en) Electronic apparatus
JPS61213963A (en) Electronic calculator
JPS61213962A (en) Electronic calculator
JPS61199157A (en) Electronic desk calculator
JPH0512829Y2 (en)
JPH10283324A (en) Device and method for displaying computation data, and recording medium recorded with display control program
US5109518A (en) Calculator with single-key cursor-left-shift clear function and single-key cursor-right-shift clear function
JP3658947B2 (en) GRAPH DISPLAY DEVICE, GRAPH DISPLAY CONTROL METHOD, AND RECORDING MEDIUM CONTAINING GRAPH DISPLAY CONTROL PROGRAM
JP2002157228A (en) Input canceling method
JPS61157964A (en) Electronic desk calculator
JPH08180024A (en) Desk-top electronic calculator
JPH0434594Y2 (en)
JPH0855004A (en) Data display device
JP3097085B2 (en) Electronic dictionary device
JPH11306223A (en) Logical calculation device, its method and medium for recording logical calculation processing program
JPS642179Y2 (en)
JPS61281350A (en) Electronic desk calculator
JPH0429961B2 (en)
JPS6022418Y2 (en) Key-input electronic equipment