JPS61213963A - Electronic calculator - Google Patents

Electronic calculator

Info

Publication number
JPS61213963A
JPS61213963A JP5535985A JP5535985A JPS61213963A JP S61213963 A JPS61213963 A JP S61213963A JP 5535985 A JP5535985 A JP 5535985A JP 5535985 A JP5535985 A JP 5535985A JP S61213963 A JPS61213963 A JP S61213963A
Authority
JP
Japan
Prior art keywords
data
display
memory
displayed
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5535985A
Other languages
Japanese (ja)
Inventor
Shuji Imai
今井 修治
Hiroshi Fukui
博 福井
Kazuo Hirokawa
広川 和男
Satomi Okazaki
岡崎 諭美
Yukichi Nishio
西尾 裕吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Tokyo Sanyo Electric Co Ltd
Tottori Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Sanyo Electric Co Ltd, Tottori Sanyo Electric Co Ltd, Sanyo Electric Co Ltd filed Critical Tokyo Sanyo Electric Co Ltd
Priority to JP5535985A priority Critical patent/JPS61213963A/en
Publication of JPS61213963A publication Critical patent/JPS61213963A/en
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Calculators And Similar Devices (AREA)

Abstract

PURPOSE:To easily discriminate whether there is input data or not except for one displayed by deciding whether the data is present or not after the data displayed on a display device for displaying the input data, and providing a means for displaying. CONSTITUTION:A numeric value of operation and an operator symbol of an input data are successively displayed on numeric value display elements 7c, 8c, 9c and operator symbol display elements 7b, 8b, 9b of a display device 6. In this case the display of the display device 6 is full, and then old data are erased one by one and replaced by a new data. A control circuit 1 successively stores the old data in a data memory and lights a display element 11 to display the display data being accumulated in the data memory 4. Accordingly, an operator watches this display and operates a scroll key sequentially, thereby an old arithmetic input data can be watched.

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は入力データを記憶し、記憶したデータを順次読
出し表示することにより、演算経過を確認することが出
来る電子式卓上計算機に関する。
DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application The present invention relates to an electronic desktop calculator that can store input data and check the progress of calculations by sequentially reading out and displaying the stored data.

(ロ) 従来の技術 一般に電子式卓上計算機に於ては、例えば特公昭55−
51222号公報に示されるように入力された数値デー
タを四則演算し演算結果が表示器に表示きれるよう構成
されているが、演算結果が表示された時には入力された
データを確認することは出来ない為、演算結果が正しい
か否か判らず同し演算を2〜3回繰り返し検算すること
により確認をしていた。簡単な計算では演算の繰り返し
も苦にならないけれども、多項目の演算では数値データ
の入力回数が多くなり容易でなく面倒であった。
(b) Conventional technology In general, electronic desktop calculators are
As shown in Publication No. 51222, it is configured to perform four arithmetic operations on input numerical data and display the operation results on the display, but when the operation results are displayed, it is not possible to confirm the input data. Therefore, it was difficult to know whether the calculation result was correct or not, so confirmation was made by repeating the same calculation two or three times. For simple calculations, it is not a pain to repeat the calculations, but for multi-item calculations, numerical data must be entered many times, which is not easy and troublesome.

(ハ)発明が解決しようとする問題点 本発明は上述の問題点を解消すべくなされたもので、演
算経了後であっても入力データを順次表示器に表示でき
、しかも表示器に表示されているデータ以降のデータが
ある場合には、それを指示するよう構成した電子式卓上
計算機を提供するものである。
(C) Problems to be Solved by the Invention The present invention has been made to solve the above-mentioned problems, and is capable of sequentially displaying input data on the display even after the completion of calculations. The present invention provides an electronic desktop calculator that is configured to indicate data subsequent to the current data, if any.

(ニ) 問題点を解決するための手段 本発明は入力された数値データを順次記憶するメモリと
、メモリに記憶されたデータを順次読出し表示する手段
と、表示されているデータ以降にデータが有るか否か判
定する手段と、データが有る場合それを指示する指示手
段で構成したものである。
(d) Means for solving the problem The present invention includes a memory for sequentially storing input numerical data, a means for sequentially reading and displaying the data stored in the memory, and a means for sequentially reading out and displaying the data stored in the memory, and having data after the displayed data. It is composed of a means for determining whether or not the data is present, and an instructing means for instructing the data if it exists.

(ホ)作用 本発明は上述のように構成していうので、演算終了後に
それ迄に入力されたデータをメモリより読出し表示する
ことにより、演算経過の確認が出来ると共に、表示器に
表示されているデータ以降のデータが更にメモリに記憶
されている場合には指示器が点灯され、演算経過の確認
を容易にしている。
(E) Function Since the present invention is configured as described above, after the calculation is completed, the data inputted up to that point is read out from the memory and displayed, thereby making it possible to check the progress of the calculation and to display the data on the display. When data subsequent to the data is further stored in the memory, an indicator is lit, making it easy to check the progress of the calculation.

(へ)実施例 以下本発明の実施例を図面と共に説明する。(f) Example Embodiments of the present invention will be described below with reference to the drawings.

第1図は本発明の電子式卓上計算機の構成を示すブロッ
ク図で、(1〉はマイクロプロセッサで構成された制御
回路で、キーボード(2)よりのキー信号に応じ予め処
理プログラムが記憶されているプログラムメモリ(3)
のプログラムに従って、演算、表示制御等を行なう。(
4)はキーボード(2)より入力された数値データ或は
演算子データが記憶されているデータメモリで、制御回
路(1)によりデータの書込み及び読出しが制御されて
おり、第6図に示すように01〜99番のアドレスで示
す99項目のデータを記憶できるよう構成されている。
FIG. 1 is a block diagram showing the configuration of the electronic desk calculator of the present invention, in which (1) is a control circuit composed of a microprocessor, in which a processing program is stored in advance in response to key signals from the keyboard (2). Program memory (3)
Perform calculations, display control, etc. according to the program. (
4) is a data memory in which numerical data or operator data input from the keyboard (2) is stored, and the writing and reading of data is controlled by the control circuit (1), as shown in Fig. 6. It is configured to be able to store 99 items of data indicated by addresses 01 to 99.

各アドレスは演算子データを記憶する領域(4a)と数
値データを記憶する領域(4b)で構成されている。(
5)は制御回路(1)より供給された表示データに基づ
き液晶表示器(6)を駆動する液晶駆動回路である。液
晶表示器〈6)は第2図に示すように数値データが4段
に表示きれるよう構成され、1段目の表1(7)、2段
目の表示(8)及び3段目の表示(9)はそれぞれデー
タメモリ(4)のアドレス番号を表示する表示素子(7
a)(8a)(9a)と、演算子記号表示素子(7b)
(8b)(9b)と数値データ表示素子(7c )(8
c )(9c )で構成され、入力データを順次表示し
演算経過の確認を可能にしている。そして4段目の表示
(10)には演算子記号表示素子(10a)と、数値デ
ータ表示素子(10b)が設けられ、置数データ及び演
算結果を表示するよう構成されている。尚4段目の数値
データ表示素子(10b)1段目から3段目の数値デー
タ表示素子(7c)(8c)(9c)より大きく形成さ
れており、置数データ及び演算結果が見易くされている
。又2段目、3段目の表示(8)(9)のに記号(8d
)(9d)は定数計算時の定数を指示する時点灯され、
(11)は表示されている以外にまだデータメモリ(4
)にデータが残っている場合にそれを指示すべく点灯き
れ、(12)はデータメモリ(4)の容量オーバーを表
示する記号である。
Each address is composed of an area (4a) for storing operator data and an area (4b) for storing numerical data. (
5) is a liquid crystal drive circuit that drives the liquid crystal display (6) based on display data supplied from the control circuit (1). The liquid crystal display (6) is constructed so that numerical data can be displayed in four rows as shown in Figure 2, with Table 1 (7) in the first row, display (8) in the second row, and display in the third row. (9) are display elements (7) each displaying the address number of the data memory (4).
a) (8a) (9a) and operator symbol display element (7b)
(8b) (9b) and numerical data display elements (7c) (8
c) (9c), and allows input data to be displayed sequentially to confirm the progress of calculations. The fourth stage display (10) is provided with an operator symbol display element (10a) and a numerical data display element (10b), and is configured to display numerical data and calculation results. The fourth stage numerical data display element (10b) is larger than the first to third stage numerical data display elements (7c) (8c) (9c), making it easier to see the numerical data and calculation results. There is. Also, the symbol (8d) is displayed in the second and third rows (8) and (9).
) (9d) is lit when indicating a constant during constant calculation,
(11) In addition to what is displayed, there is still data memory (4
) is lit to indicate that data remains in the memory (12) is a symbol indicating that the capacity of the data memory (4) has exceeded.

第3図はキーボード(2)のキー配列を示す図で、通常
の置数する為のテンキー(2a)、四則キー(2b)の
他に演算の途中結果を表示子るサブトータルキー(2c
)、テンキー(2a)との組合せでデータメモリ(4)
のアドレスを選択したり、或いは入力データの訂正を開
始させる為の訂正キー(2d)及びデータメモリ〈4〉
の内容を順次読出し表示させるスクロールキー(2e)
(2f)で構成されている。
Figure 3 shows the key arrangement of the keyboard (2), in addition to the numeric keypad (2a) and arithmetic keys (2b) used for entering regular numbers, the subtotal key (2c) is used to display intermediate results of calculations.
), data memory (4) in combination with numeric keypad (2a)
Correction key (2d) and data memory <4> for selecting an address or starting correction of input data
Scroll key (2e) to sequentially read and display the contents of
(2f).

第4図・第5図は制御回路(1)に内蔵のメモリ或いは
レジスタの機能を示す図で、(13)は表示用のデータ
が記憶されている表示メモリで、表示器(6)と対応し
領域(13a)〜(13d)が表示器(6)の1段目〜
4段目に対応し、それぞれデータメモリ(4)のアドレ
スデータを記憶する領域(13e)、演算子データを記
憶する領域(13f)及び数値データを記憶する領域(
13g>で構成されている。(14)はキーボード(2
)よりの置数データ、図示しない演算回路での演算結果
等が記憶されるレジスタで、(14a)は置数データを
、(14b)は定数データを、(14C)は演算結果を
、(14d)はデータメモリ(4)よりの転送データを
、(14e)はデータメモリ(4)にデータが記憶され
ている最大アドレスデータを、(14f)は表示メモリ
(13)に記憶されている最大アドレスデータをそれぞ
れ記憶するように配分されている。(14g)はフラグ
領域で複数個のフラグで構成きれており、Flは置数フ
ラグ、F2は加算フラグ、F3は減算フラグ、F4は乗
算フラグ、F5は除算フラグ、F6は訂正フラグ及びF
lはイコールキーフラグを夫々示している。制御回路(
1)はプログラムメモリ(3)のプログラムに従い、入
力データを記憶しているデータメモリ(4)、表示メモ
リ(13)及びレジスタ(14)の間でデータの授受を
行ない演算処理を行なうよう構成されている。
Figures 4 and 5 are diagrams showing the functions of the memory or register built into the control circuit (1). (13) is the display memory that stores display data, and corresponds to the display (6). The areas (13a) to (13d) are the first row of the display (6).
Corresponding to the fourth stage, there is an area (13e) for storing address data of the data memory (4), an area (13f) for storing operator data, and an area (13f) for storing numerical data.
13g>. (14) is the keyboard (2
) is a register in which numeric data, calculation results from an arithmetic circuit (not shown), etc. are stored. (14a) stores numeric data, (14b) constant data, (14C) calculation results, ) is the transfer data from the data memory (4), (14e) is the maximum address data stored in the data memory (4), and (14f) is the maximum address stored in the display memory (13). They are distributed to store data respectively. (14g) is a flag area and is composed of multiple flags, Fl is a numeric flag, F2 is an addition flag, F3 is a subtraction flag, F4 is a multiplication flag, F5 is a division flag, F6 is a correction flag, and F
l indicates an equal key flag, respectively. Control circuit (
1) is configured to perform arithmetic processing by exchanging data between a data memory (4) storing input data, a display memory (13), and a register (14) according to a program in a program memory (3). ing.

次に斯る構成よりなる本発明の動作につき第7図乃至第
11図のフローチャート図に基づき説明する。ここで例
えば5+3−2+4+7−17の計算を行なう場合につ
き説明する。
Next, the operation of the present invention having such a configuration will be explained based on the flowcharts shown in FIGS. 7 to 11. Here, a case will be described in which, for example, 5+3-2+4+7-17 is calculated.

先ずキーボード(2)の「ON」キーが操作され電源が
投入されると、制御回路(1)はメモリ等に全てクリア
をかけ表示器(6)の4段目の表示(10)に「0」を
表示する。この状態で制御回路(1)はキーボード(2
)のどのキーが押されたかをチェックしており、最初の
数値「5.がキーボード(2)で置数されると、置数デ
ータを置数レジスタ(14a)に取り込んだ制御回路(
1)は、置数フラグ(Fl)をセットすると共に、置数
データを表示メモリ(13)の領域(13b)に書き込
むことにより、表示器(6)の4段目に置数データの表
示を行なう(第12図C参照)。
First, when the "ON" key on the keyboard (2) is operated and the power is turned on, the control circuit (1) clears all the memory etc. and displays "0" on the fourth stage display (10) of the display (6). " is displayed. In this state, the control circuit (1) is connected to the keyboard (2).
) is checked which key was pressed, and when the first number "5." is entered on the keyboard (2), the control circuit (
1) displays the numeric data on the fourth stage of the display (6) by setting the numeric flag (Fl) and writing the numeric data into the area (13b) of the display memory (13). (See Figure 12C).

次に1+」キーが押されると、制御回路(1)は加算フ
ラグ(F2)をセットし、置数レジスタ(14a)のデ
ータを定数レジスタ(14b)に転送すると共に、デー
タメモリ(4)が一杯か否かチェックした後レジスタ(
14e)の値に+1したデータメモリ(4)のアドレス
即ち01番地にデータr5.を書き込む。
Next, when the "1+" key is pressed, the control circuit (1) sets the addition flag (F2), transfers the data in the numeric register (14a) to the constant register (14b), and at the same time, the data memory (4) After checking whether it is full or not, register (
Data r5. Write.

又これと同時に表示メモリ(13)の領域(13c)に
アドレスデータ「01ノと数値データ「5」を転送する
。したがって表示器(6)には3段目にアドレスデータ
「01」と数値データr5」が表示される。そして演算
結果レジスタ(14c)の値、今の場合「0」と定数レ
ジスタ(14b)の加算演算を行ない演算結果を再び演
算結果レジスタ(14c)に記憶させる。
At the same time, the address data "01" and numerical data "5" are transferred to the area (13c) of the display memory (13). Therefore, address data "01" and numerical data r5" are displayed on the third row on the display (6). Then, an addition operation is performed between the value of the operation result register (14c), in this case "0", and the constant register (14b), and the operation result is stored again in the operation result register (14c).

かくして「+、キーの操作で制御回路(1)は、これだ
けの処理を行ない次のキー待ち状態に戻る。この際制御
回路(1)はレジスタ(14e)(14f)にデータメ
モリ(4)と表示メモリ(13)の最大アドレスデータ
即ち「01」を書き込む(第12図C参照)。
Thus, upon operation of the "+" key, the control circuit (1) performs this amount of processing and returns to the next key waiting state. At this time, the control circuit (1) stores the data memory (4) in the registers (14e) (14f). The maximum address data of the display memory (13), ie, "01" is written (see FIG. 12C).

そして次に「3」が置数されると、置数レジスタ(14
a)と表示メモリ(13)の領域(13d)にF3.が
入力されることにより第12図C参照)。
Then, when "3" is entered, the number register (14
F3.a) and the area (13d) of the display memory (13). (see FIG. 12C).

続けて1−」が押されると、制御回路(1)は減算フラ
グ(F3)をセットし、置数レジスタ(14a)のデー
タを定数レジスタ(14b)に転送すると共に、データ
メモリ(4)が一杯か否かチェックした後、レジスタ(
14e)のデータを読み取りこれに+1したアドレスに
データを書き込む。したがって02番地に「3」が書き
込まれる。又これと同時に表示メモリ(13)の領域(
13b)に領域(13c)のデータを転送した後、02
番地のデータを領域(13c)に転送する。したがって
第12図りに示す状態となり、表示器(6)の表示が1
段移動される。そして演算結果レジスタ(14c)の値
15」と定数レジスタ(141+)の値「3」の加算演
算を行ない、演算結果を再び演算結果レジスタ(14c
)に記憶させる。
When "1-" is successively pressed, the control circuit (1) sets the subtraction flag (F3), transfers the data in the numeric register (14a) to the constant register (14b), and also transfers the data in the data memory (4). After checking whether it is full or not, register (
14e) and writes the data to the address added by 1. Therefore, "3" is written to address 02. At the same time, the display memory (13) area (
After transferring the data of area (13c) to 02
The address data is transferred to area (13c). Therefore, the state shown in Figure 12 is reached, and the display (6) shows 1.
Moved one step. Then, the value 15 of the operation result register (14c) is added to the value 3 of the constant register (141+), and the operation result is added again to the operation result register (14c).
).

以後同様にしてキーボード(2)より順次入力すると、
第12図E乃至第12図Iに示すように制御回路(1)
による処理が行なわれ、最後にイコールキー(2g)が
押されると、制御回路(1)はフラグをリセット後イコ
ールフラグ(F7)がセットか否かの判定を行なう。こ
の場合セットされておらず定数レジスタ(14b)のデ
ータと演算結果レジスタ(14c)の加算演算を行ない
、演算結果を再び演算結果レジスタ(14c)に入力す
ると共に、表示メモリ〈13)の領域(13d)にも転
送する。したがって表示器(6)の4段目に演算結果が
表示される(第12図C参照)。
From now on, if you enter the information sequentially from the keyboard (2),
As shown in FIG. 12E to FIG. 12I, the control circuit (1)
When the equal key (2g) is finally pressed, the control circuit (1) resets the flag and then determines whether the equal flag (F7) is set. In this case, it is not set and the data in the constant register (14b) is added to the calculation result register (14c), and the calculation result is inputted into the calculation result register (14c) again. 13d). Therefore, the calculation result is displayed on the fourth stage of the display (6) (see FIG. 12C).

尚表示メモリ(13)は一杯になり、次に新しいデータ
が入力きれると古いデータから消滅きれるよう構成され
ており、第12図Hに示すように04番地のデータが表
示された時、01番地データが消滅され表示がスクロー
ルされる。同様にして演算終了時には、第12ry!J
Jに示すように01.02番地が消滅されている。
The display memory (13) is configured so that when it becomes full and new data is input, the oldest data is erased. When the data at address 04 is displayed, as shown in Figure 12H, Data is deleted and the display is scrolled. Similarly, at the end of the calculation, the 12th ry! J
As shown in J, address 01.02 has been deleted.

次に演算途中に於て中間結果を知りたい場合には、第1
3図に示すようにキーボード(2)のサブトータルキー
(2C)を押すと、キー信号を取り込んだ制御回路(1
)は演算結果レジスタ(14C)の値を表示メモリ(1
3)の領域(13d)に転送することにより、表示器(
6)の4段目に中間結果を表示する。
Next, if you want to know the intermediate result during the calculation, use the first
As shown in Figure 3, when you press the subtotal key (2C) on the keyboard (2), the control circuit (1
) displays the value of the operation result register (14C) in the memory (1
By transferring to the area (13d) of 3), the display (
Display the intermediate results in the fourth row of 6).

この際中間結果を示す表示素子(◇)が点灯される。し
たがって上述の例で5+3−2の途中結果を見たい場合
には5+3−2と入力したところでサブトータルキー(
2c)を操作すると、第13図に示す状態となり表示器
(6)に演算結果の16」が表示きれる。
At this time, the display element (◇) indicating the intermediate result is lit. Therefore, in the above example, if you want to see the intermediate result of 5+3-2, enter 5+3-2 and press the subtotal key (
When 2c) is operated, the state shown in FIG. 13 is reached, and the calculation result 16" is displayed on the display (6).

次に演算終了後演算結果が正しいか否か即ち入力データ
が誤っていないか否か確認する動作につき説明する。演
算終了時表示器(6)には第12図Jに示すように03
〜05番地まで表示きれ、Ol、02番地は消滅してい
る為、01.02番地のデータを表示させるようにスク
ロールキー(2f)を操作する。スクロールキー(2f
)を1回操作すると、スクロールキー信号を検出した制
御回路(1)は、表示メモリ(13)の最大番地を記憶
しているレジスタ(14f)から最大番地を読み出し、
最大番地−3の演算を行ない、演算結果で示すアドレス
指定でデータメモリく4〉からデータを読み出し退避レ
ジスタ(14d)に転送する。そして制御回路く1)は
表示メモリ(13)の領域(13a)〜(13c)のデ
ータを下方向に1段シフトさせ領域(13a)を空にし
た後、退避レジスタ(14d)のデータを表示メモリ(
13)の領域(13a)に転送し、第14図Aに示す状
態にする。従って表示器(6〉には05番地にデータが
消え02〜04番地のデータが表示され表示が1段スク
ロールされる。これにより制御回路(1)は表示メモリ
(13)の最大番地を記憶しているレジスタ(14f)
のデータを「04」に書換え、データメモリ(4)の最
大番地を記憶しているレジスタ(14e)の値と比較を
行なう。今データメモリ(4)には「05.まで記憶さ
れており、表示の最大はr04」で表示の方が小言い為
、制御回路(1)は表示器(6)の記号(11)を点灯
させ、表示されている以外に更にデータメモリ(4)に
はデータが記憶されてていることを指示する。そして再
度スクロールキー(2f)を操作すると、前述と同様に
して01番地のデータがデータメモリ(4)から読み出
され第14図Bに示すように表示される。従って表示器
(6)により1番目から3番目までに入力されたデータ
を確認することができる。
Next, the operation of checking whether the calculation result is correct after the calculation is completed, that is, whether the input data is correct will be explained. At the end of the calculation, the display (6) shows 03 as shown in Figure 12J.
Since addresses up to 05 have been displayed and addresses Ol and 02 have disappeared, operate the scroll key (2f) to display the data at addresses 01.02. Scroll key (2f
) is operated once, the control circuit (1) that has detected the scroll key signal reads the maximum address from the register (14f) that stores the maximum address of the display memory (13),
The maximum address -3 is calculated, and data is read from the data memory 4> and transferred to the save register (14d) at the address specified by the calculation result. Then, the control circuit 1) shifts the data in areas (13a) to (13c) of the display memory (13) one stage downward, empties the area (13a), and then displays the data in the save register (14d). memory(
13) to the area (13a) to create the state shown in FIG. 14A. Therefore, on the display (6>), the data disappears at address 05, the data at addresses 02 to 04 is displayed, and the display is scrolled one step.This causes the control circuit (1) to memorize the maximum address of the display memory (13). register (14f)
The data is rewritten to "04" and compared with the value of the register (14e) storing the maximum address of the data memory (4). The data memory (4) currently stores data up to "05., and the maximum displayed is r04", which is more of an excuse, so the control circuit (1) lights up the symbol (11) on the display (6). to indicate that data is stored in the data memory (4) in addition to what is displayed. Then, when the scroll key (2f) is operated again, the data at address 01 is read out from the data memory (4) and displayed as shown in FIG. 14B in the same manner as described above. Therefore, the first to third input data can be confirmed on the display (6).

このようにして3番目迄の入力を確認したところで、4
番目の入力データを見るべく、今度はスクo−ルキ−(
2e)を操作すると、スクロールキー信号を検出した制
御回路(1)は、訂正フラグ(F6)がセットされてい
るか否かのチェνりを行なう。今訂正フラグ(F6)は
セットされていない為、制御回路(1)はレジスタ(1
4f)より最大の表示アドレス番号を読み出し、読み出
した値に+1を行なう。レジスタ(14f)には「03
」が記憶されており、+1をしたデータメモリ(4)の
「o4゜のアドレスからデータを読み出し退避レジスタ
(14d)に転送する。そして表示メモリ(13)の領
域(13a)〜(13c)のデータを1段上方向シフト
した後、退避レジスタ(14d)より表示メモリ(13
)の領域(13c)にデータを転送する。この際レジス
タ(14f)は「04」に変更され、又レジスタ(14
e)とレジスタ(14f)の値を比較することにより、
前述と同様にして記号(11)が点灯される。かくして
第14図Aに示す状態となり、r04」のデータが表示
されることにより、4番目の入力データを確認すること
か出来る。次に再度スクロールキー〈2e)を操作する
ことにより、同様にして第12図Jに示すように5番目
のデータが表示きれる。この際レジスタ(14e)とレ
ジスタ(14f)の値は同一であり、記号(11)は消
灯される。このようにしてスクロールキー(2e)(2
f)の操作で任意に表示をスクロールでき、入力データ
を容易に確認することが出来る。
After confirming the input up to the third input in this way,
In order to see the input data, this time use the scroll key (
2e), the control circuit (1) detecting the scroll key signal checks whether the correction flag (F6) is set. Since the correction flag (F6) is not set now, the control circuit (1) is
4f) The maximum display address number is read out and the read value is incremented by +1. The register (14f) has “03
” is stored, and the data is read from the address “o4°” of the data memory (4) which has been incremented by 1 and transferred to the save register (14d). After shifting the data up one stage, it is transferred from the save register (14d) to the display memory (13
) data is transferred to the area (13c). At this time, the register (14f) is changed to "04", and the register (14f) is changed to "04".
By comparing e) with the value of register (14f),
The symbol (11) is lit in the same manner as described above. In this way, the state shown in FIG. 14A is reached, and the data "r04" is displayed, allowing the fourth input data to be confirmed. Next, by operating the scroll key <2e) again, the fifth data can be displayed in the same manner as shown in FIG. 12J. At this time, the values of the register (14e) and the register (14f) are the same, and the symbol (11) is turned off. In this way, scroll keys (2e) (2
The display can be scrolled arbitrarily by the operation f), and input data can be easily confirmed.

(ト)発明の効果 上述の如く本発明の電子式卓上計算機は、入力したデー
タをメモリに記憶しておき演算終了後に順次読み出し表
示する際、表示器に表示されているデータ以降にメモリ
にデータが記憶されている場合には、それを指示する記
号を点灯させるように構成したので、データを読出し表
示する際メモリにデータが有るか否かの判断が容易とな
り、操作性の向上が計られるものである。
(G) Effects of the Invention As described above, when the electronic desk calculator of the present invention stores input data in the memory and sequentially reads and displays the input data after the calculation is completed, the data stored in the memory after the data displayed on the display is If the data is stored in memory, a symbol indicating it is lit, making it easier to determine whether or not there is data in the memory when reading and displaying data, improving operability. It is something.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の電子式車上計算機の構成を示すブロッ
ク図、第2図は第1図の液晶表示器の構成を示す図、第
3図は第1図のキーボードの構成を示す図、第4図は表
示メモリの構成を示す図、第5図はレジスタの構成を示
す図、第6図はデータメモリの構成を示す図、第7図、
第8図、第9図、第10図、第11図は第1図の動作状
態を示すフローチャート図、第12図A〜第12図J、
第13図、第14図A、第14図Bは、第4図、第5図
、第6図の動作状態を示す図である。 (1)・・・制御回路、(2)・・・キーボード、(3
)・・・プログラムメモリ、(4)・・・データメモリ
、 (5)・・・駆動回路、(6)・・・表示器。
FIG. 1 is a block diagram showing the configuration of the electronic on-board calculator of the present invention, FIG. 2 is a diagram showing the configuration of the liquid crystal display shown in FIG. 1, and FIG. 3 is a diagram showing the configuration of the keyboard shown in FIG. 1. , FIG. 4 is a diagram showing the configuration of the display memory, FIG. 5 is a diagram showing the configuration of the register, FIG. 6 is a diagram showing the configuration of the data memory, FIG.
FIGS. 8, 9, 10, and 11 are flowcharts showing the operating states of FIG. 1, FIGS. 12A to 12J,
FIG. 13, FIG. 14A, and FIG. 14B are diagrams showing the operating states of FIGS. 4, 5, and 6. (1)...Control circuit, (2)...Keyboard, (3
)...Program memory, (4)...Data memory, (5)...Drive circuit, (6)...Display device.

Claims (1)

【特許請求の範囲】[Claims] (1)数値データ、演算子データ等を入力するキーボー
ドと、入力されたデータを記憶するデータメモリと、入
力されたデータに基づき演算を行なう演算手段と、入力
データ及び演算結果を表示する表示手段と、前記データ
メモリの記憶データを順次読出し表示手段に表示させる
読み出し手段と、前記表示手段に表示されているデータ
以降のデータがメモリに記憶されているか否かを検出す
る手段と、該手段によりデータがメモリに記憶されてい
る事が検出された場合、それを指示する指示手段を設け
たことを特徴とする電子式卓上計算機。
(1) A keyboard for inputting numerical data, operator data, etc., a data memory for storing the input data, a calculation means for performing calculations based on the input data, and a display means for displaying the input data and calculation results. a reading means for sequentially reading out the data stored in the data memory and displaying it on a display means; a means for detecting whether data subsequent to the data displayed on the display means is stored in the memory; An electronic desk calculator characterized by being provided with an instruction means for instructing when it is detected that data is stored in a memory.
JP5535985A 1985-03-19 1985-03-19 Electronic calculator Pending JPS61213963A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5535985A JPS61213963A (en) 1985-03-19 1985-03-19 Electronic calculator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5535985A JPS61213963A (en) 1985-03-19 1985-03-19 Electronic calculator

Publications (1)

Publication Number Publication Date
JPS61213963A true JPS61213963A (en) 1986-09-22

Family

ID=12996294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5535985A Pending JPS61213963A (en) 1985-03-19 1985-03-19 Electronic calculator

Country Status (1)

Country Link
JP (1) JPS61213963A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6376953U (en) * 1986-11-06 1988-05-21

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55129833A (en) * 1979-03-29 1980-10-08 Sharp Corp Display system
JPS58213369A (en) * 1982-06-05 1983-12-12 Casio Comput Co Ltd Small sized electronic calculator having check function

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55129833A (en) * 1979-03-29 1980-10-08 Sharp Corp Display system
JPS58213369A (en) * 1982-06-05 1983-12-12 Casio Comput Co Ltd Small sized electronic calculator having check function

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6376953U (en) * 1986-11-06 1988-05-21
JPH0512829Y2 (en) * 1986-11-06 1993-04-05

Similar Documents

Publication Publication Date Title
JP3431771B2 (en) Electronics
JPS61213963A (en) Electronic calculator
JP2000236373A (en) Method and device for operating portable telephone set
US5150316A (en) Electronic apparatus
JPS61213962A (en) Electronic calculator
JPS61199157A (en) Electronic desk calculator
JPS61157965A (en) Electronic desk calculator
JPH0512829Y2 (en)
JPS61157964A (en) Electronic desk calculator
JP3658947B2 (en) GRAPH DISPLAY DEVICE, GRAPH DISPLAY CONTROL METHOD, AND RECORDING MEDIUM CONTAINING GRAPH DISPLAY CONTROL PROGRAM
JPH0429961B2 (en)
JPH0355041Y2 (en)
JPH0421151Y2 (en)
JPH0140001Y2 (en)
JPH0610433Y2 (en) Small electronic calculator
JPS5935265A (en) Electronic calculator
JPS6028982Y2 (en) display control device
JPS642179Y2 (en)
JPS61157966A (en) Electronic desk calculator
JPH07210284A (en) Digit input device
JP2002157228A (en) Input canceling method
JPH04123125A (en) Electronic computer
JPS61198353A (en) Data input system
JPH10283324A (en) Device and method for displaying computation data, and recording medium recorded with display control program
JPS5824818B2 (en) Hiyoji Seigiyohoushiki