JPS61156922A - マンチエスタコード化された信号からクロツク信号を復元する方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の分野］ この発明はマンチェスタコード化された信号のためのデ
コード用受信機に関し、特に、データ通信信号線上で受
けられたマンチェスタコード化された信号からデコード
用クロックを復元するための方法に関する。

［発明の背景］ 局在した様々なデータ処理装胃の急増は、安価な通信リ
ンクを介してのこれらの互いにリンクされた様々な装置
間におけるデータ信号通信設備に拍車をかけてローカル
エリアネットワークシステムを形成するようになってき
ている。ツイストペア配線や同軸ケーブルのようなただ
１個の安価な信号線を用いてデータをシリアル伝送する
方法はデータ装置をローカルエリアネットワークへリン
クするためにコスト的に有効な方法である。

信号線上に送られたデータ信号はパルス雑音などのよう
な形で、歪みや電気的な干渉を受ける。

歪んだり雑音の多い伝送データ信号ｈＳ　Ｉろ受信機に
よりデータ情報を再生するには受信機に内部クロック信
号を用いることが必要となる。受信機側に伝送データと
同期した独立のクロック信号を与えることは重要な問題
である。別に設けた信号線に独立のクロック信号を伝送
する方法は費用がかかりすぎる解決法である。従来の非
ゼロ復帰（ＮＲ２）データ信号は通常１１１　ＩＴまた
はパ○″の長いストリングにおいて特に強い直流（ｄｃ
）成分を含んでいる。ＮＲＺデータ信号に関しては、ｄ
ｃ酸成分信号線を介して伝播されなければならない。交
流ａＣ結合された信号線を介してデータ信号を伝送する
のが望ましく、かつデータ信号を直流（ｄａ）結合させ
るための設備は極めて高価格となるという（ことは３！
ｌ！解されるべきである。

伝送に先立ってデータ信号をマンチェスタコード化する
方法は、独立のクロック信号を伝送するということおよ
びデータ信号に対しｄｃ結合を与えるという上述の問題
点を克服する方式である。

マンチェスタコード化されたデータ信号はこれらの問題
点を、いわゆるセルフクロック信号となりかつｄａ成分
有しないということにより解決する。

最も甲純な形態においは、マンチェスタコード化された
信号はデータ信号をクロック信号と結合させることによ
り発生されるというふうに考えることができる。この結
合信号は次にａＣ結合された伝送媒体を介して伝送され
る。

マンチェスタコード化された信号を発生させるために、
ＮＲＺデータ信号と方形波のクロック信号とが排他的論
理輪ゲート内で結合されてそれにより５０−５０のデユ
ーティサイクルを有するマンチェスタコード化信号が生
成される。１ビット周期の２分の１の期間、マンチェス
ターコード化信号は２値レベル゛１′°にあり、そのビ
ット周期の残りの半分の間はマンチェスタコード化信号
はその相補的な２値レベルにある。したがって、ｄｃ酸
成分何ら発生されず、かつｄｃ酸成分有しないマンチェ
スタコード化信号はａＣ結合システムを介して伝送され
るのによく適している。

上述のことから、マンチェスタコード化信号の各ビット
周期の間に、２値の“０°°から２値の１＋　１　ＩＴ
への変化またはその逆が生じなければならないというこ
とは理解されるべきである。このことは、マンチェスタ
コード化伝送システムに必要とされる伝送バンド幅を２
倍にするが、しかし上に述べたような重要な利点をもた
らす。方形波クロックに対して（よ、この変化はビット
セルまたはビット周期の中間点で発生する。成るビット
周期におけるクロック信号の移送に依存して、°′０°
′から°１”レベルへの変化は、ＩＩ　Ｉ　ＩＩデータ
ビットまたは゛Ｏ″データビットのどちらかを表わす。

同様にして、ＩＩ　Ｉ　１１から０′°のレベルへの変
化は反対の型のデータビットを表わす。マンチェスタコ
ード化データ信号は常にビット周期の中間点で発生する
変化を有しているので、クロック信号は原理的に受信機
で再生することができる。

しかしながら、受信したマンチェスタコード化信号にお
ける歪みやノイズはデータの変化の検出およびそれに続
く受信クロック信号の再生を困難にする。なぜなら、受
信機は有効なマンチェスタコード化信号と雑音とを区別
することができないからである。この状況は、特に、信
号線がそのライン上に信号がないような待機状態にあり
、かつ続いて有効なマンチェスタコード化信号が送出さ
れるような場合に厄介なものとなる。有効なマンチェス
タコード化信号列の開始点から雑音信号を区別すること
ができない受信機は、クロック信号を適正に復元し始め
ることができず究極的に、マンチェスタコード化された
データ信号を引き続いて復元するための同期クロック信
号を与えることができない。したがって、マンチェスタ
コード化されたデータの受信のためのクロック信号の復
元および同期化は重要な機能であるということが理解さ
れるべきである。

受信機クロックの同期化および信号伝送線上の有効なマ
ンチェスタコード化信号の活性状態の認識という問題に
は、数多くの装置的な解決法が提出されている。たとえ
ば、ＭＩＬ−８ＴＤ１５５３に従って動作するシステム
は有効なデータに先行するいわゆる同期用インパルスデ
ータストリングを用いている。同期用パルスはもちろん
、別の信号線上で伝送されるが、明らかにこれは望まし
くない解決法である。

別の方法では、従来のアナログ位相ロックループが受信
機に用いられ、入力信号をロックして受信クロック基準
信号を再生している。しかしながら、高速のクロックを
獲得するには広いループバンド幅を必要とし、一方、雑
音の多い信号を伴う動作は狭いループバンド幅を必要と
するので、その結果受信機は妥協的な性能に劣化する。

［発明の概要］ それゆえ、この発明の目的は、アナログ技術による制限
を受けることなく、マンチェスタコード化された信号か
ら受信機クロックを同期化させるための方法を提供する
ことであり、かつ安価なマンチェスタコード化方式の受
信機において実施することのできる方法を提供すること
である。

この発明に従って、マンチェスタコード化信号からクロ
ックを高速に復元するために、単に単純なディジタル技
術を用いた方法が提供される。これは、受信マンチェス
タコード化信号のゼロ交差の検出および受信信号のゼロ
交差の発生と現在発生している復元クロック周期の中間
点の発生とを比較することにより復元クロック周波数を
調整することを含む。

短縮化、中心化および長期化調整用の信号が上述の比較
の結果与えられ、受信ビット周期の１／１６増加量だけ
次に発生される復元クロック周期を短縮または長期化す
るために用いられる。

１６状態のプログラマブルカウンタ上で容易に実施する
ことのできる技術は、調整用信号とプログラマブルカウ
ンタの状態とを簡単なプール方程式において用いて、プ
ログラマブルカウンタの次の状態を決定する。この方法
においては、１状態のセルフループまたは２状態のジャ
ンプが行なわれて、カウンタの周期のそれぞれ１／１６
ビツト周期の長期化または短期化をそれぞれもたらす。

好ましい実施例の詳細な説明 以下に、発明者によって現在この発明の方法および装置
を実行するために最も良い形態を例示すると考えられて
いる本発明の現在の好ましい実施例について詳細に説明
する。この発明の好ましい実施例は添付の図面に例示さ
れている。

以下に説明される発明は、アドバンスト・マイクロ・デ
ィバイシズＡＭ７９６０コード化データトランシーバと
呼ばれる単一集積回路の受信機部分である。第１図はこ
の集積回路の受信機部分の機能ブロック図である。

この発明の教示に従って構成されるマンチェスタコード
化方式の受信機の機能ブロック図は第１図に例示される
。

Ａ、　マンチェスタコード化方式の受信機ロイレビ−（
Ｒｏｙ　　Ｌｅｖｙ＞およびフレデリックハーツエル（
Ｆ　ｒｅｄｅｒｉｃｋ　　Ｈ１ｒｚｅｌ　）を出願人と
して１９８４年１２月２１日に出願され、本願出願の代
理人に委権されている関連の同時係属中の米国特許出願
連続番号６８４．０８５の“°マンチェスタコード化さ
れた信号に対する信号線活性状態を検出するための方法
（△　Ｍｅｔｈｏｄ　ｆｏｒ　Ｄｅｔｅｃｔｉｏｎ　ｏ
ｆ　Ｌ　ｉｎｅ　Ａｃｔｉｖｉｔｙ　ｆｏｒ　Ｍａｎｃ
ｈｅｓｔｅｒ−ｅｎｃｏｒＪｅｄ　３　ｉｇｎａｌｓ）
　”　＠参照しなければならない。

この文献は参考文献として第１図に例示される以下の構
成要素、すなわち受信線活性状態カウンタ１１０、受信
クロック晦正器１２０、受信データ解釈および監視器１
３０、受信デコードロジック１４０の詳細な説明のため
に援用される。

簡単に言えば、マンチェスタコード化された信号は受信
１１１００の受信インターフェイス（図示せず）部分で
の受信機線端子ＲＸ　ＬＯ，ＲＸ　Ｌｌで受けられる。

受信チャンネルインターフェイスによって発生されたＳ
Ｔ＋、ＳＴ−と、線入力データ信号はそれぞれ受信１ｆ
ｉ１００の受信クロック修正ブロック１２０と受信デー
タ解釈および監視ブロック１３０へ与えられる。第２図
に示されるように、スターテス信号は受信ｍ１ｏｏの先
行キャリア存在（ＡＣＰ＞、キャリア存在（ｃＰ）およ
びキャリアセンス（ｃ８）端子で与えられ、そこへ与え
られるＳＴ＋、ＳＴ−および線入力データ信号に応答し
てその受信クロック（ＲＸ　Ｃ）および受信データ（Ｒ
ＸＤ）端子で信号が発生される。これらの信号に対する
内部での対応する部分には、頭にＩ　１１を付（プるこ
とにより以下同じ意味として用いる。たとえば、１へＣ
Ｐは内部先行キャリア存在信号を表わすために用いられ
る。

第２図に示されるように、受信機１００が受信機のＲＸ
ＬＯ，ＲｘＬ１端子で信号線の活性状態２００を検出し
た後、それはＲＸＣ端子に信号を発生するために線デー
タから情報を獲得しようとする。このいわゆる゛クロッ
ク修正″は、ブロック１２０内で生じ、ＳＴ＋およびＳ
Ｔ〜の存在レベルをサンプリングすることにより達成さ
れる。

入力線データのビット間時間の３／４ないし１＋１／４
の間に、正の存在レベル以上となり次に負の存在レベル
以下となるかまたは負の存在レベル以下であり次に正の
存在レベルとなるかのいずれかである差動線電圧信号が
Ｒｘ　ＬＯおよびＲｘＬ１端子に印加されなければなら
ない。このことが発生した後、次に検出された線の活性
状Ｌ１２０２により、受信機１００は第２図に示される
ように、受信クロック復元回路１５０の獲１５２０４を
開始させる。

ＬＩＮＥ　　ＤＡＴＡ信号の変化の検出に応答して、す
なわち゛線活性状態”２００に応答して、受信Ｉｌｌ　
００はＡＣＰ端子の信号を第２図の第２の波形に示され
るように活性状態２０６および２１０とする。ＡＣＰ端
子の信号は２ビット間時間の間何ら線活性状態が検出さ
れない場合すなわち２０８、またはメツセージの終了が
検出された場合すなわち２１２の後に非活性状態となる
。

受信機１００はＣＰ端子の信号を、受信クロック復元回
路１５０が内部クロックを獲得した状態２１４の後であ
りかつ受信クロック（ＲＸ　Ｃ）端子の信号が開始する
状態２１６の直前に活性状態とする。ＣＰ端子の信号は
上述のＡＣＰ端子の信号の場合と同様にして非活性状態
２１８となる。

第２図の第４の波形に示されるように、受信様１００は
受信しデコードしたデータが受信機１００のＲＸＤ端子
で発生されるとき２２２、Ｏ８端子の信号を活性状態２
２０とする。Ｏ８端子の信号は、２ビット間時間の量線
の活性状態が検出されない状態２２４となるかまたは有
効なマンチェスタコード化され／ｊ信号以外のものであ
る線デ−夕が検出されるかのいずれかとなるまで活性状
態を続ける。ＲｘＤ端子の信号はＣＰが非活性状態２２
６となるまで発生し続ける。

受信機１００はビット間時間の開始に続いて１／４およ
び３／４ビット間隔でブロック１３０内部でサンプリン
グすることにより入力データをデコードする。これらの
サンプル値が反対の２値極性を有する場合には、有効な
マンチェスタコード化データがデコードされている。こ
れらのサンプル値が次の１／４ビット間隔でのサンプル
値と同一の２値極性を有している場合には、受信ｍｉ。

Ｏはメツセージの終了２２８が検出されたと決定する。

Ｂ、　受信機のロジック回路 受信！ｆｉ１００の６つの機能ブロックすなわちブロッ
ク１１０，１２０，１５０，１３０．１４０および１６
０は第３図、第４図、第５図、第６図。

第７図および第８図のロジック図にそれぞれ例示される
構成部品で構成される。これらのロジック図に示される
回路について以下に簡単に説明する。

第３図において、受信線活性状態カウンタブロック１１
０は、受信機チャネルインターフェイス１０によって発
生されるＳＴ＋およびＳＴ−信号と入力線データ信号が
再生されたクロック信号の周期よりも１６倍速い周期を
有するブロック１１０内蔵のクロック（図示せず）から
与えられるクロック信号（ｃＬＫ１６）とを受ける正の
パルスキャッチャ４００（第１Ａ図の１１２）を含む。

先行線信号（ＡＬＳ＞は、ＳＴ＋またはＳＴ−のいずれ
かの信号がパルスキャッチャへ伝導されたときに発生さ
れ、かつＣＬＫ１６信号の立上がり時に相補反転ＡＬＳ
信号がＯＲゲート４０２の第１人力へ伝導される。ＯＲ
ゲート４０２の第２の入力は受信１１１００の端子から
伝えられるＲＥＳＥＴ信号を受ける。Ｄ型フリップフロ
ップ４０４（第１Ａ図の１１４）はそのデータ入力（Ｄ
）にＯＲゲート４０２で発生した出力信号を受（プる。

フリップ７０ツブ４０４はまたＣＬＫ１６信号をそのク
ロック入力に受ける。フリップ７０ツブ４０４はその相
補反転出力端子（Ｑ）に、入力線活性状態リセット（Ｉ
ＡＲ３Ｔ）信号を発生する。

第３図に示されるように、ＩＡＲ８Ｔ信号はブロック１
１０の２ビツト線活性状態休止力ウンタ部分（第１Ａ図
の１１６）へ伝えられる。これは５個のＤ型フリップフ
ロップと４個のマルチプレクサとを含む。Ｄ型フリップ
フロップ４０６はそのデータ入力（Ｄ）に、フリップフ
ロップ４０４で発生したＩＡＲ８Ｔ信号を第１の入力に
受けるＯＲゲート４０７により発生される信号を受ける
。

ＯＲゲート４０７の第２の入力はフリップ７０ツブ４０
６の相補反転出力端子（Ｑ）で発生した信号を受ける。

フリップフロップ４０６はまたそのクロック入力にＣＬ
Ｋ１６信号を受ける。

２人力１出力のマルチプレクサ（ＭＵＸ）４０８はその
制御入力（Ｓｏ）にフリップフロップ４０６の出力端子
（Ｑ）に発生した信号を受ける。

この信号はＭＬＪＸ４０８によりＭＵＸ４０ＢのＩＯま
たは相補反転ＩＤ端子へ印加される信号のうちのいずれ
をＭＬＪＸ４０８の出力に発生させるかを選択するため
に用いられる。

第２のＤ型フリップ７０ツブ４１０はそのデータ入力（
Ｄ）に、フリップ７０ツブ４０４で発生したｒＡＲ８Ｔ
信号を第１の入力に受けるＯＲゲート４１２で発生した
信号を受ける。ＯＲゲート４１２の第２の入力はＭＵＸ
４０８の出力端子で発生した信号を受ける。フリップ７
０ツブ４１０はまたそのクロック入力にＣＬＫ１６信号
を受ける。第２の２人力１出力マルチブレクサ（ＭＵＸ
）４１４は、フリップ７０ツブ４１０の出力端子（Ｑ）
で発生され、かつまたＭＵＸ４０８の真（１０）ｔｊよ
び相補反転（ＩＤ）入力へも伝えられる信号を第１人力
に受けるＯＲゲート４１６によって発生された信号を１
ｔＩＩｊＩｉ１１入力（Ｓｏ）に受ける。ＯＲゲート４
１６の第２の入力はフリップフロップ４０６の相補反転
出力端子（Ｑ）で発生した信号を受ける。制御信号はＭ
ＬＪＸ４１４によって、ＭＵＸ４１４の端子１０または
相補反転端子ＩＤへ与えられた信号のいずれをＭＵＸ４
１４の出力に発生させるかを選択するために用いられる
。

第３のＤ型フリップフロップ４１８は、フリップ７０ツ
ブ４０４で発生したＩＡＲ３Ｔ信号を第１の入力に受け
るＯＲゲート４２０で発生した信号をそのデータ入力＜
Ｄ）に受ける。ＯＲゲート４２０の第２の入力はＭＵＸ
４１４の出力端子に発生した信号を受ける。フリップ７
０ツブ４１８はまたＣＬＫ１６信号をそのクロック入力
に受ける。第３の２人力１出力マルチブレクサ（ＭＵＸ
）４２２は、フリップフロップ４１０の出力端子＜Ｑ）
で発生した信号を第１の入力に受けるＯＲゲート４２４
で発生した信号を制御入力（Ｓｏ）に受ける。ＯＲゲー
ト４２４の第２の入力はフリップフロップ４０６の相補
反転出力端子（Ｑ）で発生した信号を受け、かつＯＲゲ
ート４２４の第３の入力はフリップフロップ４１８の出
力端子（Ｑ）で発生されてＭＵＸ４１４の真（１０）お
よび相補反転（ＩＤ）入力へも伝えられる信号を受ける
。この制御信号はＭＵＸ４２２により、ＭＵ　Ｘ　４．
２２の端子ＩＯまたは相補反転端子ＩＤへ与えられた信
号のいずれをＭＵＸ４２２の出力に発生させるかを選択
するために用いられる。

第４のＤ型フリップ７０ツブ４２６は、フリップフロッ
プ４０４で発生した［ＡＲ３Ｔ信号を第１の入力に受け
るＯＲゲート４２８で発生した信号をそのデータ入力＜
Ｄ＞に受ける。ＯＲゲート４２０の第２の入力はＭＵＸ
４２２の出力端子に発生した信号を受ける。フリップフ
ロップ４２２はまたＣＬＫ１６信号をそのクロック入力
に受ける。第４の２人力１出力マルチブレクサ（ＭＵＸ
）４３０は、フリップフロップ４１０の出力端子（Ｑ）
に発生した信号を第１の入力に受けるＯＲゲート４３２
で発生した信号を制御入力（Ｓｏ）に受ける。ＯＲゲー
ト４３２の第２の入力はフリップフロップ４０６の相補
反転出力端子（Ｑ）で発生した信号を受け、ＯＲゲート
４３２の第３の入力はフリップフロップ４１８の出力端
子（Ｑ）で発生した信号を受け、かつＯＲゲート４３２
の第４の入力はＤ型フリップフロップ４２６の出力端子
（Ｑ）で発生し、ＭＵＸ４２２の真（１０）および相補
反転（ＩＤ＞入力へも伝えられる信号を受ける。制御信
号はＭＵＸ４３０により、ＭＵＸ４３０１７）端子１０
または相補反転端子ＩＤへ与えられた信号のいずれをＭ
ＵＸ４３０の出力に発生するかを選択するために用いら
れる。

第５のＤ型フリップ７０ツブ４３４は、フリップフロッ
プ４０４で発生したＩＡＲ３Ｔ信号を第１の入力に受け
るＯＲゲート４３６で発生した信号をそのデータ入力＜
Ｄ）に受ける。ＯＲゲート４３６の第２の入力はＭＵＸ
４３０の出力端子に発生した信号を受ける。フリップフ
ロップ４３４はまたＣＬＫ１６信号をそのクロック入力
に受ける。フリップフロップ４３４の出力端子（Ｑ）に
発生した信号は、ＯＲゲート４４６の第１の入力へ伝え
られるとともにＭＵＸ４３０の真（ＴＯ）および相補反
転（ＩＤ）へも伝えられる。

ＯＲゲート４３８の出力端子に発生した信号はＤ型フリ
ップ７０ツブ４４０（第１Ａ図の１１８）のデータ入力
（Ｄ）へ伝えられる。Ｄ型フリップフロップ４４０はそ
の真の出力端子（Ｑ）に線の活性状態を示す内部先行キ
ャリア存在（［ＡＣＰ）信号を発生し、かつその相補反
転出力端子（Ｑ）にＩＡｃＰ信号の相補反転信号ｒＡｃ
Ｐを発生する。このようして発生された■△ＣＰ信号は
、フリップ７０ツブ４０６の相補反転出力端子に発生し
た信号を第２の入力に受けるＮＯＲゲート４４２の第１
の入力へ伝えられる。ＮＯＲゲート４４２で発生した信
号は、その出力端子がＯＲゲート４３８の第２の入力端
子に接続されたＡＮＤゲート４４４の第１の入力で受け
られる。ＯＲゲート４４６は、フリップ７０ツブ４０６
の相補反転出力端子で発生した信号を受けるとともに、
フリップ７０ツブ４１０，４１８．４２６６よび４３４
の真の出力端子で発生した信号を受ける。ＯＲゲ−１−
４４６で発生した信号はＡＮＤゲート４４４の第２の入
力端子で受けられる。ノリツブフロップ４４０はまたＣ
ＬＫ１６信号をそのクロック入力に受ける。

第４図において、受信クロック修正ブロック１２０は、
受信チャンネルインターフェイス１０で発生したＳＴ＋
およびＳＴ−信号を受けかつブロツク１１０内蔵のクロ
ック（図示せず）からの入力線データ信号から復元され
たクロック信号の周期よりも１６倍速い周期をイｉする
クロック信号（ｃＬＫｌ　６）を受ける入力キャリア同
期回路区間４５０（第１Ａ図の１２２）を含む。入力キ
ャリア同期回路区間４５０は、各々がＣＬＫ１６クロツ
ク信号をそのクロック入力に受ける４個のＤ型フリップ
フロップ４５２，４５４．４５６および４５８を含む。

ＳＴ＋信号はフリップフロップ４５４と直列に接続され
てＳＴ＋信号の二重バッファを与えるフリップフロップ
４５２のデータ入力（Ｄ）へ与えられる。ＳＴ−信号は
フリップ７０ツブ４５８と直列に接続されてＳＴ−信号
の二重バッファを与えるフリップフロップ４５６のデー
タ入力（Ｄ＞へ与えられる。個別に同期化された信号Ｓ
Ｔ＋、ＳＴ＋、ＳＴ−，ＳＴ−は２ビツトのクロックさ
れたシフトレジスタ（Ｓ−Ｒ）４６０（第１Ａ図の１２
４）へ伝えられる。シフトレジスタ４６０は２人力１出
力のマルチプレクサ（ＭＵＸ）４６２を含む。ＭＵＸ４
６２は５−Ｒ４６０に含まれるＤ型フリップフロップ４
６４の真の出力端子に発生した信号を制’５０人力（Ｓ
ｏ）に受ける。この制御信号は、ＭＵＸ４６２により、
ＭＵＸ４６２の端子ＩＯへの信号（フリップフロップ４
５８の真の出力端子で発生した信号）またはＩＤ端子へ
の信号（ノリツブフロップ４５４の相補反転出力端子で
発生した信号）のいずれの信号をＭＵＸ４６２の出力に
発生させるかを選択するために用いらる。フリップ７０
ツブ４６４はそのデータ入力端子（Ｄ＞にＭＵＸ４６２
の出力端子に発生した信号を受け、かつＣＬＫ１６信号
をそのクロック入力端子に受ける。フリップ７０ツブ４
６４の真（Ｑ）、Ｊ５よび相補反転（Ｑ）出力端子で発
生した２クロツクサイクル遅延した信号は１対のＯＲゲ
ート４６６および４６８からなる論理回路へそれぞれ伝
えられる。またそこで発生した信号はＡＮＤゲート４７
０で受けられる。ＯＲゲート４６６、ｌｊよび４６８は
またフリップフロップ４５４および４５８の真の出力端
子で発生した信号をそれぞれ受ける。活性状態存在検出
（ＡＰＳ）信号はＡＮＤゲート４７０の相補反転出力に
発生される。

ブロック１２０のレジスタ部分４７２（第１Ａ図の１２
９）はそのデータ入力（Ｄ）に、フリップフロップ４４
０（第３図）で発生したＩＡＣＰ信号を第１の入力信号
に受けるＯＲゲート４７６で発生した信号を受ける。Ｎ
ＯＲゲート４７８はフリップ７０ツブ４５４および４５
８の真および相補反転出力端子に発生した出力信号をそ
れぞれ受ける。ＮＯＲゲート４７８の出力端子に発生し
た信号は、ＡＮＤゲート４８０の第１の入力へ伝えられ
る。ＡＮＤゲート４８０はＯＲゲート４７６の第２の入
力端子に伝えられる信号を発生する。

ＡＮＤゲート４８０の第２の入力端子はフリップフロッ
プ４７４の真の出力端子（Ｑ）で発生した信号を受ける
。フリップフロップ４７４はＣＬＫ１６信号をそのクロ
ック入力端子に受ける。

ＯＲゲート４８２（第１Ａ図の１２５）はＡＰＳ、ＩＡ
ＣＰおよびフリップ７０ツブ４７４の真の出力端子に発
生した信号を受けて、そこからブロック１２０のキャリ
ア線変化パルス幅弁別回路区間４８４（第１Ａ図の１２
６）へ伝えられる先行キャリアリセット（ＡＣＲ３Ｔ）
信号を発生する。

第４図から見られるように、ＡＣＲ３Ｔ信号は５個のＤ
型フリップフロップと４個のマルチプレクサとを含む弁
別回路４８４（第１Ａ図の１２６）の５ビツトのカウン
タ部分へ伝えられる。Ｄ型フリップ７０ツブ４８６は、
ＯＲゲート４８２で発生した△ＣＲ３Ｔ信号を第１の入
力に受けるＯＲゲート４８７で発生した信号をそのデー
タ入力（Ｄ）に受ける。ＯＲゲート４８７の第２の入力
はフリップ７０ツブ４８６の相補反転出力端子（Ｑ）で
発生した出力を受ける。フリップフロップ４８６はまた
ＣＬＫ１６信号をそのクロック入力に受ける。２人力１
出力のマルチプレクサ（ＭｔＪＸ）４８８はフリップ７
０ツブ４８６の出力端子（Ｑ）で発生した信号を制御入
力（Ｓｏ）に受ける。この信号はＭＵＸ４８８によって
、ＭＵＸ４８８の端子ＩＯおよび相補反転端子ＩＤへ与
えられる信号のうらのいずれをＭＵＸ４８８の出力に発
生させるかを選択するために用いられる。

第２のＤ型フリップフロップ４９０は、ＯＲゲート４８
２で発生した△ＣＲ３Ｔ信号を第１の入力に受けるＯＲ
ゲート４９２により発生された信号をそのデータ入力＜
Ｄ＞に受ける。ＯＲゲート４９２の第２の入力はＭＩＪ
Ｘ４８８の出力端子に発生した信号を受ける。フリップ
７０ツブ４９０はまたＣＬＫｌ　６信号をそのクロック
入力に受ける。第２の２人力１出力マルチプレクサ（Ｍ
ＵＸ）４９４はフリップフロップ４９０の出力端子（Ｑ
）に発生されかつＭｔＪＸ４８８の真（１０）および相
補反転（ＩＤ）入力へも伝えられる信号を第１の入力に
受けるＯＲゲート４９６によって発生される信号を制御
入力（ＳＯ）に受ける。ＯＲゲート４９６の第２の入力
はフリップ７０ツブ４８６の相補反転出力端子（Ｑ）で
発生した信号を受ける。この制御信号はＭＵＸ４９４に
より、ＭＵＸ４９４の端子１Ｑまたは相補反転端子１Ｄ
へ与えられた信号のうちのいずれをＭＵＸ４９４の出力
に発生させるかを選択するために用いられる。

第３のＤ型フリップ７０ツブ４９８は、ＯＲゲ−１−４
８２で発生したＡＣＲ８Ｔ信号を第１の入力に受けるＯ
Ｒゲート５００で発生した信号をそのデータ入力（Ｄ）
に受ける。ＯＲゲート５００の第２の入力はＭＵＸ４９
４の出力端子で発生した信号を受ける。フリップフロッ
プ４９８はまたＣＬＫ１６信号をそのクロック入力に受
ける。第３の２人力１出力マルチプレクサ（ＭＵＸ）５
０２は、フリップフロップ４９０の出力端子（Ｑ　’）
に発生した信号を第１の入力に受けるＯＲゲート５０４
で発生した信号を制御入力（Ｓｏ）に受ける。ＯＲゲー
ト５０４の第２の入力はノリツブフロップ４８６の相補
反転出力端子（Ｑ）に発生した信号を受け、ＯＲゲート
５０４の第３の人力はフリップフロップ４９８の出力端
子（Ｑ）で発生されかつＭＵＸ４９４の真（１０）およ
び相補反転（ＩＤ）入力へも伝えられる信号を受ける。

制りＤ信号はＭＵＸ５０２により、ＭＵＸ５０２の端子
ＩＯまたは相補反転端子ＩＤへ与えられた信号のうちい
ずれの信号をＭＵＸ５０２の出力に発生させるかを選択
するために用いられる。

第４のＤ型フリップ７０ツブ５０６は、ＯＲゲート４８
２で発生したＡＣＲ８Ｔ信号を第１の入力に受けるＯＲ
ゲート５０８によって発生した信号をそのデータ入力（
Ｄ）に受ける。ＯＲゲート５０８の第２の入力はＭｔＪ
Ｘ５０２の出力端子で発生した信号を受ける。フリップ
７０ツブ５０６はまたＣＬＫ１６信号をそのクロック入
力に受ける。第４の２人力１出力マルチプレクサ（ＭＵ
Ｘ）５１０は、フリップ７０ツブ４９８の相補反転出力
端子（Ｑ）で発生された信号を第１の入力に受けるＯＲ
ゲート５１２により発生した信号を制御入力（Ｓｏ）に
受ける。ＯＲゲート５１２の第２の入力はフリップ７０
ツブ４８６の相補反転出力端子（Ｑ）に発生した信号を
受け、ＯＲゲート５１２の第３の入力はフリップフロッ
プ４９８の相補反転出力端子（万）で発生した信号を受
け、かつＯＲゲート５１２の第４の入力はフリップ７０
ツブ５０６の出力端子（Ｑ）で発生されＭＬＪＸ５Ｏ２
の真（１０）および相補反転（ＩＤ）入力へも伝えられ
る信号を受ける。制御信号はＭｔＪＸ５１２に一ヨリ、
ＭＵＸ５１０（７）端子１０　マｔｃ　ハＩ　？＋ｉ反
転端子ＩＤへ与えられた信号のいずれをＭＵＸ５１０の
出力に発生させるかを選択するために用いられる。

第５のＤ型フリップフロップ５１４は、ＯＲゲート４８
２で発生しＡＣＲ８Ｔ信号を第１の入力に受けるＯＲゲ
ート５１６で発生した信号をそのデータ入力（Ｄ）に受
ける。ＯＲゲート５１６の第２の入力はＭＬＩＸ５１０
の出力端子で発生した信号を受ける。フリップ７０ツブ
５１４はまたＣＬＫ１６信号をそのクロック入力に受け
る。フリップ７０ツブ５１４の出力端子Ｑで発生した信
号はＮＯＲゲート５１８の第１の入力へ伝えられるとと
もにＭＵＸ５１０の真（１０）および相補反転（ＩＤ）
入力へも伝えられる。ＮＯＲゲート５１８は、第２の入
力端子にフリップフロップ５０６の相補反転出力（Ｑ）
端子に発生した信号を受けかつ第３の入力端子に７リツ
プ７０ツブ４９８の真（Ｑ）出力端子に発生した信号を
受ける。ＮＯＲゲート５１８の出力端子に発生した信号
は、ＯＲゲート５２０の第１の入力端子へ与えられると
ともにＯＲゲート５０４の第４の入力端子およびＯＲゲ
ート４９６の第３の入力端子へも伝えられる。フリップ
７０ツブ５１４の真の（Ｑ）出力端子に発生した信号は
ＯＲゲート５２０の第２の入力端子に受けられる。

ＯＲゲート５２０の出力端子に発生した信号はＡＮＤゲ
ート５２２〈第１Ａ図の１２８）の相補反転入力端子へ
伝えられ、またＮＡＮＤゲート４７０で発生したＡＰＳ
信号はＡＮＤゲート５２２の真の入力端子で受けられる
。ＡＮＤゲート５２２はそこから相補反転出力端子に先
行キャリア検出（八Ｃ８）信号を発生する。

第５図において、受信クロック復元ブロック１５０は、
受信監視区間１３６で発生されるクロック復元プリセッ
ト（ｃＲＥＳＥＴ）信号と、外部受信クロック制御回路
区間１４４で発生される相補反転ディジタル位相ロック
ループ（ＤＰＬＬＯＮ）信号と、入力線データ（ＬＩＮ
Ｅ　　ＤＡＴＡ）信号から再生されたクロック信号の周
期の１６倍速い周期を有するブロック１１０内蔵のクロ
ック（図示せず）からのクロック信号（ｃＬＫ１６）と
を受ける復元クロック発振器区間５３０（第１Ａ図の１
５２）を含む。

第５図に示されるように、ＣＲＥＳＥＴ信号は、５個の
Ｄ型フリップフロップと５個のマルチプレクサとを含む
５ビツト力ウンタ部分を有する復元クロック発振器区間
５３０へ伝えられる。２人力１出力マルチブレクサ（Ｍ
ＵＸ）５３２は、ＯＲゲート５３４の出力端子に発生し
た信号を制御入力（Ｓｏ）に受ける。この信号はＭＵＸ
５３２により、ＭＵＸ５３２の端子１０または相補反転
端子ＩＤへ与えられる信号のうちのいずれをＭＵＸ５３
２の出力に発生させるかを選択するために用いられる。

ＯＲゲート５３４は第１の入力にＤＰＬＬＯＮ信号を受
ける。

ＰＬＬ０Ｄ型フリツプ７０ツブ５３６は、ＣＲＥＳＥＴ
信号を第１の入力に受けるＯＲゲート５３７により発生
される信号をそのデータ入力（Ｄ）に受ける。ＯＲゲー
ト５３７の第２の入力はＭＵｘ５３２の出力端子に発生
される信号を受ける。

フリップ７０ツブ５３６はまたそのクロック入力にＣＬ
Ｋ１６信号を受ける。フリップフロップ５３６の相補反
転出力端子（Ｑ）に発生した信号はＭＬＩＸ５３２の真
（１０）および相補反転（１０）入力端子へ伝えられる
。第２の２人力１出力マルチプレクサ（ＭｔＪＸ）５３
８は、フリップ７０ツブ３５６の相補反転出力端子（Ｑ
）に発生した信号を第１の入力に受けるＯＲゲート５４
０の出力端子に発生した信号を制御入力（Ｓｏ）に受け
る。

この信号はＭＵＸ５３８により、１ＶＨＪＸ５３８のＩ
Ｏまたは相補反転ＩＤに対して与えられた信号のうちの
いずれをＭＵＸ５３８の出力に発生させるかを選択する
ために用いられる。第２の（ＰＬＬ　１　）　Ｄ型フリ
ップフロップ５４２は、ＣＲＥＳＥＴ信号を第１の入力
に受けるＯＲゲート５４４により発生させられる信号を
そのデータ入力（Ｄ）に受ける。ＯＲゲート５４４の第
２の入力はＭＵＸ５３８の出力端子に発生した信号を受
ける。フリップ７０ツブ５４２は、またそのクロック入
力にＣＬＫ１６信号を受ける。フリップ７０ツブ５４２
の相補反転出力端子（Ｑ）に発生した信号はＭＵＸ５３
８の真（１０）および相補反転（ＩＤ）入力端子へ伝え
られる。

第３の２人力１出力マルチプレクサ（ＭＵＸ）５４６は
、フリップフロップ５３６の出力端子（Ｑ）で発生され
、またＭＵＸ５３２の真（１０）および相補反転（ＩＤ
）入力へも伝えられる信号を第１の入力に受けるＯＲゲ
ート５４８で発生する信号を制御入力（Ｓｏ）に受ける
。ＯＲゲート５４８の第２の入力はノリツブフロップ５
４２の真の出力端子（Ｑ）で発生した信号を受ける。こ
の制御信号は、ＭＬＩＸ５４６ＬＪ：す、ＭＵＸ５４６
の１０または相補反転ＩＤ端子に与えられた信号のいず
れをＭＬＩＸ５４６の出力に発生させるかを選択するた
めに用いられる。第３の（ＰＬＬ２）Ｄ型フリップフロ
ップ５５０は、ＣＲＥＳＥＴ信号を第１の入力に受（ブ
るＯＲゲート５５・２により発生させられた信号をその
データ入力（Ｄ＞に受ける。ＯＲゲート５５２の第２の
入力はＭＵＸ５４６の出力端子に発生した信号を受ける
。フリップフロップ５５０はまたそのクロック入力にＣ
ＬＫ１６信号を受ける。フリップフロップ５５０の真の
出力端子（Ｑンに発生した信号は、ＭＬＩＸ５４６の真
（１０）および相補反転（ＩＤ）入力端子へ伝えられる
。

第４の２人力１出力マルチブレクサ（ＭＵＸ）５５４は
、ノリツブフロップ５３６の出力端子（Ｑ）に発生した
信号を第１の入力に受けるＯＲゲート５５６により発生
された信号を制御入力（ＳＯ）に受ける。ＯＲゲート５
５６の第２の入力は、フリップフロップ５４２の真の出
力端子（Ｑ）に発生した信号を受ける。この制御信号は
、ＭＵＸ５５４により、ＭＵＸ５５４のＩＯまたは相補
反転ＩＤ端子に与えられる信号のいずれをＭＵＸ５５４
の出力に発生させるかを選択するために用いられる。第
４の（ＰＬＬ３）Ｄ型フリップフロップ５５８は、ＣＲ
ＥＳＥ丁１３号を第１の入力に受けるＯＲゲート５６０
により発生された信号をそのデータ入力（Ｄ＞に受ける
。ＯＲゲート５６０の第２の入力は、ＭＵＸ５５４の出
力端子に発生した信号を受ける。フリップ７０ツブ５５
８はまた、そのクロック入力にＣＬＫ１６信号を受ける
。フリップフロップ５５Ｂの出力端子（Ｑ）に発生した
信号は、ＭＵＸ５５４の真＜ｉｏ＞および相補反転（Ｉ
Ｄ）入力へ伝えられる。

第５の２人力１出力マルチブレクサ（ＭＩＪＸ）５６２
は、ノリツブフロップ５３６の相補反転出力端子（Ｑ）
に発生した信号を第１の入力に受けるＯＲゲート５６４
により発生された信号を制御入力（Ｓｏ）に受ける。Ｏ
Ｒゲート５６４の第２の入力は、フリップ７０ツブ５４
２の出力端子（Ｑ）に発生した信号を受ける。この制御
信号は、ＭＵＸ５６２により、ＭＵＸ５６２のＩＯまた
は相補反転ＩＤ端子へ与えられる信号のいずれをＭＵＸ
５６２の出力に発生させるかを選択するために用いられ
る。第５の（ＸＰＬＬ）Ｄ型フリップ７０ツブ５６６は
、ＣＲＥＳＥＴ信号を第１の入力に受けるＯＲゲート５
６８により発生された信号をそのデータ入力（Ｄ）に受
ける。ＯＲゲート５６Ｂの第２の入力は、ＭＵＸ５６２
の出力端子に発生した信号を受ける。フリップフロップ
５６６は、またそのクロック入力にＣＬＫ１６信号を受
ける。

フリップ７０ツブ５６６　（ＸＰＬＬ）の出力端子（Ｑ
）に発生した信号は、ＮＯＲゲート５７０の第１の入力
へ与えられるとともに、ＭＩＪＸ５６２の真（ＩＯ＞お
よび相補反転（ＩＤ）入力へも伝えられる。ＮＯＲゲー
ト５７０は、フリップフロップ５５８　（ＰＬＬ３）の
真の（Ｑ）出力端子に発生した信号を第２の入力端子に
受け、かつ第３の入力端子にフリップ７０ツブ５５０　
（ＰＬＬ２）の相補反転（Ｑ）出力端子に発生した信号
を受ける。］／４信号はＮＯＲゲート５７０の出力端子
に発生する。

ノリツブフロップ５５８　（ＰＬＬ３）の出力端子（Ｑ
）に発生した信号は、ＮＯＲゲート５７２の第１の入力
へ与えられるとともに、ＭＵＸ５５４の真（ＩＯ＞およ
び相補反転（ＩＤ）入力へも伝えられる。ＮＯＲゲート
５７２は、第２の入力端子にフリップ７０ツブ５６６　
（ＸＰＬＬ）の真（Ｑ）の出力端子に発生した信号を受
け、かつ第３の入力端子に７リツプ７０ツブ５５０　（
ＰＬＬ２）の相補反転（Ｑ）出力端子に発生した信号を
受ける。３／４信号はＮＯＲゲート５７２の出力端子に
発生する。ＮＯＲゲート５７０および５７２は、ブロッ
ク１５０の受信クロック復元ロジック区間５７４を構成
する。

受信クロック復元ブロック１５０の復元クロック対デー
タクロック位相検出区間５７６（第１Ａ図の１５６）。

区間５７６は、選択されたＯＲゲート５３４．５４０お
よび５５６へ与えられて復元クロック発掘器５３０によ
り発生されたクロツタ解釈および監視区間１３０により
発生されたＥＤＧＥ信号はＯＲゲート５７８の第１の入
力端子に受けられる。ＯＲゲート５７８は、第２の入力
端子にフリップフロップ５５８　（ＰＬＬ３）の真（Ｑ
）の出力端子に発生した信号を受け、第３の入力端子に
フリップフロップ５５０　（ＰＬＬ２）の真（Ｑ）の出
力端子に発生した信号を受け、かつ第４の入力端子に７
リツプ７０ツブ５６６（ＸＰＬＬ）の真（Ｑ）の出力端
子に発生した信号を受ける。

ＯＲゲート５７８の出力端子は、その出力端子がＯＲゲ
ート５８２の第１の入力端子に接続されるＡＮＤゲート
５８０の第１の入力端子に接続される。ＯＲゲート５８
２　ハ、５ＨＯＲＴＥＮ　　Ｄ型フリップ７０ツブ５８
４のデータ（Ｄ＞入力端子に受けられる信号をその出力
端子に発生する。

フリップ７０ツブ５８４は、そのクロック入力端子にＣ
ＬＫ１６信号を受け、かつＡＮＤゲート５８０の第２の
入力端子およびＡＮＤゲート５８６の第１の入力端子へ
伝えられる５ＨＯＲＴＥＮ信号をその真（Ｑ）の出力端
子に発生する。ＯＲゲート５８２の第２の入力端子は、
ＡＮＤゲート５８８の真の出力端子に発生したセット・
リセット（ＳＲ３Ｔ）信号を受ける。ＡＮＤゲート５８
８は、フリップフロップ５５８により発生されたＰＬＬ
３信号を第１の入力端子に受け、かつフリップフロップ
５５０により発生されたＰＬＬ２信号を第２の入力端子
に受ける。

受信データ解釈および監視区間１３０により発生される
ＥＤＧＥ信号はまたＯＲゲート５９０の第１の入力端子
に受けられる。ＯＲゲート５９０は、第２の入力端子に
フリップフロップ５５８（ＰＬＬ３）の真（Ｑ）の出力
端子に発生した信号を受け、第３の入力端子にフリップ
フロップ５５０　（ＰＬＬ２）の真（Ｑ）出力端子に発
生した信号を受け、かつ第４の端子にフリップフロップ
５６６　（ＸＰＬＬ）の相補反転（Ｑ）出力端子に発生
した信号を受ける。ＯＲゲート５９０の出力端子は、そ
の出力端子がＯＲゲート５９４の第１の入力端子に接続
されるＡＮＤゲート５９２の第１の入力端子に接続され
る。ＯＲゲート５９４は、その出力端子にＣＥＮＴＥＲ
Ｄ型フリップ７０ツブ５９６のデータ（Ｄ）入力端子に
受（ブられる信号を発生する。フリップ７０ツブ５９６
はそのクロック入力端子にＣＬ　Ｋ　１６信号を受け、
かつその真（Ｑ）の出力端子にＡＮＤゲート５９２の第
２の入力端子へ伝えられるＣＥＮＴＥＲ信号を発生し、
その相補反転（Ｑ）出力端子に相補反転されたＣＥＮＴ
Ｅ、Ｒ信号を発生してＮＯＲゲート５９８の第１の入力
端子およびＯＲゲート５３４の第２の入力端子へ伝える
。ＮＯＲゲート５９８の第２の入力端子は、ＡＮＤゲー
ト５８８の相補反転出力端子に発生した相補反転セット
・リセット（ＳＲ３Ｔ）信号受ける。ＮＯＲゲート５９
８は、第３の入力端子にノリツブ７０ツブ５８４で発生
した５ＨＯＲＴＥＮ信号を受け、かつ第４の入力端子に
受信デコードロジックブロック１４０で発生したＤＰＬ
ＬＯＮ信号を受ける。ＮＯＲゲート５９８の出力に発生
した信号は発振器区間５３０内のＯＲゲート５４０の第
２の入力に受けられる。発振器区間５３０内のＯＲゲー
ト５３４の第２の入力端子はＡＮＤゲート５８８の相補
反転出力端子に発生した相補反転セット・リセット（Ｓ
Ｒ３Ｔ）信号を受ける。ＯＲゲート５３４は、第３の入
力端子に７リツプフロツブ５９６により発生された相補
反転ＣＥＮＴＥＲ信号を受け、かつ第４の入力端子にＡ
ＮＤゲート５８６の出力端子に発生した信号を受ける。

受信データ解釈および監視区間１３０で発生したＥＤＧ
Ｅ信号はまたＯＲゲート６００の第１の入力端子に受け
られる。ＯＲゲート６００は、第２の入力端子に７リツ
プフロツプ５５８（ＰＬＬ受け、第３の入力端子にフリ
ップ７０ツブ５５０（ＰＬＬ２）の相補反転（Ｑ）出力
端子に発生した信号を受け、かつ第４の入力端子に７リ
ツプ７０ツブ５６６　（ＸＰＬＬ）の相補反転（Ｑ）出
力端子に発生した信号を受ける。

ＯＲゲート６００の出力端子は、その出力端子がＯＲゲ
ート６０４の第１の入力端子に接続されるＡＮＤゲート
６０２の第１の入力端子に接続される。ＯＲゲート６０
４はその出力端子にＬＥＮＧＴＨＥＮ　　Ｄ型フリップ
フロップ６０６のデータ（Ｄ）入力端子に受けられる信
号を発生ずる。

フリップフロップ６０６はそのクロック入力端子にＣＬ
　Ｋ　１６信号を受け、ＡＮＤゲート６０２の第２の入
力端子とＡＮＤゲート５８６の第２の人の真（Ｑ）の出
力端子に発生する。ＯＲゲート６０４の第２の入力端子
はＡＮＤゲート５８８の真の出力端子に発生したセット
・リセット（ＳＲ８Ｔ）信号を受ける。

第６図において、受信データ解釈および監視ブロック１
３０は、線入力データ＜ＬＩＮＥ　　ＩＮＰＵＴ　　Ｄ
ＡＴＡ）信号とフリップ７０ツブ４４０（第３図）で発
生したＩＡＣＰ信号とＣＬＫＩ６信号とを受ける入力デ
ータ同期回路６１０（第１Ｂ図の１３２）を含む。第１
のバッファ用り型フリップ７０ツブ６１２は、ＬＩＮＥ
　　ＩＮＰＵＴ　　ＤＡＴＡ信号とＩＡＣＰ信号とを受
けるＯＲゲート６１４で発生した出力信号をそのデータ
入力端子（Ｄ）に受ける。フリップフロップ６］２はま
たはＣＬＫｌ　６信号をそのクロック人力に受ける。第
２のバッフ１用り型フリップフロップ６１６はそのデー
タ入力端子（Ｄ）にフリップフロップ６１２の真（Ｑ）
の出力端子に発生した信号を受ける。フリップフロップ
６１６はＣＬＫ１６信号をそのクロック入力端子に受け
る。第３のバッファ用り型フリップフロップ６１８はフ
リップフロップ６１６の真（Ｑ）の出力端子に発生した
ＤＡＴＯ信号をそのデータ入力（Ｄ）に受け、かつまた
ＣＬＫ１６信号をそのクロック入力端子に受ける。

ブロック１３０はまた、フリップフロップ６１６および
６１８の真（Ｑ）の出力端子にそれぞれ発生したＤＡＴ
ＯおよびＤＡＴ１信号を受ける排他的論理和（ＸＯＲ）
ゲート６２２を備えるデータゼロ交差検出器６２０（第
１Ｂ図の１３４）を含む。ゲート６２２はＥＤＧＥ信号
を相補反転出力端子から発生して出力する。

ブロック１３０はまた、ＸＯＲゲート６２２の出力端子
に発生した真および相補反転信号を受けるとともに、受
信１１１００のブロック１１０．・１２０および１５０
に関連して既に述べたＤＰＬＬＯＮ、ＡＣ８，ＩＡＣＰ
、ＩＡＣＰ、１／４信号をも受ける受信監視部分６２４
を含む、ＯＲゲート６２６はＩＡＣＰおよびＤＰＬＬＯ
Ｎ信号を受けて、ＯＲゲート６３０の第１の入力に受け
られる信号を発生するＡＮＤゲート６２８の第１の入力
に受けられる信号をそこから発生する。ＯＲゲート６３
０の出力端子は、その真（Ｑ）の出力端子にＲ８ＵＰＩ
信号を発生するＤ型フリップフロップ６３２のデータ入
力（Ｄ）端子に接続される。

フリップフロップ６３２はまたＣＬＫ１６信号をそのク
ロック入力端子に受ける。Ｒ３ＵＰＩ信号はＡＮＤゲー
ト６２８の第２の入力端子に受けられるとともに、ＯＲ
ゲート６３４の第１の入力端子にも受けられる。ＯＲゲ
ート６３４は、その第２の入力に、ＡＮＤゲート５２２
（第４図）で発生されたＡＣ３信号を受ける。ＯＲゲー
ト６３４の出力端子は、ＸＯＲゲート６２２の真の出力
端子に発生した信号を第２（１０）の入力端子に受ける
２人力１出力マルチブレクサ（ＭＵＸ）６３６の第１　
（ＩＤ）入力端子に接続される。ＭＩＪＸ６３６は、Ｉ
ＡＣＰ信号を第２の入力にまた受けるＯＲゲート６３８
の第１の入力へ伝えられる信号をその出力端子に発生す
る。

ＯＲゲート６３８の出力端子は、その真（Ｑ）および相
補反転出力端子にＲ８ＩＪＰＯおよびＲ３ＵＰＯ信号を
それぞれ発生するＤ型フリップフロップ６４０のデータ
（Ｄ）入力端子に接続される。

フリップ７０ツブ６４０はまたＣＬＫ１６信号をそのク
ロック入力端子に受ける。ＭＩＪＸ６３６はその制御Ｉ
（Ｓｏ）端子にＲ３ＵＰＯ信号を受ける。

この信号はＭＵＸ６３６に−にす、ＭＵＸ６３６のＩＯ
またはＩＱ端子に与えられた信号のいずれをその出力端
子に発生するかを選択するために用いられる。

ブロック１３０の受信監視回路部分６２４はまたＮＯＲ
ゲート６４２を含む。ＮＯＲゲート６４２はＲ３ＵＰＯ
，ＩＡＣＰおよびＥＤＧＥ信号を受け、そこからＣＲＥ
ＳＥＴ信号を発生してＯＲゲート６３０の第２の入力端
子、上述の受信クロツク復元ブロック１５０およびＮＯ
Ｒゲート６４４の第１の入力端子へ伝える。ＯＲゲート
６４６はＩＡＣＰ信号とＮＯＲゲート６４４で発生した
信号とを受けてそこからＤ型フリップ７０ツブ６４８の
データ入力（Ｄ）端子へ伝えられる信号を発生する。フ
リップ７０ツブ６４８はまたＣＬＫ１６信号をそのクロ
ック入力に受け、その真の（Ｑ）出力端子にＬＡ信号を
発生してＮＯＲゲート６５０の第１の入力端子へ与える
とともにＯＲゲート６５２の第１の入力端子へ与える。

これはブロック１３０の部分６６８に関連して以下に説
明される。

第６図から示されるように、受信データ解釈および監視
ブロック１３０はまた、フリップフロップ６２６で発生
されたＤＡＴＯおよびＤＡＴＯ信号を受けるとともに１
／４．３／４およびＤＰＬＬＯＮ信号をも受けるデータ
１／４．３．／４セルサンプル回路部分６５４（第１Ｂ
図の１３８）を含む。侵者の２つの信号はＡＮ［）ゲー
ト６５６の入力に受けられる。３人力１出力マルチプレ
クサ（ＭＵＸ）６５８は第１の制御入力（Ｓｏ）にＡＮ
Ｄゲート６５６の出力に発生した信号を受け、かつ第２
の制御入力（Ｓｌ）に１／４信号を受け、それによりＭ
ＵＸ６５８の１０．ｒＤまたは１１端子に与えられた信
号のいずれをＭＵＸ６５８の出力に発生するかを選択す
る。

２人力１出力マルチプレクサ（ＭＵＸ）６６０はその制
御入力（３０）に３／４信号を受ける。

この信号はＭＵＸ６６０のＩＤまたはＩＯ端子に与えら
れた信号のいずれをＭＵＸ６６０の出力に発生するを選
択するために用いられる。ＤＡＴＯ信号はＭＵＸ６５８
およびＭＵＸ６６０のそれぞれの１１および１０入力端
子に与えられる。ＤＡＴｏ信号はＭＵＸ６５８のＩＯ入
力端子に与えられる。Ｄ型フリップ７０ツブ６６２はそ
のデータ入力（Ｄ）にＭＵＸ６５８の出力端子に発生し
た信号を受けかつＣＬＫ１６信号をそのクロック入力に
受ける。フリップフロップ６６２はその真（Ｑ）および
相補反転（Ｑ）出力端子にそれぞれ０ＶＡＬおよび０Ｖ
ＡＬ信号を発生する。ＯｖΔＬ信号はＭＵＸ６５８のＩ
Ｄ入力端子に受けられる。Ｄ型フリップフロップ６６４
はそのデータ入力（Ｄ）端子にＭＵＸ６６０の出力端子
に発生した信号を受けかつＣＬＫ１６信号をそのクロッ
ク入力に受ける。フリップ７０ツブ６６４はその真（Ｑ
）および相補反転（Ｑ）出力端子にそれぞれＶＡＬおよ
びＶＡＬ信号を発生する。ＶＡＬ信号はＭＵＸ６６０の
ＩＤ入力端子に受けられる。

最後に、受信機１００のブロック１３０は上述のＯＲゲ
ート６５２を含むデータセルステータスデコーダ部分６
６８（第１Ｂ図の１３９）を含む。

ゲート６５２は第２の入力端子にＩＡＣＰ信号を受け、
ＯＲゲート６７２および６７４の出力端子に発生した信
号を受けるＮＡＮＤゲート６７０の出力端子に発生した
信号を第３の入力端子に受ける。ＯＲゲート６７２はＶ
ＡＬ、０ＶＡＬおよびＤＡＴＯ信号を受ける、またＯＲ
グー１〜６７４はＤＡＴＯ，ＶＡＬおよび０ＶＡＬ信号
を受ける。

ＡＮＤゲート６７６はＯＲゲート６５２で発生した信号
と１／４信号とを受け、そこからＥＯＭ＠１／４信号を
発生してＯＲゲート６５０の第２の入力端子へ伝えると
ともに受信デコードロジックブロック１４０へも伝える
。

部分６６８はまた、ｖＡＬおよびｏｖＡＬ信号を受けて
そこからＤＡＴＡ／ＦＡＵＬＴおよびＤＡＴＡ／ＦＡＬ
ＪＬＴ信号をその真および相補反転出力端子にそれぞれ
出力するＸＯＲゲート６７８を含む。

受信機１００の受信デコードロジックブロック１４０の
ロジック図は第１０Ａ図および第１０Ｂ図に示される。

第７Ａ図に示されるプリアンプル検知部分７００（第１
Ｂ図の１４２）は、受信機１００のブロック１１０，１
２０，１３０および１５０に関連して既に説明されたＣ
ＬＫ１６．Ｅ○Ｍ＠１／４．１／４．ＤＡＴＡ、ＤＡＴ
Ａ、ＶＡＬ信号と、以下に説明するＩＭＯＤＥ信号とを
受ける。３個のノリツブ７０ツブ７０２．７０４および
７０６の相はそれらの真（Ｑ）および相補反転（Ｑ）出
力端子にプリアンプル検知器タイミング信号ＰＤ２およ
びＰＤ２．およびＰＤｌおよびＰＤＩ、ＰＤＯおよびＰ
ＤＯをそれぞｔし発生することにより３ビット間遅延を
与える。第７Δ図に示されるように、フリップ７０ツブ
７０２，７０４および７０６はそれらのデータ（Ｄ＞入
力端子にＯＲゲート７０８，７１０，７１２でそれぞれ
発生した信号をそれぞれ受ける。ＯＲゲート７０８．７
１０６よび７１２は第１の入力端子にＥＯＭ＠１／４信
号をともに受け、かつ第２の入力に２人力１出力マルチ
プレクサ（ＭＵＸ）７１４゜７１６．７１８のそれぞれ
の出力に発生した信号をそれぞれ受ける。フリップフロ
ップ７０２，７０４および７０６はともにＣＬＫ１６信
号をそれらのクロック入力に受ける。ＭＵＸ７１４．．
７１６および７１８の各々は制御入力（Ｓｏ）にＩＭＯ
ＤＥ信号を受ける。この信号はそれらのＭＵＸによりそ
れらの１０またはＩＤＩ子に与えられた信号のいずれを
それぞれの出力端子に発生させるか選択するために用い
られる。

ＭＵＸ７１４および７１６はそれらのＩＤ入力端子に７
リツプフロツブ７０２，７０４のそれぞれＱおよびＱ出
力端子にそれぞれ発生した出力信号を受ける。２人力１
出力ＭＵＸ７２０．７２２はそれぞれＯＲゲート７２４
．７２６の第１の入力端子にそれぞれ受けられる信号を
それらの出力端子に発生する。ＯＲゲート７２４，７２
６はそれぞれＭＵＸ７１４．７１８のそれぞれ１Ｄ、１
０入力端子に受けられる信号を発生する。フリップフロ
ップ７０６のＱ出力端子に発生した信号はＭＵＸ７２２
の真（１０）および相補反転（）Ｄ）入力端子に受けら
れる。またフリップフロップ７０６のＱ出力端子に発生
した信号はＭＵＸ　７１８のＩＤ入力端子に受けられる
。

ＭＵＸ７２０．７２２はそれぞれその制御入力（Ｓｏ）
にＯＲゲート７２８．７３０で発生した信号出力をそれ
ぞれ受ける。ＯＲゲート７２８゜７３０はそれぞれＰＤ
ｌおよびＰＤＯ信号、ＰＤＯ，ＰｌおよびＰＤ２信号を
受ける。ＭＵＸ　７１６はその■０入力端子にＯＲゲー
ト７３２に発生した信号を受ける。ＯＲゲート７３２は
第１の入力端子にＡＮＤゲート７３４で発生した信号を
受け、かつ第２の入力端子にＮＯＲゲート７３８で発生
した信号を受ける。ＡＮＤゲート７３４は、ＤＡＴＡ信
号とＰＤ２信号とを受けるＯＲゲート７３６で発生した
信号を第１の入力端子に受け、かつＰＤＯとＰＤ１信号
とを受けるＯＲゲート７３５で発生した信号を第２の相
補反転入力端子に受ける。ＰＤｌ、ＰＯ２，ＤＡＴＡ信
号とＸＯＲゲート７４０で発生した信号とをＯＲゲート
７３８は受ける。ＸＯＲゲート７４０はＰＤＯおよびＶ
ＡＬ信号を受ける。

ＤＡＴＡおよびＶＡＬ信号はＯＲゲート７４２で受けら
れる。ＯＲゲート７４２はそこから信号を発生して、Ｐ
Ｄ２信号を第２の入力端子に受けるＡＮＤゲート７４４
の第１の入力端子に伝える。

ＡＮＤゲート７４４で発生した信号はＯＲゲート７２４
および７２６の第２の入力端子に伝えられる。プリアン
プル検知器７００はＮＯＲゲート７４６および７４８か
らＣＰｌおよびＣＰ２信号をそれぞれ発生する。ＮＯＲ
ゲート７４６はＩＭＯＤＥ、ＰＯ２およびＤＡＴＡ信号
を受け、ＮＯＲゲート７４８はＰＯ２，ＰＤＩおよびＰ
ＤＯｆ言号を受ける。第７Ｂ図に示されるように、ＣＰ
ｌおよびＣＰ２信号はともに外部受信クロック制御回路
７５０（第１Ｂ図の１４４）へ伝えられ、ＣＰ２信号は
受信機データ制御回路７５２（第１Ｂ図の１４６）に伝
えられる。

区間７５０は、そのＴ−タ（Ｄ）入力にＯＲゲート７５
６で発生した信号を受けるフリップフロップ７５４を含
む。ＯＲゲート７５６は第１の入力端子に２人力１出力
ＭＵＸ７５８で発生した信号を受ける。ＭＵＸ７５８は
その制御入力（ＳＯ）に１／４信号を受ける。この信号
はＭＵＸ７５８の■ｏまたは■Ｄ端子に与えられる信号
のいずれをその出力端子に発生させるかを選択するため
に用いられる。ＯＲゲート７５６の第２の入力端子はＡ
ＮＤゲート７６０の出力に発生した信号を受ける。ＡＮ
Ｄゲート７６０はＥＯＭ＠１／４信号と、第１の入力に
７リツプフロツブ７５４の（Ｑ）出力に発生したＤＰ１
信号を受けるＯＲゲート７６１の出力に発生した信号と
を受ける。フリップ７０ツブ７５４はまたＣＬＫ１６信
号をそのクロック入力に受ける。フリップフロップ７５
／′ＩのＱ出力端子に発生したＤＰ１信号はＭＵＸ７５
８のＩＤ入力端子とＯＲゲート７６０の第１の入力とへ
伝えられる。ＯＲゲート７６０は真の出力端子にＤＰＬ
ＬＯＮ信号を発生し、かつ相補反転出力端子にＤＰＬＬ
ＯＮ信号を発生する。２人力１出力ＭＵＸ７６２はその
制御入力端子（Ｓｏ）にＣＰ１信号を受ける。この信号
はその１０またはＩＤ入力端子に与えられた信号のいず
れをその出力に発生するかを選択するために用いられる
。この出力はＯＲゲート７６４の第１の入力へ伝えられ
る。ゲート７６４は第２の入力にＩＭＯＤＥ信号を受け
、かつそこからＭＵＸ７５８の１０入力端子へ伝えられ
る信号を発生する。ＭＵＸ７６２はその１０人力にＤＰ
Ｏ信号を受ける。

区間７５０はまたそのデータ（Ｄ）入力端子にＯＲゲー
ト７６８で発生した信号を受けるフリップフロップ７６
６を含む。ＯＲゲート７６８はＥＯＭ＠１／４信号と、
２人力１出力ＭＵＸ７７０の相補反転出力に発生した信
号とを受ける。フリップフロップ７６６はその相補反転
（Ｑ）出力端子に、ＭＵＸ７７０のＩＤ入力端子に受け
られるＤＣ１信号を発生する。フリップフロップ７６６
はまたＣＬＫ１６信号をそのクロック入力に受ける。Ｍ
　Ｕ　Ｘ　７’　７０はその制御入力（Ｓｏ）にＩＭＯ
ＤＥ信号を受ける。この信号はＭＵＸ７７０のＩＱまた
はＩＤＣｍ子に与えられた信号のいずれをＭＵＸ７７０
の（相補反転）の出力に発生するかを選択するだめに用
いられる。区間７５０はまた、フリップフロップ７６６
で発生したＤＣ１信号を第１の入力端子に受けて真の出
力端子にＯＲゲート７７４の第１の入力端子に受けられ
る信号を発生するＯＲゲート７７２を含む。ＯＲゲート
７７４はＭＵＸ７７０の１０人力に受けられる信号を発
生する。ＯＲゲート７７４はＡＮＤゲート７７６で発生
した信号を第２の入力端子に受ける。ＡＮＤゲート７７
６は第１の入力にＤＡＴＡ信号を受け、かつＣＰｌとＣ
Ｐ２信号とを受りるＯＲゲート７７８で発生した信号を
第２の入力に受ける。−ＯＲゲート７７２は相補反転出
力端子にＤＥＮ信号を発生する。

第７Ｂ図に児らるように、区間７５２は、２人力１出力
ＭＵＸ７８２で発生した信号をそのデータ（Ｄ）入力に
受けるフリップフロップ７８０を含む。ＭＵＸ７８２は
その制御人力（ＳＯ）に１／４信号を受ける。この信号
はＭＵＸ７８２のＩＯまたはＩＤ端子に与えられた信号
のいずれをその出力端子に発生するかを選択するために
用いられる。フリップフロップ７８０のＱ出力端子に発
生したＤＰＯ信号はＭＵＸ７８２のＩＤ入力端子へ伝え
られる。フリップフロップ７８０の相補反転（Ｑ）端子
に発生した信号はＯＲゲート７６０の第２の入力へ伝え
られる。

区間７５２はまた、そのデータ（Ｄ）入力端子にＯＲゲ
ート７８６で発生した信号を受けるフリップフロップ７
８４を含む。ＯＲゲーｉ〜７８６はＥＯＭ＠１／／ｌ信
号と２人力１出力ＭＵＸ７８８の相補反転出力に発生し
た信号とを受レフる。ノリツブフロップ７８４は、その
相補反転（Ｑ）出力端子にＭＵＸ７８８のＩＤ入力端子
で受けられるＤＣＯ信号を発生する。ノリツブ７０ツブ
７８４はまたＣＬＫ１６信号をそのクロック入力に受け
る。ＭＵＸ７８８はその制御入力（Ｓｏ）にＩＭＯＤＥ
信号を受ける。この信号はＭＵＸ７８８の１０またはＩ
Ｄ端子に与えられた信号のいずをＭＵＸ７８８の（相補
反転）出力に発生させるかを選択するために用いられる
。区間７５０はまた、第１の入力端子にフリップフロッ
プ７８４で発生したＤＣ１信号を受けて出力端子にＭＵ
Ｘ７８８の１０人力に受けられる信号を発生するＯＲゲ
ート７９０を含む。ＯＲゲート７９０はＡＮＤゲート７
９２で発生した信号を第２の入力端子に受ける。ＡＮＤ
ゲート７９２は第１の入力にＤＡＴＡ信号を受け、かつ
ＤＣｌおよびＣＰ２信号を受けるＯＲゲート７９４で発
生した信号を第２の入力に受ける。フリップ７０ツブ７
８０のＱ　ＩＮ子で発生した信号はＯＲゲート７６０の
第２の入力端子へ伝えられ、フリップフロップ７８０の
Ｑ　＋ａ子で発生したＤＰＯ信号はＭＵＸ７６２の１０
入力端子とＯＲゲート７６１の第２の人力へ伝えられ、
フリップフロップ７８４の真（Ｑ）の出力端子に発生し
た信号がＯＲゲート７７２の第２の入力端子へ伝えられ
る。

最後に、先行キャリア存在合成器部分８００（第１Ｂ図
の１６２）と、外部受信クロックおよびキャリア存在合
成部分８０２（第１Ｂ図の１６４）と受信データおよび
キャリア検出合成器部分８０４（第１Ｂ図の１６６）と
を備える受信機１００の出力合成器ブロック１６０のロ
ジック図が第８図に示される。

第８図に示されるように、部分８００は、ＭＵＸ８０６
に−よつＴＭ［ＪＸ８０６（７）ＩＱまりＧ、ｔ　［Ｄ
端子に与えられる信号のいずれをＭＵＸ８０６の出力に
発生するかを選択するために用いられる信号、すなわち
ＤＰＬＬＯＮ信号を制御入力（Ｓｏ）に受ける２人力１
出力のＭＵＸ８０６を含む。ＩＡＣＰ信号はＭＵＸ８０
６のＩＤ端子へ与えられる。ＯＲゲート８０８はＭＵＸ
８０６で発生した出力信号とＴＲＡＮＳＭｆＴ信号とを
受けてそこから２人力１出力ＭＵＸ８１０のＩＤ入力で
受けられる信号を発生する。ＯＲゲート８１２はＭＵＸ
８１０の出力端子に発生した信号とＲＥＳＥＴ信号とを
受けてそこからＤ型フリップ７０ツブ８１４のデータ（
Ｄ）入力に受けられる信号を発生する。フリップフロッ
プ８１４はＭＩＪＸ８０６．Ｉｆｆよび８１０の１０入
力端子へ伝えられる相補反転された先行キャリア存在（
ＡＣＰ）信号をその出力端子（Ｑ）に発生する。フリッ
プ７０ツブ８１４は、Ｄ型フリップ７０ツブ８１６のデ
ータ（Ｄ）入力で受けられるとともにＸＯＲゲート８１
８の第１の入力で受けられる信号をそのＱ出力端子に発
生する。フリップフロップ８１６はその出力端子（Ｑ）
にＸＯＲゲート８１８の第２の入力へ伝えられる信号を
発生する。ＸＯＲゲート８１８はそこからＭｔＪＸ８１
０のＳＯ制御入力へ伝えられる信号を発生する。フリッ
プ７０ツブ８１４および８１６の各々はＣＬＫ１６信号
をそれらのクロック入力端子に受ける。

部分８０２はそのデータ入力（Ｄ＞にＯＲゲート８２２
で発生した信号を受けるＤ型フリップフロップ８２０を
含む。ＯＲゲート８２２は、ＲＥＳＥＴ信号と、ＤＰＯ
およびＤＰ１信号を受（プるＯＲゲート８２４で発生し
た信号とを受ける。フリップ７０ツブ８２０はＣＬＫ１
６信号をそのクロック入力端子に受ける。フリップフロ
ップ８２０はそのＱ出力端子に相補反転キャリア存在（
ｃＰ）信号を発生する。部分８０２はまたはその制御入
力（Ｓｏ）に３／４信号を受ける２人力１出力のＭＵＸ
８２６を含む。３／４信号は、またＭＵＸ８２６により
、そのＩＯまたはＩＤ端子に与えられる信号のいずれを
ＭＵＸ８２６の出力に発生させるかを選択するために用
いられる。ＭＵＸ８２６の１０人力はＤＰＩ信号を受け
、かつＩＤ端子はＯＲゲート８２８で発生した信号を受
ける。

ＯＲゲート８２８は、第１の入力端子に１／４信号を受
け、かつ第２の入力端子にＤ型フリップ７０ツブ８３０
のＱ出力端子に発生した信号を受ける。フリップ７０ツ
ブ８３０はそのデータ（Ｄ）入力にＯＲゲート８３２で
発生した信号を受ける。

ＯＲゲート８３２は、ＲＥＳＥＴ信号とＭＵＸ８２６の
出力端子に発生した信号とを受ける。フリップフロップ
８３０はまたＣＬＫ１６信号をそのクロック入力に受け
、かつそのＱ出力にＲＸＣ信号を発生する。

部分８０４は、そのデータ（Ｄ）入力にＯＲゲート８３
６で発生した信号を受けるＤ型フリップ７０ププ８３４
を含む。ＯＲゲート８３６は、ＲＥＳＥＴ信号と、ＤＣ
ＯおよびＤＣ１信号を受けるＸＯＲゲート３８３の相補
反転出力端子に発生した信号とを受ける。フリップ７０
ツブ８３４はＣ’ＬＫ１６信号をそのクロック入力端子
に受ける。

フリップ７０ツブ８３４は、そのＱ出力端子に相補反転
キャリア検出（ｃ８）信号を発生する。部分８０４はま
た、その制御入力（Ｓｏ）に３／４信号を受ける２人力
１出力のＭＵＸ８４０を含む。

この３／４信号はＭＵＸ８４０により、そのＩＯまたは
ＩＤ端子に与えられた信号のいずれをＭＩＪ×８４０の
出力に発生させるかを選択するために用いらレル。Ｍ　
Ｕ　Ｘ　８４０　（７）　Ｉ　ＯＯａ　子ハ、ＶＡＬお
よびＤＥＮ信号を受けるＯＲゲート８４２で発生した信
号を受け、かつそのＩＤ端子はＤ型フリップ７０ツブ８
４４のＱ出力端子に発生した信号を受ける。フリップ７
０ツブ８４４はそのデータ（Ｄ）入力に、ＲＥＳＥＴ信
号とＭＵＸ８４０の出力端子に発生した信号とを受ける
ＯＲゲート８４６で発生した信号を受ける。フリップ７
０ツブ８４４はまた、ＣＬＫ１６信号をそのクロック入
力に受け、かつそのＱ出力にＲＸＤ信号を発生ずる。

Ｃ０マンチェスタコード化方式の受信機の内部信号特性 この発明のマンチェスタコード化方式の受信機１００は
いくつかの重要な内部インターフェイス信号を発生する
。受信機１００の線の活性状態機能を検出するのに関係
のあるものは以下の内部信号である。まず、線活性状態
が存在することを示す内部先行キャリア存在（ＩＡＣＰ
）信号である。正のキャリア存在レベルよりも大きいか
ま／Ｃは負のキャリア存在レベルよりも小さい差動電圧
を有する線信号により受信８１１００はＩＡＣＰ信号を
Ｈ＋＋にし、この値を２連続ビット時間の間このような
差動電圧を有する線信号が存在しなくなるまで保つ。

第２の内部信号は、受信機１００にＩＡＣＰをＨ、パに
さぜる線活性状態が有効なマンチェスタコード化データ
である場合を示す先行キャリア検出（ＡＣ８）である。

検出された線信号が正のキャリア存在レベルよりも大き
な差動電圧を有し次に３／４ないし１＋１／４ビット時
間内で負のキャリア存在レベルよりも小さな電圧を有す
る場合か、またはその線信号が負のキャリア存在レベル
よりも小さく次に上述のウィンドの期間内で正のキャリ
ア存在レベルよりも大きな電圧を有する場合に受信Ｒ１
００はＡＣ３を＃　’ＦＩ　ＰＩにセットする。

ＡＣ３信号は、ＩＡＣＰが“Ｈ°′またはＩＡＣＰが“
ｌ　Ｌ　ｌ′にセットされた後の最初のクロック期間の
間のみＨＩＩにセットされる。

エツジ（ＥＤＧＥ）内部信号は、受信機１００が入力線
データによりゼロ交差を検出した場合には常にＨ°′に
設定される。クロック復元プリセット（ｃＲＥＳＥＴ）
信号は、線活性状態が検出された（ＩＡＣＰが’Ｈ”）
後の次の線データエツジ（ＥＤＧＥが’Ｈ”）に続く１
クロック周期の間“ＨＩＩにセットされてデータ修正が
完成（ＡＣ８が“’Ｈ”）される。ＣＲＥＳＥＴ信号は
入力線データを受けている間、受信機１００によって一
旦ＩＩ　ＨＩＩにセットされる。線獲得（ＬＡ）信号は
ＣＲＥＳＥＴのＨ″へのセットに続いて物理的（線上に
無信号）または論理的（デコーダされた）メツセージの
終了まで°“ＨＩＩにセットされる。

１／４および３／４のデータナンプリング信号は線入力
データが有効なマンチェスタコード化データであるか否
かを決定するために用いられる。

線データはそのときのビット間時間ＩＮ隔の１／４およ
び３／４間隔で開始点からナンプルされる。

ＤＡＴＡ信号は、デコードされた線データが１／４およ
び３／４サンプル時間で反対の論理極性を有することに
基づいた有効なマンチェスタコード化データである場合
にＨ°′にセットされる。論理的なメツセージの終了（
ＥＯＭ＠１／４）は、線活性状態が何ら検出されない場
合には常に“Ｈ”にセットされ、ＣＲＥＳＥＴが″Ｈ”
にセットされる場合にはＬ″にリセットされ、かつメツ
セージの論理的な終了またはＬＡが゛Ｌパにセットされ
るまで“Ｌ　”になっている。

ディジタル位相ロックループオン状態（ＤＰＬＬＯＮ）
信号は、ＣＲＥＳＥＴおよびＬＡ信号が“Ｈ”にセット
された後１／４サンプル間隔で″Ｈ＋＋にセットされる
。“Ｈｏｏの［）ＰＬＬＯＮ信号は、受信機１００の線
活性状態検出機能が実行されたことおよび受信監視器が
外部受信出力信号ＲｘＣおよびＲｘＤを発生し始めるこ
とができるということを示す。したがって、°°Ｈ″′
のＤＰＬＬＯＮ信号は受信機１００が線活性状態検出を
再び開始することができる前にＤＰＬＬＯＮの゛Ｌパへ
のリセットが行なわれなければならない。

Ｄ、マンチェスタコード化された信号に対するクロック
復元方法 第１図において、受信データ解釈および監視回路１３０
によって発生されたＣＲＥＳＥＴおよびＥＤＧＥ信号は
受信１ａｌ　１００の受信デコードロジック１４０部分
で発生されたＤＰＬＬＯＮＰＬＬ上もに受信機１００の
受信クロック復元ブロック１５０へ与えられなければな
らない。簡単に言えば、受信クロック復元部１５０で用
いられる方法は、ブロック１５０の復元クロック発振器
部分１５２（第５図の５３０）は、“Ｈ′°のＣＲＥＳ
ＥＴ信号をブロック１３０の受信監視部分１３６から受
けるまで線入力データのビット間周波数の約１６倍の周
波数で非同期しているということである。このとき、す
なわち線活性状態の検出ＣＩＡＣＰが’　ｌ−１”　）
に続いて受けられた最初のマンチェスタコード化セルの
ほぼ中間点にあるとき、復元されたクロック発振器１５
２は初めて受信されたデータセルの中央に同期する。し
かしながら、クロック１５２はまだ、以下に）ホベるよ
うに、自由発振すなわち入力データに非追随している。

受信クロック復元ロジック部分１５４（第５図の５７４
）は４つの信号を受ける。すなわち、復元クロック発振
器１５２のフリップ７０ツブ５６６．５５０．および５
５８でそれぞれ発生される過剰位相ロックループ信号＜
ＸＰＬＬ）、相補反転位相ロックループ２　（ＰＬＬ２
）信号、真および相補反転位相ロックループ３　（ＰＬ
Ｌ３．ＰＬＬ３）信号である。ロジック回路１５４内部
の１対のＮＯＲゲート（第５図５７０および５７２）は
、それぞれＸＰＬＬ、ＰＬＬ３およびＰＬＬ２と、ＸＰ
ＬＬ、ＰＬＬ３およびＰＬＬ２を受ける。

第１のＮＯＲゲート５７０は、最初のマンチェスタコー
ド化セルが受信監視器１３６で受信されたと検出された
後のビット期間の約１／４の１／４サンプル信号をそこ
から発生する。（第２のＮ。

Ｒゲート５７２は、以下に述べるように、３／４サンプ
ル信号を発生する。） 最初のマンチェスタコード化セルに続く（すなわち、＋
１　Ｈ１１のＣＲＥＳＥＴの発生に続く）１／４ビット
周期の後に内部受信クロック制御器１４４で発生したＨ
ＩＩのＤＰＬＬＯＮＰＬＬ上復元クロック発掘器１５２
へ与えられ、それによりそれが受信クロック復元ブロッ
ク１５０の復元クロック対データクロック位相検出部分
１５６（第５図の５７６）で実行されるように入力デー
タに追随することが可能となる。

復元クロック対データクロック位相検出回路１５６は、
受信データ解釈および監視回路１３０で発生したＥＤＧ
Ｅ信号とともに、上述のＸＰＬＬ。

ツク発］辰器１５２で発生したシフトレジスタリセット
（ＳＲ３Ｔ）と真の位相ロックループ３（ＰＬＬ３）を
受ける。ブロック１３０のデータゼロ交差検出部分１３
４（第６図の６２２）で発生したＥＤＧＥ信号を、検出
器１５６の３つのウィンド発生部分の各々でＥＤＧＥ信
号を受けることにより監視して、復元クロック対データ
クロック位相検出器１５６は入力データ（ＩＮＰＵＴ　
　ＤＡＴＡ＞に追随する。ここで３つのウィンドウ発生
部分は、短縮化ウィンドウレジスタ（第５図の５８４）
、中心化ウィンドウレジスタ（第５図の５９６）、およ
び長期化ウィンドウレジスタ（第５図の６０６）である
。短縮化ウィンドウは、復元クロック発振器１５２で発
生したクロック信号期間の中心点の５／１６ないし７／
１６の後に発生する。中心化ウィンドウは復元クロック
期間の中心点の１／２の後に発生する。長期化ウィンド
ウは、復元クロック期間の中心点の９／１６ないし１１
／１６の後に発生する。

この発明の受信クロック復元器１５０で用いられる方法
は、ＥＤＧＥ信号が中心化ウィンドウに先行しているか
同期しているかまたは遅延しているかを決定するために
データエツジ（ＥＤＧＥ）信号に追随することにより復
元クロック発生器を調整することである。短縮化用ウィ
ンドウ、中心化用ウィンドウまたは長期化用ウィンドウ
内で発生したＥＤＧＥ信号は対応するレジスタに記憶さ
れる。

短縮化用レジスタは、そのＱ出力に５ＨＯＲＴＥＮ信号
を発生し、かつＯＲゲート５７８を介しＥＤＧＥ、ＰＬ
Ｌ２．ＰＬＬ３おにびＸＰＬＬ信号を受ける内部でクロ
ックされた遅延フリッ１フロッゾ５８４を備える。この
ＯＲゲート５７８の出力は、フリップ７０ツブ５８４出
力に発生したそのときの信号５ＨＯＲＴＥＮとＡＮＤが
とられる。ΔＮＤゲート５８０の出力部の信号は、短縮
化用ウィンドウレジスタを備えるフリップフロップ５８
４のＤ入力に接続される第２のＯＲゲート５８２を介し
て伝達される。復元クロック発振器部分１５２内で発生
された”　ｌ−１”の５Ｒ３Ｔ信号は、３／４サンプリ
ング間隔が達成されたことを示し、第２のＯＲゲート５
８２の第２の入力に受けられ、それにより短縮用フリッ
プフロップ５８４をリセットする。このようにして、発
掘器１５２で発生したクロックの位相は３／４サンプル
信号が発生された後にのみ調整される。

短縮化用レジスタ５８４の動作を支配するプール方程式
はしたがって以下のように表わされる。

５ＨＯＲＴＥＮｎ＋、＝　　（ＭＰＬＬ＋ＰＬＬ３十Ｐ
ＬＬ２＋　ＥＤ（ｒＥ）したがって、＋＋　Ｈ＋＋の５
ＨＯＲＴＥＮ信号が３／４サンプリングに続く次の内部
クロックで（すなわち、期間の中心点からビット間期間
の１３／７１６の点で）で発生されるのは、復元クロッ
ク光１辰器１５２を購成−するカウンタの回路段のいず
れもがＥＤＧＥ信号の受信と同時または先立ってセット
されていないことを示す発振回路ブロック１５２で発生
される３個の“Ｌ′″の位相ロックループ信号と一致し
てＥＤＧＥ信号が受けられる場合である。この状況は、
受信クロック復元ブロック１５０が、データゼロ交差検
出器１３４によって決定されるようなＩＮＰＵＴ　　Ｄ
ＡＴＡの次のゼロ交差のオーバラン受信しない場合に発
生する。

したがって、“Ｌ　ＩＩの５ＨＯＲＴＥＮ信号は再生ク
ロック発掘器１５２へ与えられ、発掘器１５２に発振器
１５２で発生された次のクロック周期において１／１６
ビツト間期間増加調整させる。ここで、ＩＩ　Ｌ　ＩＩ
のＣＥ　Ｎ　Ｔ　Ｅ　Ｒ４：３号はまた、以下に説明さ
れるように、発振器１５２へ与えられている。

中心化用レジスタは同様に、そのＱ出力にＣＥＮＴＥＲ
信号を発生し、そのＱ出力にＣＥＮＴＥＲ信号を発生す
る内部クロック化された遅延フリップフロップ５９６と
、５Ｒ３Ｔ信号とともにＥをも受ける論理回路とを備え
る。中心化用レジスタの動作を支配するプール方程式は
以下のでおりである。

（εＮ”Ｒｈ＋１＝　　（ＸＰＬＬ　＋　ＰＬＬ３＋　
ＰＬＬ２＋百９ＣＴ百〇竹、）−１ｔ）Ｃ闇■報へヤＬ
　＝　’、ＹＰＬＬ”　ＰＬＬ３・ＰＬＬ２・Ｅし０日
したがって、ＨＩＩのＣＥＮＴＥＲ信号が３／４サンプ
リングの後に続く次の内部クロックで発生されるのは、
ＥＤＧＥ信号が、発振器ブロック１５２で発生された最
初の２個の位相ロックループ信号のみに対して゛Ｈ′°
信号が発生されたことと一致して受けられる場合である
。これは、ＥＤＧＥ信号と受信が同期しているかまたは
ＥＤＧＥ信号がオーバランしていないかのいずれかを示
している。ＩＩ　ＨＩＩのＣＥＮＴＥＲ信号は復元クロ
ック発振器１５２へ与えられる。

同様に長期化用レジスタは次のプール方程式に支配され
る。

すな、＋７５　　ＬＥＮＣＴＴ目ＥＮｎｔｚ＝　　ＸＰ
ＬＬ　・　ピＬＬ３−　ＰＬＬ２．ＥＩＸｒ巳それゆえ
、ＨＩＴのＬＥＮＧＴＨＥＮ信号が３／４サンプリング
に続く次の内部クロックで発生されるのは、発掘器ブロ
ック１５２で発生される３個の位相ロックループ信号の
すべてが、”　Ｈ”信号となることと一致してＥＤＧＥ
信号が受けられ、ゼロ交差検出器１３４からのＥＤＧＥ
信号の受信のオーバランを示す場合である。したがって
、“Ｌ　＋＋のＬＥＮＧＴＨＥＮ信号は発振器１５２へ
与えられ、発振器１５２はそこで発生される次のクロッ
ク期間内で１／１６ビツト間期間の短縮を行なう。ここ
で、“Ｌ　”のＣＥＮＴＥＲ信号はまた以下に説明する
ように与えられている。

復元クロック対データクロック位相検出器１５６で発生
された５ＨＯＲＴＥＮおよびＬ’　Ｅ　Ｎ　Ｇ　ＴＨＥ
Ｎ信号は復元クロック発振器１５２内のＡＮＤゲート５
８６へ与えられ、検出器１５６で発生される５ＨＯＲＴ
ＥＮおよびＣＥＮＴＥＲ信号は発振器１５２内のＮＯＲ
ゲート５９８へ与えられる。ＡＮＤゲート５８６で発生
した出力信号は、信号をも受けるＯＲゲート５３４へ伝
えられる。

このＯＲゲート５３４で発生される出力信号は、復元ク
ロック発振器１５２を形成するカウンタの最下位回路段
のマルチプレクス用ラッチ５３２の選択入力へ与えられ
る。

発振器１５２内のＮＯＲゲート５９８はまたＳ５２内の
ＮＯＲゲート５９８で発生される出力信号は、カウンタ
の最下位ラッチに接続される内部クロック化された遅延
フリップ７０ツブ５３６で発生されるＱ出力を受ける発
掘器１５２内の第２のＯＲゲート５４０へ伝えられる。

この第２のＯＲゲート５４０の出力は、カウンタの次の
上位の回路段のマルチプレクス用ラッチ５３８の選択入
力へ与えられる。このようにして、カウンタ内の状態変
化は、以下に表１と関連して説明されるように、短縮化
または長ｌ］化されたクロック周期を反映するように変
更される。

したがって、位相検出器１５６で発生されるＳまたはＣ
ＥＮＴＥＲ信号が“ｌ　Ｈｌ”である場合には、発振器
１５２で発生されるクロックの補正は行なわれず、次の
クロック周期の間の状態変化は、以下に表１に関連して
説明されるように、先行するりＯツク周期の間と同一で
ある。

一方、発生される５ＨＯＲＴＥＮまたはＬＥＮＧＴＨＥ
Ｎ信号のいずれかがＬ・″でありかつＣＥＮＴＥＲ信号
がまた°゛Ｌ″である場合には、復元クロック発振器１
５２を構成するカウンタの次の下位の回路段に対しラッ
チ５３８の出力を反転することにより状態変化が修正さ
れる。

復元クロック発振器１５２（第５図の５３０）内のカウ
ンタは４段のディジタル位相ロックループ回路を備える
。各回路段は、それぞれＯＲゲート５３７，５４４．５
５２および５６０を介して真および相補反転の最下位位
相ロックループ０（ＰＬＬＯ，ＰＬＬ０）７リツプ７０
ツブ５３６゜位相ロックループ１　（ＰＬＬ１．ＰＬＬ
１）フリップフロツブ５４２１位相ロックループ２　（
ＰＬＬ２．ＰＬＬ２）フリップ７０ツブ５５０．最上位
位相ロックループ３　（ＰＬＬ３．ＰＬＬ３）フリップ
７０ツブ５５８、および過剰位相ロックルーフ　（ＸＰ
ＬＬ、ＸＰＬＬ）７’Ｊツ７７ｏツ７５５６信号をそれ
ぞれそのＱ、Ｑ出力に発生する関連する内部クロック化
された遅延フリップフロップの入力に接続される。ＣＲ
ＥＳＥＴ信号はそれぞれ対応の遅延フリップフロップの
各入力に接続されるＯＲゲート５３７，５４４．５５２
および５６０の第２の入力に受けられ、それにより“°
Ｈ°′のＣＲＥＳＥＴ信号はカウンタをリセットする。

最下位および次の下位のマルチプレクス用ラッチ５３２
および５３８の選択入力は上述のとおりである。ＰＬＬ
２．ＰＬＬ２信号を発生するフリップ７０ツブ５５０に
関連するラッチへの選択入力はＰＬＬ１．およびＰＬＬ
０信号を受けるＯＲゲート５４８により形成される。Ｐ
ＬＬ３．ＰＬＬ３信号を発生するフリップフロップ５５
８に関連するラッチ５５４のそれは、ＰＬＬ２．ＰＬＬ
１およびＰＬＬ０信号を受けるＯＲゲート５５６により
形成される。最後にＸＰＬＬ、ＸＰＬＬ信号を発生する
フリップ７０ツブ５５６に関連するラッチ５６２のそれ
は、ＰＬＬ１およびＰＬＬ０信号を受けるＯＲゲート５
６４により形成される。

これらの相互接続により、以下に表１に示されるように
復元クロック発振器１５２の動作を説明するクロック復
元ステートマシーンがもたらされる。表Ｉにおいて真の
信号ＸＰＬＬ、ＰＬＬ３゜ＰＬＬ２．ＰＬＬ１．ＰＬＬ
０の値はロー状態に対して°Ｌ′°として示され、かつ
ハイ状態に対しては°“Ｈ１１として示される。

表Ｉ ）−Ｉ　　　Ｌ）−１）−１）（Ｐ５　　　　　　Ｐ４
）−Ｉ　　　　　Ｌｌ−１ｔ−ＩＬ　　　　　　ＰＧ　
　　　　　　　　Ｐ５１−Ｉ　　Ｌｌ−ＩＬＩ−Ｉ　　
　Ｓｏ　　　　Ｐ６Ｌ　　ｔ）ＩＬＬ　　　ＷｌＯＳｏ
　（ｆ／４）Ｌ　　　ＬＬＨＨＷｌｌ　　　　ＷｌＯ（
ｓＨＯＲＴｇＮＬ　　　ＬＬＩ−ＩＬ　　　ＷＬ２　　
　　Ｗｌｌ　　用Ｌ　　　　　　ＬＬＬＨＷ２ＯＷ１２
　　ウィンドクツＨＬＬＬＬ　　　　　　Ｗ、３０　　
　　　　　Ｗ２Ｏ１−１ｌ−１１−１ｔ−１ｊ−Ｉ　　
　　　　ＶＶ３Ｌ　　　　　　　　Ｗ３Ｏ（ＬＩ＃ｅＴ
ＨＩＪ　　ＣＲＥＳＥ丁Ｈ）（Ｈｌ−ｔＬ　　　Ｗ３２
　　　ｍｌ？ＪＨ１−ＩＨＬＩ（ＳＬ　　　　　　　　
　　Ｗ３２　　欠ントりｐＬ　　ｔ−ＩＨＬＬ　　　Ｐ
ＯＳｔ（プＡ）Ｌ　　　　　）４Ｌ）−１１（ビＯ，Ｐ
Ｌ、　ＰＺ　　　　ＰＯ（ＳＲＳＴ唱ｅＳ／　　ＩＪ＝
ＮＣｒＴ１ｉＥｔ、ＩＬ　　　）−ＩＬＩ−ＩＬ　　　
ＰＺ　　　　　Ｆｔ　　　　　、、、Ｔ−Ｌ　　　　　
ＨＬＬＩ−Ｉ　　　　　Ｆ’３　　　　　　　　　ｆ’
２　　　　　　　　５ＨＯＩ２ＴＥＩＪＨＩ（ＬＬし　
　　　Ｐ４−　　　　　　　　　ｒ３（ＳＲｃ４Ｈ表Ｉ
において、第４番目の行は、ＸＰＬＬ、ＰＬＬ３および
ＰＬＬ２信号を受けるＮＯＲゲートの出力を用いて受信
クロック復元ロジック１５４で１／４サンプル信号が発
生されるＳ状態を表わす。第４行にに示されるように、
ＸＰＬＬ、ＰＬＬ３およびＰＬＬ２はＳＯ状態ですべて
ロー状態であり応じて、この状態においてのみ°Ｈ°′
の１／４サンプル信号が受信クロック復元ロジック１５
４で発生される。

行５，６および７はＳ　ｌ−１０ＲＴ　Ｅ　Ｎ用ウィン
ドウに対応し、上述のＳ　ｌ−１０ＲＴ　Ｅ　Ｎ　、、
、に対するプール方程式を参照すれば、対応する短縮用
ウィンドウ状態Ｗ１０．Ｗ１１およびＷ１２の間、３つ
の信号ＸＰＬＬ、ＰＬＬ３およびＰＬＬ２はｌ−１”で
あり、それゆえプール方程式で要求されるように、これ
らの状態のいずれかの間に受けられる“°Ｈ″のＥＤＧ
Ｅ信号は″ＨＩＩの５ＨＯＲＴＥＮ信号を発生させる。

同様に、表Ｉの第８行は、ＣＥＮＴＥＲ用ウィンドウつ
態Ｗ２０に対応し、上述のＣＥＮＴＥＲｌｌ、１に対す
るプール方程式を参照すれば、状態Ｗ１０の間は、３個
の信号ＸＰＬＬ、ＰＬＬ３およびＰＬＬ２は“′Ｈ゛′
となり、それゆえ、プール方程式から要求されるように
、Ｗ２Ｏ状態の間に受けられる“ＨＩＩのＥＤＧＥ信号
は“°Ｈ″のＣＥＮＴＥＲ信号を発生させる。

最後に、表■の第９行、第１０行および第１１行は、Ｌ
ＥＮＧＴＨＥＮ用ウィンドウに対応し、上述のＬＥＮＧ
Ｔ）−ＩＥＮに対するプール方程式を参照すれば、対応
する長期化ウィンドウ状態Ｗ３０、Ｗ３１．Ｗ３２の間
に、３個の信号ＸＰＬＬ。

ＰＬＬ３およびＰＬＬ２がＨ″となり、それゆえプール
方程式により要求されるように、これらの状態のいずれ
かの間に受けられる°゛Ｈ″のＥＤＧＥ信号は“Ｈ′°
のＬＥＮＧＴＨＥＮ信号を発生させる。

表Ｉの第１２行は、ＸＰＬＬ、ＰＬＬ３およびＰＬＬ２
信号を受けるＮＯＲゲート５７２の出力を用いる復元ク
ロック受信ロジック１５４により３／４サンプル信号が
、発生される状態Ｓ１を表わす。第１２行に示されるよ
うに、信号ＸＰＬＬ。

ＰＬＬ３およびＰＬＬ２はすべて状態Ｓ１でＩ　Ｌ　ｌ
”であり応じてこの状態においてのみ３／４サンプル信
号を受信クロック復元ロジック１５４に発生させる。

発振器１５２内のカウンタのマルチプレクス用ラッチへ
の選択入力のために上で述べられた論理相互接続により
、表１におけるそれらの位置に応じて１つの状態から次
へと変化する。たとえば、リセットの始まりにおいて、
カウンタはＷ３ＯがらＷ３１へと変化し、次にＷ３２へ
と変化するように。しかしながら、上述のように最下位
ラッチおよび次の下位のラッチへの選択入力は、５）−
１０ＲＴＥＮ、ＣＥＮＴＥＲおよびＬＥＮＧＴＥＮ信号
に依存する□ので、状態ＰＯからの変化は、受信復元ク
ロック対データクロック位相検出器１５６０状態への復
帰）、中心化（無調整〉　（状態Ｐ７への変化）または
短期化調整（状態Ｐ２への変化）のいずれが特定化され
るかに依存する。このことは、表１において変化列にお
ける項目により反映される。全部で１６状態があり、か
つ各状態変化は内部クロックでクロックされて受信ビッ
ト間時間期間の１／１６ごとに状態変化がもたらされる
ので、ＰＯ状態において必要とされるような１個の状態
変化の付加または消去は、復元クロック発振器１５２で
発生したクロック周期を、ビット間時間期間の１／１６
だけ長期化または短期化させる。

【図面の簡単な説明】

第１Ａ図および第１Ｂ図はこの発明によるマンチェスタ
コード化方式の受信機の機能ブロック図である。 第２図はこの発明によるマンチェスタコード化方式の受
信機の端子特性のタイミング図である。 第３図はこの発明の受信機の受信線活性状態カウンタの
ロジック図である。 第４図はこの発明の受信機の受信クロック修正区間のロ
ジック図である。 第５図はこの発明の受信機の受信クロック復元区間のロ
ジック図である。 第６図はこの発明の受信機の受信データ解釈および監視
区間のロジック図である。 第７Ａ図および第７Ｂ図はこの発明の受信機の受信デコ
ードロジック区間のロジック図である。 第８図はこの発明の受信機の受信出力合成区間のロジッ
ク図である。 図において、１００は受信機、１１０は受信線活性状態
カウンタ、１２０は受信クロックβ正回路部、１３０は
受信データ監視および解釈回路部分、１４０は受信デコ
ードロジック回路部、１５０は受信クロック復元回路部
、１６０は出力合成回路部、１２２，４５０は入力キャ
リア周期回路、１２４．４６０はシフトレジスタ、１２
９．４７２はレジスタ、１２６．４８４はキャリア線変
化パルス幅弁別回路、１５２．５３０は復元ブロック発
振器、１５４．５７４は受信クロック復元ロジック、１
５６．５７６は復元クロック対データクロック位相検出
回路、１３２，６１０は入力データ同期回路、１３８，
６５４はデータ１／４゜３／４セルサンプル回路、１３
９．６６８はデータセルステータス回路、１３６．６２
４は受信監視回路、１４２．７００はプリアンプル検出
器、１４４．７５０は外部受信クロック制御回路、１４
６．７５２は受信機データ制御回路、１６２゜８００は
先行キャリア合成器、１６４．８０２は外部クロックお
よびキャリア存在合成器、１６６゜８０４は出力合成器
である。 なお、図中、同符号は同一または相当部分を示す。

Claims (3)

【特許請求の範囲】
1. （１）１対の信号線上のマンチェスタコード化された信
   号からクロックを復元する方法であつて、前記マンチェ
   スタコード化された信号はビット間期間Ｔを有するシル
   アルマンチェスタコード化ストリームであつて、 （ａ）近似的にＴの周期を有する復元クロック信号を発
   生するステップと、 （ｂ）前記１対の信号線上の符号付けられた電圧の差が
   ゼロとなるとき“ゼロ交差”を検出するステップと、 （ｃ）受信信号の“ゼロ交差”の発生と最も新しく発生
   された復元クロック信号の期間の“中間点”の発生とを
   比較するステップと、 （ｄ）前記比較ステップ（ｃ）が、前記“ゼロ交差”の
   発生が前記最も新しく発生された復元クロック信号の前
   記“中間点”の発生より以前、同時、または以後のいず
   れを示すかに応じて、それぞれ前記最も新しく発生され
   た復元クロック信号の周期よりも短い、等しい、または
   長い周期を有する復元クロック信号を対応して発生する
   ステップと、 （ｅ）次に受信されたシリアル信号に対し前記（ｂ）、
   （ｃ）および（ｄ）ステップを繰返すステップとを備え
   る、マンチェスタコード化された信号からクロック信号
   を復元する方法。
2. （２）前記復元クロック発生ステップ（ａ）および（ｄ
   ）は、さらに、各状態変化がＴ／ｎ間隔で発生するｎ状
   態の循環カウンタの連続順序操作をさらに要求し、さら
   にステップ（ａ）はｎ状態クロック復元カウンタのリセ
   ットを要求し、かつステップ（ｄ）はさらに前記“ゼロ
   交差”が前記“中間点”の以前、同時、以後のいずれで
   発生するかに応じてそれぞれ前記ｎ状態クロック復元カ
   ウンタの１状態飛越し変化、次の状態への変化、同一状
   態変化をそれぞれ要求する、特許請求の範囲第１項記載
   のマンチェスタコード化された信号からクロック信号を
   復元する方法。
3. （３）ｎ＝１６であり、かつ前記比較ステップ（ｃ）は
   さらに、ＳＨＯＲＴＥＮ、ＣＥＮＴＥＲ、ＬＥＮＧＴＨ
   ＥＮ信号を以下の式 ＳＨＯＲＴＥＮ＝ｆ（状態） ＣＥＮＴＥＲ＝ｇ（状態） ＬＥＮＧＴＨＥＮ＝ｈ（状態）、 に応じ発生させることを要求し、但しｆ、ｇおよびれは
   前記ｎ状態カウンタのプール関数であり、前記復元クロ
   ック発生ステップ（ｄ）はさらに、ＬＥＮＧＴＨＥＮ　
   ＣＥＮＴＥＲ、ＣＥＮＴＥＲ、またはＳＨＯＲＴＥＮ　
   ＣＥＮＴＥＲのいずれかが“Ｈ”信号であるかに応じて
   、それぞれに対応して前記最も新しく発生された復元ク
   ロック信号の前記期間より短い、等しい、またはより長
   い期間を有する復元クロック信号の発生を要求する、特
   許請求の範囲第２項記載のマンチェスタコード化された
   信号からクロック信号を復元する方法。