JPS6115680B2 - - Google Patents

Description

【発明の詳細な説明】

本発明はパルスモータの回転動力によつて被制
御素子（以下負荷という）を必要な値に変化させ
ることを目的とするパルスモータの駆動回路の改
良に関する。 パルスモータはその性質として起動時には直線
的に徐々にすなわち滑かに回転数を上げて最高速
度に達するように、また停止するときには徐々に
しかし直線状に早く回転数を下げて停止するよう
に動作させることが望ましく、このスピードアツ
プ−スローダウンの駆動様式によつてパルスモー
タの望ましい性能が得られる。もしこれらが行わ
れないと回転開始時に脱調現象を起こしモータは
回転しない、また停止時には負荷の慣性によつて
オーバーランして正確な位置に停止することがで
きない。従来はこのスピードアツプ−スローダウ
ンをパルスモータに与えるのにパルスの速度を数
段階に変化させることで行つているが、段階（ス
テツプ）数を多くする程小形のパルスモータで最
良の性能が得られる反面制御回路が複雑になると
いう欠点がある。これはパルスモータの大きなも
のを使用することによつて避けられるが不経済な
使用方法である。 本発明は以上の欠点を除くために行つたもの
で、その目的はパルスモータの速度の滑かな上昇
−素早い減速（スピードアツプ−スローダウン）
駆動と正確な停止のためパルスの速さを段階的
（通常は３〜５ステツプ）に変化させるのではな
く、ほゞ無段階的に変化させることにより回転開
止始時の脱調現象を防止し、通常必要とされるパ
ルスモータより小形のパルスモータの使用を可能
とし、取付スペースの縮小および駆動回路の小形
化に著しい効果をあげたこと、さらに回転停止時
の回り過ぎ（オーバーラン）を防げるようにした
こと、パルスモータが小形で済むから駆動用トラ
ンジスタは小容量で足り、消費電力も少いなどの
特長が得られる。これらを本発明の実施例によつ
て以下詳細に説明する。 第１図は本発明によるパルスモータ駆動回路の
構成例ブロツク図、第２図は本発明回路の使用例
である送信機とその負荷間に設ける自動整合回路
の構成例図である。便宜上第２図から説明する。
第２図において一点鎖線で囲んだ部分が整合回路
である。通常送信機出力段などの高周波電源２１
と負荷RLのインピーダンスが異なる場合には、
たとえばインダクタンスＬ１とコンデンサＣ１を
図のように接続してインピーダンス整合をとるこ
と、整合回路の構成には種々あること等は公知で
ある。第２図において２２はインピーダンス差検
出の負荷誤差弁別器、２３は位相誤差弁別器で、
２２，２３の各出力は整合がとれた状態ではゼロ
となり、不整合状態では＋電圧、または−電圧の
出力が生じるようにしておく。本発明ではこの出
力信号によつて駆動回路を動作させ、パルスモー
タＭを回転して２２，２３の両弁別器の信号出力
がゼロになるまでＬ１，Ｃ１の値を変化させるこ
とによりインピーダンス整合を行うのであるが、
こゝで２４，２５のモータ駆動部によつて誤差信
号入力時パルスモータをいきなり最高速度にする
ことはパルスモータの性質上脱調現象を起すこと
は前記の通りである。そこでパルスモータの回転
を滑らかに速度上昇させ、停止時には減速動作を
行わせる手続きを第１図によつて概要を説明し、
第１図のさらに詳細な回路図である第３図によつ
て詳細に説明する。 まず第１図から説明する。この図において破線
で囲んだ部分が回路の主要部で、第２図の２４，
２５それぞれに相当し、第２図の弁別器２２また
は２３の出力信号が入力端子Ａに与えられる。こ
の信号は＋電圧か−電圧かのいずれかの極性をと
るもので、電圧ゼロになればパルスモータ１０は
駆動されない。Ａよりの信号は直流増幅器（以下
Ampという）１に入力し、必要なレベルまで増
幅され、回転方向判別回路２と絶対値検出回路３
に送られる。回路２はパルスモータの回転方向を
決めるもので、その出力はロジツクレベルに変換
されている。たとえば回路２の入力信号が＋であ
れば２の出力はＨレベル、−であればＬレベルと
なり、この２の出力レベルで回転パルス発生回路
８の制御を行い、回転方向を決まるAmp９の選
択を行つて増幅電流を流すパルスモータ１０の励
磁コイルを選ぶ。 他方絶対値検出回路３は回路１よりの入力信号
が正、負いずれでもその絶対値のみ検出するもの
で、入力信号があればその正、負には関係なくた
とえば正電圧信号のみ発生する。回路３の出力は
２つのルートに分れ可変直流Amp４と誤差信号
Amp１２とに与えられる。１方の可変直流Amp
４はその増幅度がＤ−Ａ（デイジタル−アナロ
グ）変換回路１１の出力レベルの大さに応じて自
動的に変化するAmpで、４の出力はＶ−Ｆ（電
圧−周波数）変換回路５に与えられる。この回路
５は入力電圧の大きさに比例して周波数が変化す
る発振回路で、入力電圧が大きい程発振周波数f₀
は高くなる。次段の６は波形整形回路で、回路５
の出力が細かいパルスであるからこれを一定幅の
矩形波に整形している。この出力はANDゲート
IC１７（これを第１ゲートと名付ける）の一方
の入力となり、もう一方のゲート入力がＨレベル
となれば次段の分周器７にＨレベルの入力が与え
られて分周が行われ、５の発振周波数f₀の整数分
の１の矩形波を出力する。パルス発生器８は分周
器７よりのクロツクパルスと回転方向判別回路２
よりの極性パルスによつて、回転方向は極性パル
スの正負で決まり、回転速度はクロツクパルスで
決まる駆動出力をパルスモータに出力する。４か
ら７までの一連の回路はクロツクパルス発生部と
呼ぶ、またパルス発生器８については種々の回路
が提案され、本発明者の１人が「電気パルスモー
タ駆動装置のパルス発生回路」として最近出願し
ているので詳細は省くが、第３図で概略説明す
る。 さて絶対値検出回路３の出力のもう１つのルー
トは誤差信号Amp１２から第２ゲートIC１６に
到るもので、Ａ端子に入力信号があればAmp１
２の出力はＬレベルとなるが、インバータIC１
５によつてＨレベルに反転され第２ゲートIC１
６に入力する。こゝで整合回路エレメントＬ１に
対して機械的に設けられたリミツトスイツチＳ
１，Ｓ２（後に説明）が動作していない一般の場
合にはIC１６の出力はＨレベルとなり、第１ゲ
ートIC１７の他方の入力を開くからIC１７は誤
差入力がＡにある限り開いている。換言すれば誤
差入力があれば分周器７からクロツクパルスが出
力し、かつ第２ゲートIC１６のＨレベル出力に
より回転パルスAmp電源制御回路２０が回転パ
ルスAmp９をオン状態にするのでパルスモータ
１０が回動する。なお１２から第２ゲートおよび
周辺回路をスイツチ部と呼ぶことにする。 次にパルスモータにスピードアツプ−スローダ
ウンの回転動作を行わせる方法を説明する。いま
誤差信号を入力し、第２ゲートIC１６の出力が
Ｈレベルになるとカウンタリセツト回路１７が極
く短い時間のパルスを発生し、データ保持信号発
生回路１４がリセツトされ、メモリ１３のデータ
保持を解除すると共にカウンタ１６も瞬時にリセ
ツトされ、カウンタ１６の出力はすべてゼロ（Ｌ
レベル）となつてから分周回路７よりのクロツク
パルスが入力されるに従いカウンタ１６の出力が
歩進する。この図の例では16パルス毎に出力が１
歩進するようにしている。カウンタ１６の出力は
データメモリ１３に入力されるが、この時点では
メモリ１３のデータを保持させるデータ保持信号
発生回路１４からの出力がなくなつているため、
カウンタ１６の出力はデータメモリ１３を素通り
してＤ−ＡまたはＤ／Ａコンバータ１１に与えら
れる。Ｄ／Ａコンバータ１１は４ビツトすなわち
16段階の出力レベルを発生するが、この段階の変
わり目がなだらかになるようにコンデンサＣ１が
挿入してある。Ｄ／Ａコンバータ１１の出力はカ
ウンタ１６の歩進に従がい可変Amp４の増幅度
を徐々に高めてゆくからＶ−Ｆ変換回路５の入力
電圧も徐々に高くなり従つてその発振周波数も
徐々に高くなつていく。このことはパルスモータ
１０を低速から徐々に高速に回転させることすな
わちスピードアツプの動作が行われることを示
す。パルスモータ１０が最高速度に達した場合に
は、カウンタ１６の出力の４ビツトがすべてＨレ
ベルとなり、IC１８の出力によりデータ保持ト
リガ回路１５、データ保持信号発生回路１４を経
てデータメモリ１３を記憶保持状態とし、カウン
タ１６の出力の変化には無関係となる。このこと
はパルスモータの回転数が誤差信号の入力レベル
が変化しない限り一定の回転数を持続することを
意味する。 通常インピーダンス変換回路（整合回路）にお
いては、整合状態に近づく程弁別器の誤差信号出
力レベルは徐々に小さくなるが、誤差信号が次第
に小さくなればＶ−Ｆ変換回路５の出力周波数従
つてクロツクも徐々に近くなりパルスモータ１０
の回転数も低下していく、すなわちスローダウン
の目的が達せられる。 次に第１図中Ｓ１，Ｓ２の右回転リミツトスイ
ツチ、左回転リミツトスイツチの動作を説明す
る。整合回路のエレメントＬ１は有限値のインダ
クタンスコイルで、コイルの短絡接点の位置をパ
ルスモータを回転させて変化しインダクタンスを
変えるように構成されているが、その短絡接点が
コイルの端から外れることがないようにしなけれ
ばならない。リミツトスイツチではそのために設
けたもので、たとえばモータが右回転側の限界位
置まで回転すると右回転リミツトスイツチＳ１が
オンとなり、第１図のリレーＫ２が動作してフリ
ツプフロツプ１８の出力レベルがＨレベルとな
り、回転方向判別回路２よりの右回転信号（Ｈレ
ベル）とのANDが成立し、第２ゲートIC１６の
入力をＬレベルにする。この結果第１ゲートIC
１７をＬレベル出力とし、また制御回路２０の出
力によりパルスモータを停止させる。反対にもし
左方向の信号が出されたとすれば、IC１６のフ
リツプフロツプ１８よりのＨレベルと回転方向判
別回路２よりの左回転信号（Ｌレベル）との不一
致からIC１６の入力はＨレベルになり、分周器
７の出力と判別回路２の出力によつて左方向に回
転が可能となる。左回転リミツトスイツチＳ２の
動作もＳ１同様である。 次に第３図は本発明を実施したパルスモータ駆
動装置のさらに具体的な回路図で、第１図と対比
して同一記号は同一目的、同一機能を有するが、
IC回路を多数用いているので第１図と第３図の
記号の対応をまず示す。

【表】 さてIC４は可変直流Amp４で、図中のＢ点と
アース間の抵抗値とＲ１の比にほゞ比例して増幅
度を変化できる。IC５は誤差信号Amp１２であ
つて、シユミツト回路構成とし、いくらかのヒス
テリシス特性をもつようにしてある。この目的は
誤差信号が零に近づいたときあるレベル以下では
誤差信号出力を出さないためで、パルスモータの
停止時のハンテイングを防止する。 Q₁はユニジヤンクシヨントランジスタで、そ
のエミツタＥの電位が第１ベースＢ１に対しある
電圧以上になるとベースＢ２とＢ１間が急激に導
通状態になるとともに、Ｃ２の電荷もＥを通じて
Ｂ１に放電され、Ｃ２に電荷が蓄積されるまでＢ
２−Ｂ１間はオフとなつている。すなわちＲ２と
Ｃ２による時定数およびIC４の出力電圧に比例
した周波数のパルスの発振が行われる。Q₂はパ
ルスAmpである。 IC７は第１図１３に該当するデータメモリ
で、入力データＤ１〜Ｄ４の状態を記憶できる。
記憶状態を得るにはIC７のＥ端子をＬレベルに
すれば良い。もしＨレベルにあればIC７のＤ１
〜Ｄ７の入力データは出力_１〜_４に次のよう
に表われる。すなわちＤ１がＨレベルなら_１は
Ｌレベルになり、Ｄ１がＬレベルなら_１はＨレ
ベルになる。同様に入力データＤ２は_２に、Ｄ
３は_３、に、Ｄ４は_４にそれぞれデータレベ
ルが反転された形で_１〜_４に出力される。さ
て入力データＤ１〜Ｄ４が変化をくりかえしてい
る時にデータメモリIC７のＥ端子がＬレベルに
なつたとたんにその時点のＤ１〜Ｄ４の状態に従
つた_１〜_４の状態が記憶され、IC７のＥ端
子がＬレベルを持続している間はＤ１〜Ｄ４のデ
ータが変化しても_１〜_４の出力レベルは変化
しない。 IC８，IC９はそれぞれ４ビツト２進カウンタ
で、第１図の１６に対応する。IC９の入力Ａに
パルスが入力するとIC９の出力Ｑ_Dには1/16に分
周されたパルスが現われる。すなわち入力Ａのパ
ルス数が８パルス毎に出力Ｑ_DにはＬレベルとＨ
レベルとに交互に変化する１パルスが現われる。
この出力がIC８の入力Ａに与えられると最初の
パルスで出力Ｑ_AがＨレベル、次のパルスで出力
Ｑ_BがＨレベル、次のパルスでＱ_AとＱ_BがＨレベ
ル、次のパルスでＱ_AとＱ_BがＨレベル、次のパル
スでＱ_CがＨレベルというようにＱ_A〜Ｑ_Dには入
力Ａのパルスをカウントして16パルス目にＱ_A〜
Ｑ_Dが全部Ｈレベルとなる。IC８の出力Ｑ_A〜Ｑ_D
が全部ＨレベルになるとIC１８の出力はＬレベ
ルとなり、IC１２（第１図の１５）のワンシヨ
ツトマルチバイブレータよりなるデータ保持トリ
ガ回路の出力が数ｍ secのＬレベルパルスを
発生し、IC１１（第１図の１４）のフリツプフ
ロツプよりなるデータ保持信号発生回路のクリア
（CLR）入力をＬレベルでトリガしIC１１をリセ
ツトする。その瞬間IC１１の出力ＱはＬレベル
となり、IC７のＤ１〜Ｄ４のデータはＨレベル
からＬレベルとなるから上記のように_１〜_４
に現われ、そのレベルを全部Ｌレベルとしてその
状態が保持される。すなわちメモリIC７の_１
〜_４は接地レベルとなり、図のようにダイオー
ドを通して抵抗12KΩ、22KΩ、51KΩ、100KΩ
のすべてがＢ点と接地間に並列に接続されたこと
になり、Ｒ１とＢ点〜接地間抵抗値との比が大き
く可変直流Amp４，IC４の増幅度が最大とな
る。このプロセスを更に詳しく次に説明する。 カウンタIC９の入力Ａのパルスが16パルス毎
にその出力Ｑ_Dに１パルス出力することは既に述
べた。このＱ_DのパルスによつてIC８は４ビツト
２進カウンタとして動作し、出力Ｑ_A〜Ｑ_Dが入力
パルス毎に変化することも前記の通りである。 さて初期状態（後に説明）においてデータメモ
リIC７の出力_１〜_４はＨレベル、IC８の出
力Ｑ_A〜Ｑ_DはＬレベルである。IC９の入力Ａに
パルス入力があると、その16パルス目にIC８の
出力Ｑ_AがＨレベルとなり、IC７の入力Ｄ４がＨ
レベルとなつて、その出力_４はＬレベルすなわ
ちアースとなる。このためダイオードを介して
100KΩの抵抗がＢ点とアース間に入り、Ｒ１と
Ｂ点−アース間抵抗の比が少し大きくなる。 次に32パルス目にはIC８の出力Ｑ_BがＨレベル
となり、Ｑ_AはＬレベルに戻る（２進数に従つ
て）。この結果IC７のＤ３がＨレベル、その出力
_３はＬレベルとなり、ダイオードを通して抵抗
51KΩがＢ点とアース間に入り、Ｒ１とＢ点−ア
ース間の抵抗値との比が大きくなり可変直流
Amp４，IC４の増幅度が大きくなる。さらに48
パルス目にはIC８の出力Ｑ_AとＱ_Bが共にＨレベ
ルとなり、IC７の_４と_３とがＬレベルとな
り、Ｂ点とアース間には51KΩと100KΩが並列
に入つたことになる。また64パルス目にはIC８
の出力Ｑ_CがＨレベルとなり、IC７のＤ２がＨレ
ベル、その出力_２のみがＬレベルとなる。この
ためＢ点とアース間の抵抗は22KΩが入つたこと
になり、Ｒ１との比はさらに大きくなりIC４の
増幅度が上つていく。このようにしてパルスの入
力が増えるにつれて第３図IC４（記号４）の増
幅度は上つてゆくが、カウンタIC８の出力Ｑ_A〜
Ｑ_Dが全部Ｈレベルになると、IC１８，IC１２，
IC１１によつてデータメモリIC７のＥ入力がＬ
レベルになるため、IC７の出力はすべてＬレベ
ルに保持され、パルスがそれ以上進んでもIC７
のＤ１〜Ｄ４のレベルは変化するがその出力は変
化せず、DC AmpIC４の増幅度は一定に保たれ
る。 さて第１図および第３図の入力端における誤差
入力信号Ａの値が徐々に小さくなつてくると（た
とえば同調またはマルチングの状態に近付くと）
直流AmpIC４の出力も徐々に小さくなり、前記
のようにＱ１の発振周波数が下がつて出力パルス
の速さも下がつてくる。その結果第１図の動作と
同様にパルスモータの回転速度が下つてきて誤差
入力がゼロになればパルスモータは停止する。 第１図１２の誤差信号AmpすなちIC５の出力
はIC５が反転増幅器であるためＨレベルとなる
が、インバータIC１５によつてＬレベルに反転
され、第２ゲートIC１６を閉じるから、IC１６
の出力はＬレベルとなり第１ゲートIC１７も閉
じる。 Ｉ１３のカウンタリセツト回路はワンシヨツト
マルチバイブレータであつて、その入力ＢがＨレ
ベルになると同時にその出力ＱはＨレベル、は
Ｌレベルとなる数ｍ secのパルスを発生する。
この状態が前記の初期状態と呼ばれるもので、誤
差入力が入つて来た瞬間にIC１３のＱがＨレベ
ルとなるため、カウンタIC８，IC９それぞれの
リセツト端子Ｒ１，Ｒ２をＨレベルとしてIC
８，IC９はリセツトされ、その出力はすべてＬ
レベルとなる。これと同時にカウンタリセツト回
路IC１３のがＬレベルとなるため、データ保
持信号発生回路IC１１，１４がセツトされ、そ
のＱ出力がＨレベルとなり、メモリIC７のＥ入
力をＨレベルとするから、IC７のデータ保持が
解除され、Ｄ１〜Ｄ４の入力データに従つてその
出力も変化できる状態になる。すなわち誤差入力
がＡに入ると同時に初期状態となり、パルスのカ
ウントが１から始まりパルスモータが徐々に回転
数を上げるスピードアツプの条件が成立つ。 つぎにパルスモータの停止について説明する。
第３図のIC１４はワンシヨツトマルチバイブレ
ータで、IC１４とその周辺のロジツクICは第１
図の２０、すなわち回転パルスAmp電源制御回
路に相当し、誤差信号がなくなつてパルスモータ
Ｍが停止すると同時にIC１４が動作し、約１秒
間IC１９とIC２０をそのときの状態のまゝで
（IC１９とIC２０のＱ、はパルスの入力が不変
状態になつている）トランジスタAmp９からパ
ルスモータの一定励磁巻線に一定電流を流すこと
によつてパルスモータのオーバーランを防いでい
る。なぜなら励磁電流が変化すればパルスモータ
は回転するが、励磁電流が変化しなければ回転子
はその位置を保持するので、ブレーキの役目を行
わせているからである。トランジスタAmp９は
４組のトランジスタAmpよりなり、極性パルス
とクロツクパルスの組合わせによつて制御される
回転パルス発生器８よりの入力により常時２組の
トランジスタAmpのみをオンとし、図からも理
解されるように励磁されるモータＭの励磁コイル
の組合わせと、コイル中の電流の方向すなわちパ
ルスモータＭの回転方向が決まる。 以上詳細に説明したように本発明はパルスモー
タの駆動をスピードアツプ−スローダウンの形式
で行うのに簡略化した方法を用い、しかも無段階
で行うことにより、通常必要とされる大きさより
小形のパルスモータを用いて、必要性能を損うこ
となく、取付スペースの縮小、駆動装置の小形化
に著しい効果が得られることが特長で、パルスモ
ータの小形化は駆動用トランジスタを小容量化
し、消費電力も低減するという利点もある。

【図面の簡単な説明】

第１図は本発明を実施したパルスモータ駆動回
路の回路構成例図、第２図は自動整合回路の構成
例図、第３図は第１図のさらに具体的な回路図を
示す。 Ａ……誤差信号入力（端子）、１……直流
Amp.、２……回転方向判別回路、３……絶対値
検出回路、４……可変直流Amp.、５……Ｖ−Ｆ
変換回路、６……波形整合回路、７……分周器、
８……回転パルス発生回路、９……回転パルス
Amp.、１０……パルスモータ、１１……Ｄ−Ａ
変換回路、１２……誤差信号Amp.、１３……デ
ータメモリ、１４……データ保持信号発生器、１
５……データ保持トリガ回路、１６……パルスカ
ウンタ、１７……カウンタリセツト回路、１８，
１９……フリツプフロツプ、２０……回転パルス
Amp電源制御回路、２１……高周波電源、２２
……負荷誤差弁別器、２３……位相誤差弁別器、
２４，２５……本考案のパルスモータ駆動装置で
第１図がその内容である、Ｓ１……右回転リミツ
トスイツチ、Ｓ２……左回転リミツトスイツチ、
Ｋ１，Ｋ２……リレー。

Claims (1)

1. 【特許請求の範囲】 １ 誤差信号の極性に対応する極性パルスを出力
   するパルスモータの回転方向判別回路と、誤差信
   号の絶対値検出回路と、誤差信号の絶対値によつ
   て制御される３つの回路と、上記極性パルスと上
   記３つの回路によつて作成されるクロツクパルス
   によつてパルスモータの励磁コイルの選択制御を
   行うパルスモータ駆動パルス発生回路とを備え、
   上記３つの回路は誤差信号の絶対値検出出力の可
   変利得直流増巾器とその電圧・周波数変換回路を
   含むクロツクパルス発生部である第１の回路、誤
   差信号の絶対値検出出力が存在するとき上記第１
   回路のクロツクパルス発生部からパルスを出力す
   るように制御するスイツチ部からなる第２の回
   路、および第２回路のスイツチ部が動作している
   限り上記クロツクパルス発生部からの出力パルス
   数の増加に対応して上記第１回路の可変利得直流
   増巾器の増巾度が制御されるカウンタを含むパル
   スモータ速度制御部よりなる第３の回路とで構成
   されて、パルスモータの起動時のカウンタのゼロ
   よりの出発に基く滑かな速度上昇と誤差信号消失
   時のクロツクパルス数の低下に伴う停止への早い
   減速または規定位置への停止を正確に行うように
   したことを特徴とするパルスモータ駆動回路。 ２ パルスモータの回転がその左回りまたは右回
   りの最終位置に達したときこれに応動して第２回
   路を制御して第１回路からのクロツクパルスの発
   生を停止すると共に、パルスモータの励磁コイル
   に一定時間一定電流を流すパルスモータの回転リ
   ミツト回路を備えたことを特徴とする特許請求範
   囲第１項記載のパルスモータ駆動回路。