JPS6115478A - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JPS6115478A JPS6115478A JP13624484A JP13624484A JPS6115478A JP S6115478 A JPS6115478 A JP S6115478A JP 13624484 A JP13624484 A JP 13624484A JP 13624484 A JP13624484 A JP 13624484A JP S6115478 A JPS6115478 A JP S6115478A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- differential amplifier
- gain control
- amplifier circuit
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/52—Automatic gain control
- H04N5/53—Keyed automatic gain control
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Receiver Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、先頭値形とキード形の利得制御動作を複合
的に行なう自動利得制御回路に関する。
的に行なう自動利得制御回路に関する。
テレビジョン受像機やビデオテープレコーダ等には、入
力信号である受信電波や再生ＲＦ信号の強弱に関係なく
一定のコントラストをもった面像が得られるよう、−え
ば第３図に示す如き、自動利得制御回路（ＡＧＣ回路）
１が設けられている。
力信号である受信電波や再生ＲＦ信号の強弱に関係なく
一定のコントラストをもった面像が得られるよう、−え
ば第３図に示す如き、自動利得制御回路（ＡＧＣ回路）
１が設けられている。
この自動利得制御回路１は、高周波増幅回路や中間周波
増幅回路等のアンプ回路２に印加する制御電圧を発生す
る検波回路３として、先頭値形とキード形を複合したも
のを用いている。アンプ回路２の出力である複合映像信
号は、輝度色度分離回路４にて輝度信号のみ分離され、
結合コンデンサＣを介して接続されたクランプ回路５に
て周期先端をクランプしたのち、検波回路３に供給する
ようにしている。
増幅回路等のアンプ回路２に印加する制御電圧を発生す
る検波回路３として、先頭値形とキード形を複合したも
のを用いている。アンプ回路２の出力である複合映像信
号は、輝度色度分離回路４にて輝度信号のみ分離され、
結合コンデンサＣを介して接続されたクランプ回路５に
て周期先端をクランプしたのち、検波回路３に供給する
ようにしている。
この従来の検波回路３は、先頭値形とキード形の各利得
制御動作に対応して、２個の比較回路６゜７が設けてあ
り、これらの比較回路６，７の出力は、パーストゲート
パルスによシ切シ換わるスイッチ８を介して、制御電圧
としてアンプ回路２に選択的に供給される。なお、スイ
ッチ８とアンプ回路２の間には、急激な入力変化に対応
できるよう、時定数回路９が接続してアシ、先頭値形に
対応する比較回路６は、輝度信号が基準値の１４０％を
越える過大入力に対して動作し、キード形の比較回路７
は、ペデスタルレベルを基準にした振幅比較により、同
期信号を一定振幅とするよう動作設定される。
制御動作に対応して、２個の比較回路６゜７が設けてあ
り、これらの比較回路６，７の出力は、パーストゲート
パルスによシ切シ換わるスイッチ８を介して、制御電圧
としてアンプ回路２に選択的に供給される。なお、スイ
ッチ８とアンプ回路２の間には、急激な入力変化に対応
できるよう、時定数回路９が接続してアシ、先頭値形に
対応する比較回路６は、輝度信号が基準値の１４０％を
越える過大入力に対して動作し、キード形の比較回路７
は、ペデスタルレベルを基準にした振幅比較により、同
期信号を一定振幅とするよう動作設定される。
上記従来の自動利得制御回路１は、先頭値形とキード形
の各利得制御動作に対応して、それぞれ比較回路６，７
を必要としており、このため回路構成が複雑化しやすく
、さらにクランプ回路５におけるクランプ電圧の変動が
、比較回路６．７の比較入力の変動となり、正確な利得
制御が期待し難く、また比較回路６，７の後段で信号の
切シ換えを行なうため、信号の伝送ロスを生じやすい等
の問題点があった。
の各利得制御動作に対応して、それぞれ比較回路６，７
を必要としており、このため回路構成が複雑化しやすく
、さらにクランプ回路５におけるクランプ電圧の変動が
、比較回路６．７の比較入力の変動となり、正確な利得
制御が期待し難く、また比較回路６，７の後段で信号の
切シ換えを行なうため、信号の伝送ロスを生じやすい等
の問題点があった。
〔問題点を解決するための手段〕
この発明は、上記問題点を解決したものであシ、輝度信
号の波高値と同期信号の波高値を、それぞれあらかじめ
定めた規準値と比較することにより、先頭値形とキード
形の利得制御動作を複合的に行なう自動利得制御回路に
おいて、同期先端を基準にした輝度信号と同期信号の波
高値を、それぞれ所定の増幅比で増幅する一対の差動ア
ンプ回路と、パーストゲートパルスによシ切り換えられ
、前記一対の差動アンプ回路の一方の出力を選択するス
イッチ回路と、このスイッチ回路の出力を比較入力とし
、前記基準値と比較する比較回路とを設けて構成したこ
とを要旨とするものである。
号の波高値と同期信号の波高値を、それぞれあらかじめ
定めた規準値と比較することにより、先頭値形とキード
形の利得制御動作を複合的に行なう自動利得制御回路に
おいて、同期先端を基準にした輝度信号と同期信号の波
高値を、それぞれ所定の増幅比で増幅する一対の差動ア
ンプ回路と、パーストゲートパルスによシ切り換えられ
、前記一対の差動アンプ回路の一方の出力を選択するス
イッチ回路と、このスイッチ回路の出力を比較入力とし
、前記基準値と比較する比較回路とを設けて構成したこ
とを要旨とするものである。
この発明は、同期先端を基準にした輝度信号と同期信号
の波高値を、一対の差動アンプ回路によシそれぞれ所定
の増幅比で増幅し、パーストゲートパルスにより切り換
えられるスイッチ回路により、選択的に比較回路の比較
入力とする。
の波高値を、一対の差動アンプ回路によシそれぞれ所定
の増幅比で増幅し、パーストゲートパルスにより切り換
えられるスイッチ回路により、選択的に比較回路の比較
入力とする。
以下、この発明の実施例について、第１，２図を参照し
て説明する。第１，２図は、それぞれこの発明の自動利
得制御回路の一実施例を示す回路構成図及び要部回路図
である。なお、第１図中、第３図と同一構成部分には、
同一符号が付しであるＯ 第１図中、自動利得制御回路１１は、キード形と先頭値
形の利得制御動作を複合的に行なうものであり、単一の
比較回路１２によシ上記２種類の利得制御動作が可能で
ある。輝度・色度分離回路４と比較回路１２の中間には
、パーストゲートパルスによってアンプゲインが切り換
わるアンプ回路１３が接続しである。
て説明する。第１，２図は、それぞれこの発明の自動利
得制御回路の一実施例を示す回路構成図及び要部回路図
である。なお、第１図中、第３図と同一構成部分には、
同一符号が付しであるＯ 第１図中、自動利得制御回路１１は、キード形と先頭値
形の利得制御動作を複合的に行なうものであり、単一の
比較回路１２によシ上記２種類の利得制御動作が可能で
ある。輝度・色度分離回路４と比較回路１２の中間には
、パーストゲートパルスによってアンプゲインが切り換
わるアンプ回路１３が接続しである。
アンプ回路１３は、キード形比較入力用の差動アンプ回
路１．３ ｋと先頭値形比較入力用の一部の差動アンプ
回路１３ｐからなり、両差動アンプ回路１３に、１３ｐ
は、ゲイン設定用エミッタ電圧起、几、の抵抗値が
異なる以外は、同一構成とされておシ、このため一方の
差動アンプ回路１３ｋ を例にとシ、構成を説明する
。
路１．３ ｋと先頭値形比較入力用の一部の差動アンプ
回路１３ｐからなり、両差動アンプ回路１３に、１３ｐ
は、ゲイン設定用エミッタ電圧起、几、の抵抗値が
異なる以外は、同一構成とされておシ、このため一方の
差動アンプ回路１３ｋ を例にとシ、構成を説明する
。
差動アンプ回路１３には、第１のトランジスタＱ８と第
２のトランジスタＱ２を、両エミッタ間にゲイン設定用
エミッタ抵抗〜を介して接続し、第１のトランジスタＱ
０のベースには、クランプ回路５によって同期先端がク
ランプ電圧■。にクランプされた輝度信号（ただし、そ
の交流的振幅電圧を輝度信号電圧■、とする）を印加し
、第２のトランジスタＱ２のベースには、クランプ回路
５のクランプ電圧■を印加しである。このため、両トラ
ンジスタＱユｔ Ｑ２の導通時におけるベース・エミッ
タ間電圧をＶＢ□とすれば、第１のトランジスタＱ０の
エミッタ電圧は、■工＋Ｖｏ−Ｖ□であシ、第２のトラ
ンジスタＱ２のエミッタ電圧は、■、−ｖＢＥとなる。
２のトランジスタＱ２を、両エミッタ間にゲイン設定用
エミッタ抵抗〜を介して接続し、第１のトランジスタＱ
０のベースには、クランプ回路５によって同期先端がク
ランプ電圧■。にクランプされた輝度信号（ただし、そ
の交流的振幅電圧を輝度信号電圧■、とする）を印加し
、第２のトランジスタＱ２のベースには、クランプ回路
５のクランプ電圧■を印加しである。このため、両トラ
ンジスタＱユｔ Ｑ２の導通時におけるベース・エミッ
タ間電圧をＶＢ□とすれば、第１のトランジスタＱ０の
エミッタ電圧は、■工＋Ｖｏ−Ｖ□であシ、第２のトラ
ンジスタＱ２のエミッタ電圧は、■、−ｖＢＥとなる。
従って、抵抗への両端には輝度信号電圧わされる。
同様に、他方の差動アンプ回路１３ｐのアンプ以下に示
す如く、パーストゲートパルスによシ切り換わるスイッ
チ回路１４により、選択的に共用する構成としである。
す如く、パーストゲートパルスによシ切り換わるスイッ
チ回路１４により、選択的に共用する構成としである。
すなわち、この実施例では、差動アンプ回路１３ｋ 、
１３ｐの６第２のトランジスタＱ２のベースどうし
をクランプ回路５に対し共通接続するとともに、それぞ
れのコレクタにスイッチ回路１４を介して共通のコレク
タ抵抗Ｒが接続してあ夛、さらにスイッチ回路１４の共
通端子は比較回路１２０反転入力端子に接続しである。
１３ｐの６第２のトランジスタＱ２のベースどうし
をクランプ回路５に対し共通接続するとともに、それぞ
れのコレクタにスイッチ回路１４を介して共通のコレク
タ抵抗Ｒが接続してあ夛、さらにスイッチ回路１４の共
通端子は比較回路１２０反転入力端子に接続しである。
ここで、スイッチ回路１４は、パーストゲート期間には
差動アンプ回路１４に側に切シ換わシ、そうでないとき
は差動アンプ回路１３ｐ側に切り換わる。このため、キ
ード形と先頭値形の利得側ては、第２図に示すものが考
えられる。同図に示すスイッチ回路１４は、トランジス
タＱ２のコレクタにエミッタが接続された一対のトラン
ジスタ％、Ｑｋからなるトランジスタスイッチ１４ａと
、このトランジスタスイッチ１４ａを切９換え制御する
差動アンプ回路１４ｂとからなる。差動アンプ回路１４
ｂは、エミッタが定電流回路１４ｃに共通接続された一
対のトランジスタＱａ、Ｑｂのコレクタヲ、トランジス
タ％、Ｑｋのペースに接続し、トランジスタへのペース
には一定電圧を印加し、トランジスタＱａのベースにパ
ーストゲートパルスを印加する構成としである。従って
、トランジスタＱａがパーストゲート期間中導通するこ
とにより、トランジスタスイッチ１４ａのトランジスタ
Ｑｋが導通し、キード形比較入力用の差動アンプ回路１
３ｋが有効に作用し、またパーストゲート期間以外の期
間では、トランジスタスイッチ１４ＨのトランジスタＱ
ｐが導通し、先頭値形比較入力用の差動アンプ回路１３
ｐが有効に作用する。
差動アンプ回路１４に側に切シ換わシ、そうでないとき
は差動アンプ回路１３ｐ側に切り換わる。このため、キ
ード形と先頭値形の利得側ては、第２図に示すものが考
えられる。同図に示すスイッチ回路１４は、トランジス
タＱ２のコレクタにエミッタが接続された一対のトラン
ジスタ％、Ｑｋからなるトランジスタスイッチ１４ａと
、このトランジスタスイッチ１４ａを切９換え制御する
差動アンプ回路１４ｂとからなる。差動アンプ回路１４
ｂは、エミッタが定電流回路１４ｃに共通接続された一
対のトランジスタＱａ、Ｑｂのコレクタヲ、トランジス
タ％、Ｑｋのペースに接続し、トランジスタへのペース
には一定電圧を印加し、トランジスタＱａのベースにパ
ーストゲートパルスを印加する構成としである。従って
、トランジスタＱａがパーストゲート期間中導通するこ
とにより、トランジスタスイッチ１４ａのトランジスタ
Ｑｋが導通し、キード形比較入力用の差動アンプ回路１
３ｋが有効に作用し、またパーストゲート期間以外の期
間では、トランジスタスイッチ１４ＨのトランジスタＱ
ｐが導通し、先頭値形比較入力用の差動アンプ回路１３
ｐが有効に作用する。
スイッチ回路１４は、他のトランジスタＱ、、Ｑ２等と
ともにＩＣ化が容易であシ、実施例で説明した自動利得
制御回路１１に好適である。
ともにＩＣ化が容易であシ、実施例で説明した自動利得
制御回路１１に好適である。
このように、上記自動利得制御回路１１は、同トゲート
バルスにより切り換えられるスイッチ回路１４によシ、
選択的に比較回路１２の比較入力とする構成としたから
、比較の基準となる基準値が固定された比較回路１２が
１個で、キード形と先頭値形の利得制御動作を複合的に
行なうことができ、しかも同期先端をクランプするクラ
ンプ電圧の変動が影響しない差動アンプ回路１３に、
１３ｐを用いているので、比較回路１２の比較入力に
変換誤差を生ずることはなく、正確な利得制御が可能で
ある。
バルスにより切り換えられるスイッチ回路１４によシ、
選択的に比較回路１２の比較入力とする構成としたから
、比較の基準となる基準値が固定された比較回路１２が
１個で、キード形と先頭値形の利得制御動作を複合的に
行なうことができ、しかも同期先端をクランプするクラ
ンプ電圧の変動が影響しない差動アンプ回路１３に、
１３ｐを用いているので、比較回路１２の比較入力に
変換誤差を生ずることはなく、正確な利得制御が可能で
ある。
以上説明したように、この発明によれば、同期先端を基
準にした輝度信号と同期信号の波高値を、それぞれ所定
の増幅比で増幅する一対の差動アンプ回路の出力を、パ
ーストゲートパルスによシ切シ換えられるスイッチ回路
によシ、選択的に比較回路の比較入力とする構成とした
から、比較の基準となる基準値が固定された比較回路１
個で、キード形と先頭値形の利得制御動作を複合的に行
なうことができ、しかも同期先端をクランプするクラン
プ電圧の変動が影響しない差動アンプ回路を用いている
ので、比較回路の比較入力に変換誤差を生ずることはカ
＜、正確な利得制御が可能である等の優れた効果を奏す
る。
準にした輝度信号と同期信号の波高値を、それぞれ所定
の増幅比で増幅する一対の差動アンプ回路の出力を、パ
ーストゲートパルスによシ切シ換えられるスイッチ回路
によシ、選択的に比較回路の比較入力とする構成とした
から、比較の基準となる基準値が固定された比較回路１
個で、キード形と先頭値形の利得制御動作を複合的に行
なうことができ、しかも同期先端をクランプするクラン
プ電圧の変動が影響しない差動アンプ回路を用いている
ので、比較回路の比較入力に変換誤差を生ずることはカ
＜、正確な利得制御が可能である等の優れた効果を奏す
る。
第１，２図は、それぞれこの発明の、自動利得制御回路
の一実施例を示す回路構成図及び要部回路図、第３図は
、従来の自動利得制御回路の一例を示す回路構成図であ
る。 １１・・・自動利得制御回路、１２・・・比較回路、１
３ｋ 、 １３Ｐ ””差動アンプ回路、１４−ｓ−ス
イッチ回路。
の一実施例を示す回路構成図及び要部回路図、第３図は
、従来の自動利得制御回路の一例を示す回路構成図であ
る。 １１・・・自動利得制御回路、１２・・・比較回路、１
３ｋ 、 １３Ｐ ””差動アンプ回路、１４−ｓ−ス
イッチ回路。
Claims (1)
- 輝度信号の波高値と同期信号の波高値を、それぞれあら
かじめ定めた規準値と比較することにより、先頭値形と
キード形の利得制御動作を複合的に行なう自動利得制御
回路において、同期先端を基準にした輝度信号と同期信
号の波高値を、それぞれ所定の増幅比で増幅する一対の
差動アンプ回路と、バーストゲートパルスにより切り換
えられ、前記一対の差動アンプ回路の一方の出力を選択
するスイッチ回路と、このスイッチ回路の出力を比較入
力とし、前記基準値と比較する比較回路とを設けてなる
自動利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13624484A JPS6115478A (ja) | 1984-06-29 | 1984-06-29 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13624484A JPS6115478A (ja) | 1984-06-29 | 1984-06-29 | 自動利得制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6115478A true JPS6115478A (ja) | 1986-01-23 |
Family
ID=15170655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13624484A Pending JPS6115478A (ja) | 1984-06-29 | 1984-06-29 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6115478A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4994756A (en) * | 1987-05-02 | 1991-02-19 | U.S. Philips Corporation | Circuit arrangement for amplifying a television signal |
| US5341173A (en) * | 1992-04-22 | 1994-08-23 | Samsung Electronics Co., Ltd. | Automatic gain control circuit |
-
1984
- 1984-06-29 JP JP13624484A patent/JPS6115478A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4994756A (en) * | 1987-05-02 | 1991-02-19 | U.S. Philips Corporation | Circuit arrangement for amplifying a television signal |
| US5341173A (en) * | 1992-04-22 | 1994-08-23 | Samsung Electronics Co., Ltd. | Automatic gain control circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4183050A (en) | Clamping circuit for color television signals | |
| US3525802A (en) | Hue expander circuits | |
| US3697883A (en) | Automatic gain control circuit | |
| US3838210A (en) | Automatic gain control system and amplifier of controllable gain | |
| US4658297A (en) | Automatic gain control circuit | |
| JPS6115478A (ja) | 自動利得制御回路 | |
| US3733559A (en) | Differential amplifier | |
| US4931857A (en) | Voltage controlled comb filter | |
| JPS6115477A (ja) | 自動利得制御回路 | |
| JPS6247017B2 (ja) | ||
| GB1565302A (en) | Chroma-burst separator and amplifier | |
| JP2835337B2 (ja) | 接続回路配置 | |
| US4962417A (en) | Chroma overload detector using a differential amplifier | |
| JPS6139780A (ja) | 自動利得制御回路 | |
| JPS6314531Y2 (ja) | ||
| JP2982818B2 (ja) | 色差信号処理回路 | |
| US3585294A (en) | Rf and if automatic gain control circuitry with extended range if control | |
| JPS5831780B2 (ja) | Ｆｍ ジユシンキ | |
| US3626303A (en) | Noise inversion circuit | |
| JPS6122379Y2 (ja) | ||
| JP2553676B2 (ja) | クランプ回路 | |
| JPS61293075A (ja) | 広帯域増巾回路のサグ補正回路 | |
| JP3060465B2 (ja) | テレビジョン信号処理回路 | |
| JPS593655Y2 (ja) | 同期分離回路 | |
| JPS6145669Y2 (ja) |