JPS6115409A - トラツプ回路 - Google Patents

トラツプ回路

Info

Publication number
JPS6115409A
JPS6115409A JP13563784A JP13563784A JPS6115409A JP S6115409 A JPS6115409 A JP S6115409A JP 13563784 A JP13563784 A JP 13563784A JP 13563784 A JP13563784 A JP 13563784A JP S6115409 A JPS6115409 A JP S6115409A
Authority
JP
Japan
Prior art keywords
circuit
impedance
trap
trap circuit
expressed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13563784A
Other languages
English (en)
Inventor
Seiichi Nishimura
誠一 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP13563784A priority Critical patent/JPS6115409A/ja
Publication of JPS6115409A publication Critical patent/JPS6115409A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H7/17Structural details of sub-circuits of frequency selective networks
    • H03H7/1741Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1766Parallel LC in series path
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H7/06Frequency selective two-port networks including resistors
    • H03H7/07Bridged T-filters

Landscapes

  • Filters And Equalizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はテレビジョン受像機等に使用され、フィルター
等の帯域外特性を改善するだめのトラップ回路に関する
ものである。
従来例の構成とその問題点 一般にこの種のトラップ回路においては、第1図に示す
ようにインピーダンス素子Za、Zb、Z0を△結線し
、そしてインピーダンス素子Zaとインピーダンス素子
Zbとの接続部を信号入力側とす2やとともに、インピ
ーダンス素子Z4とインピーダンス素子Z0との接続部
を信号出力側とし、インピーダンス素子Zbとインピー
ダンス素子Zcとの接続部をインピーダンス素子Zdを
介して接地した回路構成であった。
また、テレビジョン受像機等に使用されるトラップ回路
においては、具体的には第2図に示すように構成されて
いた。すなわち、インピーダンス素子Z、とじて抵抗1
を使用し、インピーダンス素子Zb、Zoとしてコンデ
ンサ2,3を使用し、そして、インピーダンス素子Zd
 としてインダクタンス素子4を使用した回路構成であ
った。
ここで、この第2図に示すトラップ回路のインピーダン
ス素子Za 、Zb 、Zoに対応する△結線部分をY
結線に変換すると、第3図に示すような等価回路で表わ
すことができる。第3図において、rはインダクタンス
素子りの表皮効果を含めた実効内部抵抗である。また、
トラップの減衰量、周波数−レスポンス特性は、出力側
の負荷インピーダンスが十分に大きいと考えて、接地さ
れるインピーダンスのみを考慮すればよい。
すなわち、第2図のトラップ回路において、抵抗1をR
、コンデンサ2,3をCとすれば、第3図のインピーダ
ンス素子z3は次式のようになる。
この(1)式を実数項zs (R)、虚数環Z 3(I
)に分けると。
となる。
また、z3とり、rとの総合インピーダンスをz4 と
すると、 Z4=23(R)+r+23(I)+j ωL  −−
−−−−−・−<4)となる。このZ4の虚数環=0の
時が共振周波数となシ、次式で求められる。
また% Z4 (R)+ r = Oの時に、最大減衰
値を得ることができる。
ここで、ω2C2R2〈〈4となるように各定数となる
ように各定数を設定すれば、(6試は、R rヨイ   ・・・・・・・・・ (7)となシ、この
仔)式よシz3は R,1 z、=  −−−コ ・==・−=7“75     
   ・・・・・・・・・   (8)とみなすことが
でき、z4 は、 Za = (−−十r )+j (ωL−富)・・・・
・・・・・(9)となる。なお、実数項はr=2 の条
件を満足しているため、周波数に関係なく、0とみなす
ことができ、Z4を図示すれば第4図のような従来のブ
リッジT型のトラップ回路の特性となる。この回路での
減衰点は、f、一つであシ1.第6図のように0点の減
衰量が不足する場合が多々発生する。
第6図aはローパスフィルターのみの特性例、第5図す
はaのローパスフィルターに従来のトラップ回路を追加
した特性例、第6図Cは不要帯域部分のハネ返り、第6
図dは要望特性である。また、第2図に示す通り、抵抗
で構成されているため、通過帯域内でも損失があシ、こ
れを無視できない場合も多い。
発明の目的 本発明はこのような従来の欠点を除去するもので、部品
点数の増加を最小におさえ通過帯域外特性の改善を行な
うことを目的とするものである。
発明の構成 この目的を達成するために本発明は、ブリッジT型の一
辺のインピーダンス素子を、コンデンサとインダクタン
ス素子との並列回路で構成したものである。
実施例の説゛明 以下、本発明について、第6図〜第13図の図面を用い
て説明する。
第6図に本発明の一実施例によるトラップ回路を示し、
第7図にその等価回路を示しており、図ニオイて、10
’、11はインダクタンス素子、12.13.14はコ
ンデンサ、16はインダクタンス素子10の表皮効果を
含めた実効抵抗、16はインダクタンス素子11の実効
抵抗である。
第6図の場合もω2C2R2(4が成立するよう各定数
を選べば、第3図の場合と同様に、近似的に(9)式の
RがLlo、r15.C42のインピーダンスに変更さ
れたと考えることができる。第8図に第6図を△→Y変
換した等価回路を示す。
第7図のLlo 1 r151C12のインピーダンス
は下式のよりに示される。
とれより、 ・・・・・・・・・(10) ・・・・・・・・・(11) これよシ、第8図のztは、 ・・・・・・・・・(12) とな凱z′4は、 ・・・・・・・・(13) となる。
第9図は(10)式を図示したものである。このように
l z、(R) lはfによシ大きく変化するので、ブ
リッジT型トラップの最大減衰の条件定する。
第10図は(13)式の虚数部の各項を図示したもので
あ′す、fo+ef02で虚数部が0になるだめ、fo
<でブリッジT型のトラップ点、f 02でL1oer
151CI□のトラップ点が構成できる。
実数部、虚数部共に上記条件を満足するよう各定数を設
定すれば、第11図に示すような特性となる。さらに、
通過帯域内のZ、 (R)部のインピーダンスは帯域外
のインピーダンスよシ小さいため、トラップによる通過
帯域内の損失は第2図の構成より小さくなる。
第12図に本発明のトラップ回路とローパスフィル、9
−とを組み合わせた特性例を示す。第12図はf。、〈
fo2の場合であるが、fol〉fo2の場合も同様の
手順をふめば実現できる。
第13図に特性例を示す。
発明の効果 以上のように本発明によれば、通過帯域外特性を改善す
ることができる。
【図面の簡単な説明】
第1図は一般のトラップ回路を示す回路図、第2図は従
来のトラップ回路を示す回路図、第3図は第2図の回路
を△→Y変換した時の回路図、第4図、第5図は同回路
の特性図、第6図は本発明の一実施例によるトラップ回
路を示す回路図、第7図は同等価回路図、第8図は同回
路を△→Y変換した時の回路図、第9図〜第11図はそ
れぞれ同回路の特性図、第12図および第13図はそれ
ぞれ本発明の回路をローパスフィルターと組合せた場合
の回路の特性図である。 10・・・・・・インダクタンス素子、12・・・・・
・コンデンサ。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 第3図 第4図 σ0!r 第6図 第8図 第9図 第10図 第110 第12図 第13図

Claims (1)

    【特許請求の範囲】
  1. ブリッジT型の一辺のインピーダンス素子を、コンデン
    サとインダクタンス素子との並列回路で構成したトラッ
    プ回路。
JP13563784A 1984-06-29 1984-06-29 トラツプ回路 Pending JPS6115409A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13563784A JPS6115409A (ja) 1984-06-29 1984-06-29 トラツプ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13563784A JPS6115409A (ja) 1984-06-29 1984-06-29 トラツプ回路

Publications (1)

Publication Number Publication Date
JPS6115409A true JPS6115409A (ja) 1986-01-23

Family

ID=15156463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13563784A Pending JPS6115409A (ja) 1984-06-29 1984-06-29 トラツプ回路

Country Status (1)

Country Link
JP (1) JPS6115409A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004102798A1 (ja) * 2003-05-14 2004-11-25 Murata Manufacturing Co., Ltd. 弾性表面波分波器
US7023297B2 (en) 2003-05-14 2006-04-04 Murata Manufacturing Co., Ltd. Surface acoustic wave branching filter
JP2009033733A (ja) * 2007-06-29 2009-02-12 Nippon Dempa Kogyo Co Ltd アンテナ分波器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004102798A1 (ja) * 2003-05-14 2004-11-25 Murata Manufacturing Co., Ltd. 弾性表面波分波器
US7023297B2 (en) 2003-05-14 2006-04-04 Murata Manufacturing Co., Ltd. Surface acoustic wave branching filter
JPWO2004102798A1 (ja) * 2003-05-14 2006-07-13 株式会社村田製作所 弾性表面波分波器
JP2009033733A (ja) * 2007-06-29 2009-02-12 Nippon Dempa Kogyo Co Ltd アンテナ分波器

Similar Documents

Publication Publication Date Title
US5072200A (en) Combination of active and passive filters
EP0377300A3 (en) Transversal and recursive filters
JPS60813B2 (ja) フイルタ回路網
US4003005A (en) Bidirectional constant impedance low pass/high pass filter circuit
JP3109461B2 (ja) ローパスフィルタ
JPH04245807A (ja) フィルタ装置
JPS6115409A (ja) トラツプ回路
US5157362A (en) Narrow band notch filter with extended passband
US5440270A (en) Linear-phase filter having high gain selectivity
US5182522A (en) Polar leapfrog filter
JPH01109811A (ja) ノイズフィルタ
JPS6362133B2 (ja)
JP2962694B2 (ja) D/a変換器用出力回路
JP2509165B2 (ja) オ−ルパスフイルタ
JPH03185908A (ja) トラップ回路
Gudipati et al. Explicit formulas for the design of broadband matching bandpass equalizers with Chebyshev response
JPH0370414U (ja)
HARITANTIS Active filters: combined wave active and SFG techniques
JPS62149000A (ja) 音声分析装置
JPS6325776Y2 (ja)
JP2666860B2 (ja) 負性インピーダンス回路
JPH0230911Y2 (ja)
JPS6117369B2 (ja)
US5296763A (en) Polar leapfrog filter
JPS6016158Y2 (ja) スピ−カネツトワ−ク