JPS6115253A - Ｉｄコ−ド付与方式 - Google Patents
Ｉｄコ−ド付与方式Info
- Publication number
- JPS6115253A JPS6115253A JP59135967A JP13596784A JPS6115253A JP S6115253 A JPS6115253 A JP S6115253A JP 59135967 A JP59135967 A JP 59135967A JP 13596784 A JP13596784 A JP 13596784A JP S6115253 A JPS6115253 A JP S6115253A
- Authority
- JP
- Japan
- Prior art keywords
- value
- software
- circuit
- area
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、ソフトロック機能を実現するＩＤコード付与
方式Ｃ二関する。
方式Ｃ二関する。
ソフトウェアの有償化が進む中で、それを直に実現する
。メーカ側ｆ二よる環境作りの一環として、同一機種と
言えども塔載されるソフトウェアを１台毎異なるものと
し、提供することが行なわれている。これは、ある機器
と共に購入されたソフトウェアが、フロッピーディスク
コピー等の操作によって複製され、同一機種の他の機器
Ｃ：おいても使用される行為を防ぐことを目的としてい
る。
。メーカ側ｆ二よる環境作りの一環として、同一機種と
言えども塔載されるソフトウェアを１台毎異なるものと
し、提供することが行なわれている。これは、ある機器
と共に購入されたソフトウェアが、フロッピーディスク
コピー等の操作によって複製され、同一機種の他の機器
Ｃ：おいても使用される行為を防ぐことを目的としてい
る。
上記を実現する一方法として、ソフトウェアが機器の１
台毎Ｃ二与えられた識別コード（以降単にＩＤと称する
）を認識し、予め定められたコードに等しい機器に対し
てのみ動作し、他のコードの機器（二対しては動作しな
い様Ｃニコントロールすることが行なわれている。これ
は通常ソフトウェアロック機能と称され、従来から有名
な手法として知られている。
台毎Ｃ二与えられた識別コード（以降単にＩＤと称する
）を認識し、予め定められたコードに等しい機器に対し
てのみ動作し、他のコードの機器（二対しては動作しな
い様Ｃニコントロールすることが行なわれている。これ
は通常ソフトウェアロック機能と称され、従来から有名
な手法として知られている。
このとき１機記ＣＩ Ｄを付与する一例として。
機器を構成する印刷ユニット上に複数の極数を有するデ
イツゾスイッチＤＩＰを実装し、各接点の設定（ＯＮｌ
ｏＦＦ）の組合せでＩＤを作る方法がある。しかしなが
らこの方法ではスイッチを比較的容易に設定することが
出来るのでＩＤを自由１：変えられてしまう可能性が強
く目的達成のための手段としては比較的弱い。
イツゾスイッチＤＩＰを実装し、各接点の設定（ＯＮｌ
ｏＦＦ）の組合せでＩＤを作る方法がある。しかしなが
らこの方法ではスイッチを比較的容易に設定することが
出来るのでＩＤを自由１：変えられてしまう可能性が強
く目的達成のための手段としては比較的弱い。
このため最近のオフィスオートメーション機器等の情報
処理機器は、マイクロプロセッサにてコントロールされ
ておりファームウェア用のＦＲＯＭを有していることＣ
：着目し、このＦＲＯＭの固定アドレスに１機器１台毎
のＩＤに相当する値を書込んでおく方法も取られている
。この方法によっても未だ完全にＩＤ信号を変えられる
可能性をなくしているわけではないが、実用上充分であ
る。しかしながら、この方法によれば、ＩＤを含むＦＲ
ＯＭの実装された印刷ユニットが故障したり、又はＰＲ
ＯＭ自体の部品故障が発生し、保守のため一時的Ｉ：、
刷ユニットが他のものｌ二変えられる様なケースにおい
て発生する。即ち印刷ユニットの交換により機器のＩＤ
値が変化してしまい、それまで使用していたソフトウェ
アが動作しなくなってしまう。これは安易に機器ＩＤが
変えられることを防止するためＣ二取った手段の弊害と
言える。
処理機器は、マイクロプロセッサにてコントロールされ
ておりファームウェア用のＦＲＯＭを有していることＣ
：着目し、このＦＲＯＭの固定アドレスに１機器１台毎
のＩＤに相当する値を書込んでおく方法も取られている
。この方法によっても未だ完全にＩＤ信号を変えられる
可能性をなくしているわけではないが、実用上充分であ
る。しかしながら、この方法によれば、ＩＤを含むＦＲ
ＯＭの実装された印刷ユニットが故障したり、又はＰＲ
ＯＭ自体の部品故障が発生し、保守のため一時的Ｉ：、
刷ユニットが他のものｌ二変えられる様なケースにおい
て発生する。即ち印刷ユニットの交換により機器のＩＤ
値が変化してしまい、それまで使用していたソフトウェ
アが動作しなくなってしまう。これは安易に機器ＩＤが
変えられることを防止するためＣ二取った手段の弊害と
言える。
本発明は上記事情Ｃ：鑑みてなされたものであり、ソフ
トロック機能の解除を、ソフトウェアに手を加えること
なく、機器の修理時等特殊状況時においても比較的容易
に実現し、且つソフトロック機能の解除がしかるべきケ
ースにおいてのみ許可される様なＩＤコード付与方式を
提供す−ることを目的とする。
トロック機能の解除を、ソフトウェアに手を加えること
なく、機器の修理時等特殊状況時においても比較的容易
に実現し、且つソフトロック機能の解除がしかるべきケ
ースにおいてのみ許可される様なＩＤコード付与方式を
提供す−ることを目的とする。
本発明は上記目的ｆ二沿ったソフトロック機能を実現す
るため、ＲＯＭの固定エリアζ二機器ＩＤエリアを割付
け、Ｍ器１台毎に固有な値を格納すると共（＝へ−ドウ
エアノクツチ回路を付加し１機器のＩＤ値として上記Ｒ
ＯＭに割付けられたＩＤ用エリア内の値を使用するか否
かを設定する構成とした。そしてマイクロプロセッサが
上記ハードウェアパッチ回路の状態を調ベイネーブル状
態ｆ二あるときＲＯＭに収納されたＩＤ値を機器ＩＤと
見なし、ディセーブル状態Ｃ：あるときＩＤエリアをア
クセスすることなく。
るため、ＲＯＭの固定エリアζ二機器ＩＤエリアを割付
け、Ｍ器１台毎に固有な値を格納すると共（＝へ−ドウ
エアノクツチ回路を付加し１機器のＩＤ値として上記Ｒ
ＯＭに割付けられたＩＤ用エリア内の値を使用するか否
かを設定する構成とした。そしてマイクロプロセッサが
上記ハードウェアパッチ回路の状態を調ベイネーブル状
態ｆ二あるときＲＯＭに収納されたＩＤ値を機器ＩＤと
見なし、ディセーブル状態Ｃ：あるときＩＤエリアをア
クセスすることなく。
あらかじめ規定された値をソフトウェアに渡す。
即ち、ソフトウェアは、それが動作すべき条件として機
器のＩＤ値がグローバルな値であるか、あるいは、自身
が本来動作すべき機器個有の値である様に作成しておく
必要がある。
器のＩＤ値がグローバルな値であるか、あるいは、自身
が本来動作すべき機器個有の値である様に作成しておく
必要がある。
このことＣ二より、ソフトロック機能の解除を、ソフト
ウェアに手を加えることなく機器の修理等特殊状態ｆ二
おいて比較的容易ｔ：実現することが出来、又、ソフト
クロック機能の解除がしかるべきケースでないとき１−
むやみになされない様配慮することが可能となる。
ウェアに手を加えることなく機器の修理等特殊状態ｆ二
おいて比較的容易ｔ：実現することが出来、又、ソフト
クロック機能の解除がしかるべきケースでないとき１−
むやみになされない様配慮することが可能となる。
以下、図面を使用して本発明に関し詳細に説明する。
第１図は本発明が採用されるデータ処理機器の概略構成
を示すブロック図である。図Ｉ：おいて、１はマイクロ
プロセッサである。マイクロゾロセッサ１は後述するＲ
ＯＭ２ ” ＲＡＭＪに、収納されたプログラムｌ二従
かい機器の全体制御を司どる。！は読出し専用メモリ（
ＲＯＭ）である。
を示すブロック図である。図Ｉ：おいて、１はマイクロ
プロセッサである。マイクロゾロセッサ１は後述するＲ
ＯＭ２ ” ＲＡＭＪに、収納されたプログラムｌ二従
かい機器の全体制御を司どる。！は読出し専用メモリ（
ＲＯＭ）である。
ＲＯＭ！＋二はファームウェアが収納される他。
第２図Ｃ二示す様（二固定エリア（アドレスＡ〜Ａ＋ｎ
）ＣＩＤデータが割付けられており、ここＣ二１機器１
台毎の固有の値が格納されでいる。
）ＣＩＤデータが割付けられており、ここＣ二１機器１
台毎の固有の値が格納されでいる。
３は読出し／書込み可能なメモリ（ＲＡＭ）であり、こ
こには、ファームウェアの一部とソフトウェアが収納さ
れている。
こには、ファームウェアの一部とソフトウェアが収納さ
れている。
４は本発明Ｉ：より付加されるハードウェアパッチ回路
である。ハードウェア／４’ツチ回路４は機器のＩＤ値
としてＲＯＭ ２内のＩＤ用エリア内の値を使用（イネ
ーブル状態）するか否（ディセーブル状態）かを設定す
るため（二あり、ファームウェア制御の下、この設定状
態がマイクロゾロセッサ１内に取込まれる。ハードウェ
ア・ダツチ回路４の実現方法としては、一般的には入手
不可能で特定の者１例えば、保守部門でのみ保持してい
る部品の実装／非実装で２つの状態を作れる様に構成す
る方法がある。又、印刷ユニット（図示せず）上に、あ
るジャンノ配線を施すか否かという方法ｆ二よっても可
能である。
である。ハードウェア／４’ツチ回路４は機器のＩＤ値
としてＲＯＭ ２内のＩＤ用エリア内の値を使用（イネ
ーブル状態）するか否（ディセーブル状態）かを設定す
るため（二あり、ファームウェア制御の下、この設定状
態がマイクロゾロセッサ１内に取込まれる。ハードウェ
ア・ダツチ回路４の実現方法としては、一般的には入手
不可能で特定の者１例えば、保守部門でのみ保持してい
る部品の実装／非実装で２つの状態を作れる様に構成す
る方法がある。又、印刷ユニット（図示せず）上に、あ
るジャンノ配線を施すか否かという方法ｆ二よっても可
能である。
上記ＲＯＭ２−ＲＡＭ３及びハードウェア・Ｉツチ回路
４は、マイクロプロセッサ１が持つ内部パス５（二共通
に接続される。内部パス５は、アドレス・データーコン
トロールのためのラインが複数本で構成される。
４は、マイクロプロセッサ１が持つ内部パス５（二共通
に接続される。内部パス５は、アドレス・データーコン
トロールのためのラインが複数本で構成される。
第２図は第１図に示したＲＯＭｊのメモリマツプを示す
図である。
図である。
図では固定エリア（アドレスＡ＝Ａ＋ｎ）にＩＤ用の値
として使用され得る機器個有の値が格納されている。
として使用され得る機器個有の値が格納されている。
第３図は、ソフトウェアに機器ＩＤを報知するときの動
作フローを示す。
作フローを示す。
以下１本発明の動作につき詳細に述べる。
機器ハードウェア（ファームウェアも含む）は。
ソフトウェアからＩＤ読出しのコマンドを受信すると、
まず、ハードウェアパッチ回路４の状態を調べる。これ
がイネーブル状態ｆ二あると。
まず、ハードウェアパッチ回路４の状態を調べる。これ
がイネーブル状態ｆ二あると。
ＲＯＭ、、ｆｉ内ｆ二格納されているＩＤ値を機器のＩ
Ｄとすべく、ＲＯＭ２のＩＤ用エリア（ニアクセスし、
格納された値を読出し、これをソフトウェアに渡す。
Ｄとすべく、ＲＯＭ２のＩＤ用エリア（ニアクセスし、
格納された値を読出し、これをソフトウェアに渡す。
八−ドウエア）４ツチ回路４の状態がディセーブル状態
にあるときは、ＲＯＭｚのＩＤ用エリアをアクセスせず
、あらかじめ規定された値（グロー・１ルＩＤ値）をソ
フトウェアに渡す。
にあるときは、ＲＯＭｚのＩＤ用エリアをアクセスせず
、あらかじめ規定された値（グロー・１ルＩＤ値）をソ
フトウェアに渡す。
ソフトウェアを、それが動作すべき条件として機器のＩ
Ｄ値がグローバルな値であるか、自身が本来動作すべき
機器個有の値である様に作成しておくことにより、上記
へ−ドウェア機能を有効に働かせ１本発明の目的ｆ：沿
ったソフトクロック機能を実限出来るものである。
Ｄ値がグローバルな値であるか、自身が本来動作すべき
機器個有の値である様に作成しておくことにより、上記
へ−ドウェア機能を有効に働かせ１本発明の目的ｆ：沿
ったソフトクロック機能を実限出来るものである。
以上説明の如く本発明によれば、ソフトロック機能の解
除をソフトウェアに手を加えることなく機器の修理等比
較的限定された状態においてのみ容易Ｃ二実現すること
が出来、又むやみに解除される様な不都合はなくなる。
除をソフトウェアに手を加えることなく機器の修理等比
較的限定された状態においてのみ容易Ｃ二実現すること
が出来、又むやみに解除される様な不都合はなくなる。
第１図は本発明が実現されるデータ処理機器の概略構成
を示すブロック図、第２図は９ｓ１図に示したＲＯＭの
メモリマツプを示す図、第３図はソフトウェアＣ二機器
ＩＤを報知するときの動作フローを示す図である、 １・・・マイクロプロセッサ、！・・・ＲＯＭ、！・・
・ＲＡＭ、４・・・ハードウェアパッチ回路、５・・・
内部パス。 出願人代理人 弁理士 鈴 江 武 彦Ａ十 第１図 第２図 第３図
を示すブロック図、第２図は９ｓ１図に示したＲＯＭの
メモリマツプを示す図、第３図はソフトウェアＣ二機器
ＩＤを報知するときの動作フローを示す図である、 １・・・マイクロプロセッサ、！・・・ＲＯＭ、！・・
・ＲＡＭ、４・・・ハードウェアパッチ回路、５・・・
内部パス。 出願人代理人 弁理士 鈴 江 武 彦Ａ十 第１図 第２図 第３図
Claims (1)
- 機器のＩＤ（識号コード）を報知する手段と、機器個有
の値が格納される読出し専用メモリ（ＲＯＭ）と、上記
機器個有の値をＩＤとして有効にするか否かを指定する
回路手段と、該回路手段によつてそのＩＤが有効とされ
ているとき、上記ＲＯＭに収納された機器個有の値をＩ
Ｄ値として扱う手段と、上記回路手段によつてそのＩＤ
が無効とされているとき、あらかじめ規定された値をグ
ローバルなＩＤ値として扱う手段とを具備して成ること
を特徴とするＩＤコード付与方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59135967A JPS6115253A (ja) | 1984-06-30 | 1984-06-30 | Ｉｄコ−ド付与方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59135967A JPS6115253A (ja) | 1984-06-30 | 1984-06-30 | Ｉｄコ−ド付与方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6115253A true JPS6115253A (ja) | 1986-01-23 |
Family
ID=15164039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59135967A Pending JPS6115253A (ja) | 1984-06-30 | 1984-06-30 | Ｉｄコ−ド付与方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6115253A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6173037U (ja) * | 1984-10-19 | 1986-05-17 | ||
| JPS62500674A (ja) * | 1984-10-10 | 1987-03-19 | ガスパワ− インタ−ナシヨナル リミテツド | 燃料制御装置 |
| JP2006106998A (ja) * | 2004-10-04 | 2006-04-20 | Yokogawa Electric Corp | Ｐｌｃ構成モジュールのセーブ手段及びロード手段 |
-
1984
- 1984-06-30 JP JP59135967A patent/JPS6115253A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62500674A (ja) * | 1984-10-10 | 1987-03-19 | ガスパワ− インタ−ナシヨナル リミテツド | 燃料制御装置 |
| JPS6173037U (ja) * | 1984-10-19 | 1986-05-17 | ||
| JPH0224924Y2 (ja) * | 1984-10-19 | 1990-07-09 | ||
| JP2006106998A (ja) * | 2004-10-04 | 2006-04-20 | Yokogawa Electric Corp | Ｐｌｃ構成モジュールのセーブ手段及びロード手段 |
| JP4582399B2 (ja) * | 2004-10-04 | 2010-11-17 | 横河電機株式会社 | Ｐｌｃ構成モジュールのセーブ手段 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07117920B2 (ja) | 電気的に消去可能なプログラマブル読み出し専用メモリーに常駐するファームウェアを更新する方法及び装置 | |
| US20030204682A1 (en) | Multiprocessor apparatus | |
| JP4708514B2 (ja) | マイクロプロセッサカードにセキュアプログラムをロードする方法及びセキュアプログラムを含むマイクロプロセッサカード | |
| EP0735488B1 (en) | Multi-program execution controlling apparatus | |
| KR960015311A (ko) | 데이타 처리 시스템 및 데이타 처리 방법 | |
| JPS6115253A (ja) | Ｉｄコ−ド付与方式 | |
| US6738887B2 (en) | Method and system for concurrent updating of a microcontroller's program memory | |
| US6633405B1 (en) | Method and apparatus for interfacing generic and device-specific control codes | |
| JP2004512623A (ja) | 読み出し専用メモリの利用を拡大するためのメモリ管理ロジック | |
| JPH09305418A (ja) | 共有メモリ管理方式 | |
| US5872975A (en) | Automatic retargeting of processor modules in multiple processor systems | |
| EP0088062A2 (en) | In a module for printed assemblies in a telecommunication system an apparatus for automatically putting the means on printed board assemblies newly inserted into the module into operation | |
| US5434979A (en) | Disk drive controller | |
| JPS60209805A (ja) | 複写機等の保守制御方式 | |
| JP2904991B2 (ja) | 数値制御装置 | |
| JP2920037B2 (ja) | エレベータ制御装置 | |
| JPS62168229A (ja) | システム構成自動認識処理方法 | |
| JP2736114B2 (ja) | エリア割付け装置 | |
| JPH11292415A (ja) | エレベータ制御システム | |
| JPH01217507A (ja) | プログラマブルコントローラ | |
| JP4178699B2 (ja) | マイクロコンピュータ用出力装置及びマイクロコンピュータ | |
| JPS60230248A (ja) | メモリ保護方式 | |
| JPH0264754A (ja) | ソフトウエア保護機能付き処理装置 | |
| JPH08335173A (ja) | 数値制御装置及びメモリカード | |
| JPH0764772A (ja) | コンピュータシステムにおけるシステム構成変更及びｏｓの動作環境設定変更方式 |