JPS61151590A - Data writing system - Google Patents

Data writing system

Info

Publication number
JPS61151590A
JPS61151590A JP59281522A JP28152284A JPS61151590A JP S61151590 A JPS61151590 A JP S61151590A JP 59281522 A JP59281522 A JP 59281522A JP 28152284 A JP28152284 A JP 28152284A JP S61151590 A JPS61151590 A JP S61151590A
Authority
JP
Japan
Prior art keywords
address
data
memory
writing
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59281522A
Other languages
Japanese (ja)
Inventor
幸男 木村
古賀 澄夫
勝人 藤本
柳沢 啓二
寺沢 光英
武石 等
谷口 広司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Japan National Railways
Fuji Facom Corp
Original Assignee
Fujitsu Ltd
Japan National Railways
Fuji Facom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Japan National Railways, Fuji Facom Corp filed Critical Fujitsu Ltd
Priority to JP59281522A priority Critical patent/JPS61151590A/en
Publication of JPS61151590A publication Critical patent/JPS61151590A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (a)  発明の技術分野 本発明は表示メモリ等にデータを書込むデータ書込方式
に関する。
DETAILED DESCRIPTION OF THE INVENTION (a) Technical Field of the Invention The present invention relates to a data writing method for writing data into a display memory or the like.

(′b)従来技術と問題点 表示画面と表示メモリとが1対1で対応するビットマツ
プディスプレイがグラフイク表示に用いられている。こ
のようなディスプレイにおいては、処理装置内で、文字
9図形などの表示データ(パタンデータ)を組立て、こ
れを直接表示メモリに書込む方法を採る場合がある。こ
の方法で、文字用表示データを、表示メモリに書込む場
合、メモリに対する書込み方向(アドレス進行方向)が
一方向(例えば横方向)のみであると、書込みの際、必
然的に書込みデータ量が増し、また書込制御が複雑とな
る欠点があった。
('b) In the prior art, a bitmap display is used for graphical display, in which the problem display screen and the display memory correspond on a one-to-one basis. In such a display, display data (pattern data) such as characters and figures is assembled in a processing device, and this is sometimes written directly into a display memory. When writing character display data to the display memory using this method, if the write direction (address progression direction) to the memory is only one direction (for example, horizontal direction), the amount of data to be written will inevitably increase. In addition, there was a drawback that writing control was complicated.

(0)  発明の目的 本発明は上記の欠点を解決するためになされたもので、
メモリへのデータの書込み容易とするデータ書込方式の
提供を目的とする。
(0) Purpose of the invention The present invention was made to solve the above-mentioned drawbacks.
The purpose of this invention is to provide a data writing method that makes it easy to write data to memory.

(d)  発明の構成 本発明は、2Nバイトで構成されるデータをメモリに書
込む書込方式において、書込アドレスが設定されるレジ
スタと、前記データのバイト数を計数するカウンタと、
前記メモリの第1の方向のアドレスを選択する第1のア
ドレスカウンタと、該第1の方向とは直角の第2の方向
のアドレスを選択する第2のアドレスカウンタとを備え
、前記第1のアドレスカウンタを歩進せしめることによ
り前記バイト単位のデータを前記メモリの第1の方向に
書込み、書込まれたデータ数がNに達したとき、前記第
2のアドレスカウンタを1つ歩進せしめると共に、該第
1のアドレスカウンタを初期化したのち、該第1のアド
レスカウンタを再度歩進せしめることにより、前記バイ
ト単位のデータを前記メモリの第1の方向に書込むこと
を特徴とするデータ書込方式である。以上のように本発
明は、2Nバイトで構成される文字表示用データを、バ
イト単位でメモリの縦方向にN(例えば16)個書込み
、次にその右隣のアドレス位置に、バイト単位のデータ
をN(16)個書込むことにより、計2N (2X16
=32)バイトのデータの書込を行うように図ったもの
である。
(d) Structure of the Invention The present invention provides a write method for writing data consisting of 2N bytes into a memory, which includes: a register in which a write address is set; a counter that counts the number of bytes of the data;
a first address counter that selects an address in a first direction of the memory; and a second address counter that selects an address in a second direction perpendicular to the first direction; The byte unit data is written in the first direction of the memory by incrementing the address counter, and when the number of written data reaches N, the second address counter is incremented by one and the data is written in the first direction of the memory. , the data in units of bytes is written in the first direction of the memory by initializing the first address counter and incrementing the first address counter again. This is an all-inclusive method. As described above, the present invention writes N (for example, 16) pieces of character display data consisting of 2N bytes in the vertical direction of the memory, and then writes data in bytes to the address position to the right of the character display data. By writing N (16) pieces of , a total of 2N (2X16
=32) bytes of data are written.

(e)  発明の実施例 以下、本発明を図面によって説明する。図面は本発明の
一実施例を説明するブロック図である。
(e) Examples of the invention The present invention will be explained below with reference to the drawings. The drawing is a block diagram illustrating an embodiment of the present invention.

図面における制御部(処理装置)1からの表示データC
B+−831)は、書込部2がパルスPによって駆動さ
れることにより、メモリ3にバイト(B)単位で書込ま
れる。1文字の表示データは16X16=256ビツト
で構成されるものとし、実施例はこの表示データ(25
6ビツト)をバイト(8ビツト)単位で32回に分けて
、メモリ3に書込む例である。本発明は表示メモリに文
字を書込む際、1文字を2分し、最初に左半分の表示デ
ータ、次に右半分の表示データを書込むようにしたもの
である。図面におけるメモリ3内に図示するように、1
文字を構成する32バイトの表示データ(B/−Bうコ
)のうち、B/”B/6を左上(7)7’)’L/スe
1から下方へ向けてアドレスel&まで書込み、次いで
右隣の上方のアドレス13/?から下方へ向けてアドレ
スe3zまで、表示データB/7〜B3)を、バイト単
位で書込むものである。以下、この書込例の動作を説明
する0図面において、制御部1からの切替指令Cにより
切替部4及び5を接点(ロ)に接続する。次に制御部1
は、表示データB/〜B3zをバイト単位で順次書込部
2へ送出するが、この表示データをバイト単位で送出す
る毎に、パルスPを発する。このパルスPにより書込部
2が駆動されアドレスetに表示データB/が書込まれ
る。一方パルスPは切替部5の接点(ロ)を経てアドレ
スカウンタ(垂直アドレス用)6を1つ歩進せしめる。
Display data C from the control unit (processing device) 1 in the drawing
B+-831) is written into the memory 3 in units of bytes (B) by driving the writing section 2 with the pulse P. It is assumed that display data for one character is composed of 16×16=256 bits, and the embodiment uses this display data (25
In this example, data (6 bits) is divided into 32 times in units of bytes (8 bits) and written to the memory 3. In the present invention, when writing a character into a display memory, one character is divided into two parts, and display data for the left half is written first, and then display data for the right half is written. As shown in the memory 3 in the drawings, 1
Of the 32 bytes of display data (B/-B) that make up the character, B/"B/6 is placed in the upper left (7)7')'L/s
Write downward from 1 to address el&, then to the upper right address 13/? Display data B/7 to B3) are written in byte units downward from address e3z. In the following figure, which describes the operation of this writing example, the switching units 4 and 5 are connected to the contacts (b) by a switching command C from the control unit 1. Next, control section 1
sends out display data B/-B3z sequentially in bytes to the writing section 2, and emits a pulse P every time this display data is sent out in bytes. The writing section 2 is driven by this pulse P, and display data B/ is written to the address et. On the other hand, the pulse P passes through the contact (b) of the switching section 5 and causes the address counter (for vertical address) 6 to increment by one.

このアドレスカウンタの値はOR回路7を経てアドレス
レジスタ8にセットされるので、アドレスe2が選択さ
れ、次の表示データB2の書込位置が決定される。一方
パルスPはカウンタ(16進)9へ送られ、そのパルス
数が計数される。上記の動作の繰返しによってアドレス
e、からe /4までに表示データB1−B1≦の書込
みを終えると、カウンタ9の計数値は(16)に達する
ので、このときパルスP2.が出力される。このパルス
P/4は切替部4の接点(ロ)を経て、アドレスカウン
タ(水平アドレス用)10を1つ歩進せしめる。このア
ドレスカウンタ1゜の値は、直ちにアドレスレジスタ1
1にセントされるので、メモリ3の水平アドレスf2が
選択される。またパルスPt6によりアドレスカウンタ
6にはレジスタ12アドレスデータがセット(初期化)
されるので、上記の書込動作の繰返しによりメモリ3の
アドレスe7りから下方へ向けて、表示データB //
7〜Btxの書込が行われる。なおりウンタ9がカウン
トアウトしたときに発せられるパルスPl&によりレジ
スタ12内のアドレスデータがカウンタ6にセットされ
て、次の文字アドレスが選択される0以上で明らかなよ
うに、グライフインクディスプレイにおいて、その表示
メモリ (メモリ3)に文字用の表示データを処理装置
から直接書込む場合には、上記の書込動作を行うことに
より、所要書込位置に関わるデータの転送と、その書込
制御を行うのみでよい。
Since the value of this address counter is set in the address register 8 via the OR circuit 7, the address e2 is selected and the writing position of the next display data B2 is determined. On the other hand, the pulse P is sent to a counter (hexadecimal) 9, and the number of pulses is counted. By repeating the above operation, when writing of display data B1-B1≦ is completed from address e to e/4, the count value of counter 9 reaches (16), so at this time pulse P2. is output. This pulse P/4 passes through the contact (b) of the switching section 4 and causes the address counter (for horizontal address) 10 to increment by one. The value of this address counter 1° is immediately transferred to address register 1.
1, so the horizontal address f2 of the memory 3 is selected. Also, register 12 address data is set in address counter 6 by pulse Pt6 (initialization)
Therefore, by repeating the above write operation, display data B // is written downward from address e7 in memory 3.
7 to Btx are written. The address data in the register 12 is set in the counter 6 by the pulse Pl& emitted when the counter 9 counts out, and the next character address is selected.As is clear from 0 or more, in the Greif ink display, When writing display data for characters directly into the display memory (memory 3) from the processing device, the above writing operation transfers data related to the required writing position and controls the writing. Just do it.

制御部1からの制御指令Cにより切替部4及び5を接点
(イ)に切替えたときは、表示データを水平方向に書込
む場合の例である。この場合は、制御部1からのパルス
Pは切替部4の接点(イ)を経てアドレスカウンタ10
を駆動するのでメモリ3の水平方向のアドレスが順次選
択され、制御部1からの表示データはバイト単位で水平
方向に順次書込まれる。アドレスカウンタ10がカウン
トアウトしたとき発せられたキャリー信号Hcは切替部
5の接点(イ)を経てアドレスカウンタ6を駆動するの
で、次の垂直方向のアドレスが選択される。
When the switching units 4 and 5 are switched to the contact point (A) by the control command C from the control unit 1, this is an example of writing display data in the horizontal direction. In this case, the pulse P from the control unit 1 passes through the contact (a) of the switching unit 4 and is output to the address counter 10.
, the addresses in the horizontal direction of the memory 3 are sequentially selected, and the display data from the control section 1 is sequentially written in the horizontal direction in byte units. The carry signal Hc issued when the address counter 10 counts out drives the address counter 6 via the contact (A) of the switching section 5, so that the next vertical address is selected.

また切替部4及び5を接点(ハ)に切替えたときは、表
示データをバイト単位で書込む毎にアドレスカウンタ6
を1つ歩進せしめ、アドレスカウンタ6のキャリー信号
Vcの出力毎にアドレスカウンタ10を歩進せしめて書
込む例である。本実施例に依れば、α・Nパターン等の
複数バイト構成のパターンを表示メモリに書込む制御が
簡単となるという効果を奏する。
Moreover, when switching parts 4 and 5 are switched to contacts (c), the address counter 6 is
In this example, the address counter 10 is incremented by one and the address counter 10 is incremented and written every time the carry signal Vc of the address counter 6 is output. According to this embodiment, there is an effect that the control for writing a multi-byte pattern such as an α·N pattern into the display memory is simplified.

(f)  発明の効果 以上のように本発明は、処理装置からメモリに直接デー
タを書込む際の書込制御を簡略しうる利点を有する。
(f) Effects of the Invention As described above, the present invention has the advantage of simplifying write control when directly writing data from a processing device to a memory.

【図面の簡単な説明】[Brief explanation of drawings]

図面は本発明の一実施例を説明するブロック図であり、
図中に用いた符号は次の通りである。 1は制御部(処理装置)、2は書込部、3はメモリ、4
.5は切替部、6はアドレスカウンタ(垂直アドレス用
>、a、11.12はアドレスレジスタ、9はカウンタ
(パルス計数用)、13は表示部、14はAND回路、
Aはアドレスデータ。 B7.B、L、Btb、B/?、Btg+  BQは表
示データ(バイト単位データ)、Cは切替指令、e、。 e/りはアドレス、f7.f2は水平アドレス、HCは
キャリー信号(水平)、P、P/4はパルス。 Vcはキャリー信号(垂直)を示す。
The drawing is a block diagram illustrating an embodiment of the present invention,
The symbols used in the figure are as follows. 1 is a control unit (processing device), 2 is a writing unit, 3 is a memory, 4
.. 5 is a switching section, 6 is an address counter (for vertical address >, a, 11.12 is an address register, 9 is a counter (for pulse counting), 13 is a display section, 14 is an AND circuit,
A is address data. B7. B, L, Btb, B/? , Btg+ BQ is display data (byte unit data), C is a switching command, e,. e/ri is the address, f7. f2 is a horizontal address, HC is a carry signal (horizontal), and P and P/4 are pulses. Vc indicates a carry signal (vertical).

Claims (1)

【特許請求の範囲】[Claims] 2Nバイトで構成されるデータをメモリに書込む書込方
式において、前記データのバイト数を計数するカウンタ
と、前記メモリの第1の方向のアドレスを選択する第1
のアドレスカウンタと、該第1の方向とは直角の第2の
方向のアドレスを選択する第2のアドレスカウンタとを
備え、前記第1のアドレスカウンタを歩進せしめること
により前記バイト単位のデータを前記メモリの第1の方
向に書込み、書込まれたデータ数がNに達したとき、前
記第2のアドレスカウンタを1つ歩進せしめると共に、
該第1のアドレスカウンタを初期化したのち、該第1の
アドレスカウンタを再度歩進せしめることにより、前記
バイト単位のデータを前記メモリの第1の方向に書込む
ことを特徴とするデータ書込方式。
In a write method for writing data consisting of 2N bytes into a memory, a counter counts the number of bytes of the data, and a first selector selects an address in a first direction of the memory.
and a second address counter that selects an address in a second direction perpendicular to the first direction, and by incrementing the first address counter, the byte unit data is read. writing in the first direction of the memory, and when the number of written data reaches N, incrementing the second address counter by one;
Data writing characterized in that after initializing the first address counter, the first address counter is incremented again to write the data in units of bytes in the first direction of the memory. method.
JP59281522A 1984-12-25 1984-12-25 Data writing system Pending JPS61151590A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59281522A JPS61151590A (en) 1984-12-25 1984-12-25 Data writing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59281522A JPS61151590A (en) 1984-12-25 1984-12-25 Data writing system

Publications (1)

Publication Number Publication Date
JPS61151590A true JPS61151590A (en) 1986-07-10

Family

ID=17640346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59281522A Pending JPS61151590A (en) 1984-12-25 1984-12-25 Data writing system

Country Status (1)

Country Link
JP (1) JPS61151590A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS641027A (en) * 1987-03-19 1989-01-05 Apple Computer Inc Video equipment for giving video data to display device
JPH045110U (en) * 1990-05-02 1992-01-17

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5265625A (en) * 1975-11-28 1977-05-31 Hitachi Ltd Controller of letter indicator
JPS5745637A (en) * 1980-08-30 1982-03-15 Fujitsu Ltd Picture plane transmission system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5265625A (en) * 1975-11-28 1977-05-31 Hitachi Ltd Controller of letter indicator
JPS5745637A (en) * 1980-08-30 1982-03-15 Fujitsu Ltd Picture plane transmission system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS641027A (en) * 1987-03-19 1989-01-05 Apple Computer Inc Video equipment for giving video data to display device
JPH045110U (en) * 1990-05-02 1992-01-17

Similar Documents

Publication Publication Date Title
TW270993B (en) Matrix liquid crystal display and driving circuit therefor
KR850002904A (en) Raster scanning digital display system
JPS59214079A (en) Video display control circuit
JPS61151590A (en) Data writing system
US3665454A (en) Variable rate display generator
JPS56156978A (en) Memory control system
JPS649635B2 (en)
JPS58176686A (en) Display unit
JP2639986B2 (en) Microcomputer display device
JPS60118888A (en) Horizontally smoothing scrolling system and method for videodisplay generator
SU1332307A1 (en) Device for data input
SU1180872A1 (en) Information output device
JPS607478A (en) Image display
SU746736A1 (en) Buffer storage
SU1642509A1 (en) Vector former on gas panel
SU1288705A1 (en) Device for allocating memory resources in computer complex
SU1603365A1 (en) Data displaying device
JPS6141186A (en) Simultaneous color data writing apparatus
SU1615787A1 (en) Device for output of graphic information
SU362325A1 (en) DEVICE FOR OUTPUT INFORMATION
JPS56157523A (en) Display control system
SU805825A1 (en) Device for editing information on text display screen
JPS5834199U (en) electronic musical instruments
JPS60108891A (en) Dynamic display circuit
JPS6134588A (en) Image memory control circuit