JPS61150224A - 半導体ウエハのアニ−ル装置 - Google Patents

半導体ウエハのアニ−ル装置

Info

Publication number
JPS61150224A
JPS61150224A JP59272307A JP27230784A JPS61150224A JP S61150224 A JPS61150224 A JP S61150224A JP 59272307 A JP59272307 A JP 59272307A JP 27230784 A JP27230784 A JP 27230784A JP S61150224 A JPS61150224 A JP S61150224A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
gas
annealing
inlet
taking out
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59272307A
Other languages
English (en)
Inventor
Kiichi Kono
河野 喜一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59272307A priority Critical patent/JPS61150224A/ja
Publication of JPS61150224A publication Critical patent/JPS61150224A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体ウェハの7ニール装置、特にトランジス
タの閾値電圧を安定化させるためのアニール工程に用い
る半導体ウテハのアニール装置に関する。
〔発明の技術的背狽〕
IC,l−8l内の素子として半導体ウェハ上に形成さ
れたトランジスタは、ヂせネル内へのインブランチ−シ
コンによるダメージあるいはゲート酸化膜の界面電荷Q
SSのばらつき等のために、閾値電圧v011が不安定
となる。そこで一般に■□、の安定化を図るために、*
導体ウェハはアニールされる。第2図に従来のアニール
装置を示す。加熱炉は石英管1と拡散炉2から構成され
、石英管1内にはガス導入路3からN2ガスが導入され
る。
半導体ウェハ4は石英ボート5にのせられ、石英管1内
に入れられる。石英管1内はN2ガスが満たされ、拡散
炉2によって加熱される。′通常ゲート酸化膜は900
〜1000℃でN2雰囲気中でのアニールが行なわれる
。このようなアニール工程により、インプランテーショ
ンによるダメージ回復およびゲート酸化膜9界百電荷Q
ssの制御が行なわれ、閾値電圧V の安定化がなされ
る。
〔背景技術の問題点−〕′ 従来のアニール装置には、半導体ウェハの取出し時に、
酸素こよる逆アニールが行なわれて、しまうという欠点
があった。即ち、アニール終了後、石英ボート5は引出
し林によって石英管1の入口付近にまで引出され、半導
体ウェハ4の温度が300〜400℃になるまで10分
程度放冒されるが、このとき外部の空気に触れ、酸素に
よる逆アニールが行なわれるのである。このような逆ア
ニールが行なわれると、″ゲート酸化膜゛、の界面電荷
QSSが異常に高くなり、トランジスタの闇値電圧■、
1.が不安定になってしまう。このような逆アニールを
防止するために、従来は第3図に示すように石英ボート
5の入口側に石英板6を設けて半導体ウェハ4が外気に
触れるのを避けたり、アニール終了後第4図に示すよう
な小さな開口窓8を有するキャップ7を石英管1の入口
に第2図に示すように取付け、この間口窓8から引出し
棒を挿入するようにして外気の侵入を最小限にする方法
が採られていた。しかしながら従来の装置では、石英ボ
ー1へ引出し時の逆アニールはある稈疫防止できるが、
石英管入口付近の外気の侵入は完全に遮断できないため
、石英管入口付近への放向時に半導体ウェハはかなり高
温のまま外気と触れることになり、酸素による逆アニー
ルは避けられない。
怪ってアニール後もトランジスタの■■■にはかン【り
のばらつきが生じていた。
〔発明の一的〕
そこで本発明は半導体ウェハの取出し時に、外気中の酸
素による逆アニールが行なわれことのな&’ $ 13
 K 7”A (7) 7°−)L′’IA N @ 
Ml (tt T ’?;z ;X & e 、。
目的とする。
〔発明のm要〕
本発明の特徴は半導体つIハのアニール装置において、
半導体ウェハを加熱するための加熱炉と、この加熱炉内
にガスを導入するガス導入装置、この加熱炉の入口付近
の渦電を急速に低下させるため、入口付近に冷却媒体を
流す冷却装置と、この加熱炉内叫外気が侵入しないよう
に入口付近にガスを噴出するガス噴出装置と、を設け、
半導体つIハの取出し時に外気の侵入を遮断するととも
に、半導体ウェハを急速に冷却できるようにし、取出し
吟の逆アニールを防止できるようにした点にある。
〔発明の実施例〕
、以下本発明を第1図に示す実陶例に基づいて説、明す
、る。ここで第2図に示す従来の装置と同−構盛要素に
ついては同ゴ符号を付し、説明を省略する。従来の@置
と異なる点は石英、管1の入口付近ト冷却管、9とガス
噴、串装置10を設けた点である。
冷部管9は石英管1の周囲を牛り宍(ように設けうれ、
管内には冷、却水が流される。ガス噴出装置140は石
英管1の外部に設け9れ、石英管1の入口付近、にN2
ガスを噴出する。  19.00〜1000℃のN2雰
囲気中でのアニールが、終了すると、石英管1の1.入
口には密封蓋のかわりに開口窓8を有するキャップ7が
取付けら、れ、この開口窓8から引出し棒が挿入され、
石英ボート5が入口付近にまで引出される。これと同時
に冷却管9に冷却水が流され、ガス噴出装置10からは
N2ガスが噴出される。入口付近に放置された石英ボー
ト5上の半導体ウェハ4は、冷却水を流すことににって
強制的に冷却される。従来袋層では自然放置による冷却
でウェハ温度が300〜400℃にまで冷却するのに1
0分程度時間を要していたが、本装置では強制冷却によ
り5程度痩の時間でウェハ温度は150〜200℃にま
で冷却する。しかも入口付近にはN2ガスが噴出される
なめ、この・N2ガスのカーテンによって外気の侵入が
妨げられる。、このように半導体ウェハを強制冷却によ
って急冷し、外気の侵入を防ぐことによって1.酸素に
よる逆アニールを防ぐことができる。    8 次に本装置を用いてAIゲートを有するCMOSトラン
ジスタ(V、、=1.5V系)が形成された半導体ウェ
ハをアニールした場合・□の結果を示す。
N2ガス雰囲気中でのアニールを1000℃で30〜4
0分間行なった後、前述・し゛たように゛入口付近で強
制冷却を5分間行ない、ウェハ温度を150〜200℃
程度にまで冷却した。しかも処即ロット数は従来装置で
のアニール時の2倍の吊を用いた。この結果、従来装置
でのアニールでは10ツ1へ内のトランジスタ閾値電圧
■THのばらつきは、標準偏差で0.08〜0.1vで
あったのに対し、本装置でのアニールでは2倍量のロッ
トにもかかわらず、1[コツト内のトランジスタ閾値電
圧■111のばらつきは、標準偏差で0.05〜0.0
8Vと向上した。
(発明の効果) 以上のとおり本発明によれば、半導体ウェハのアニール
装置において、加熱炉の入口付近に冷却装行とガス噴出
装置とを設番プるようにしたため、半導体ウェハの取出
し時の外気中酸素による逆アニールを防ぐことができる
【図面の簡単な説明】
第1図は本発明に係るアニール装置の一実施例の説明図
、第2図は従来のアニール装置の一例の説明図、第3図
は従来の石英ボートの説明図、第4図は石英管用キレツ
ブの正面図である。 1・・・石英管、2・・・拡散炉、3・・・ガス導入路
、4・・・半導体つ[ハ、5・・・石英ボート、6・・
・石英板、7・・・キャップ、8・・・開1]窓、9・
・・冷却管、10・・・ガス噴出装置。

Claims (1)

  1. 【特許請求の範囲】 1、半導体ウェハを加熱するための加熱炉と、前記加熱
    炉内にガスを導入するガス導入装置と、前記加熱炉の入
    口付近の温度を急速に低下させるため、前記入口付近に
    冷却媒体を流す冷却装置と、前記加熱炉の外部に設けら
    れ、前記加熱炉内に外気が侵入しないように前記入口付
    近にガスを噴出するガス噴出装置と、をそなえることを
    特徴とする半導体ウェハのアニール装置。 2、ガスがN_2ガスであり、冷却媒体が水であること
    を特徴とする特許請求の範囲1項記載の半導体ウェハの
    アニール装置。
JP59272307A 1984-12-24 1984-12-24 半導体ウエハのアニ−ル装置 Pending JPS61150224A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59272307A JPS61150224A (ja) 1984-12-24 1984-12-24 半導体ウエハのアニ−ル装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59272307A JPS61150224A (ja) 1984-12-24 1984-12-24 半導体ウエハのアニ−ル装置

Publications (1)

Publication Number Publication Date
JPS61150224A true JPS61150224A (ja) 1986-07-08

Family

ID=17512051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59272307A Pending JPS61150224A (ja) 1984-12-24 1984-12-24 半導体ウエハのアニ−ル装置

Country Status (1)

Country Link
JP (1) JPS61150224A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4407377A1 (de) * 1994-03-05 1995-09-07 Ast Elektronik Gmbh Modifizierte Reaktorkammer und verbessertes Spülverfahren für Schnellheizsysteme

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4407377A1 (de) * 1994-03-05 1995-09-07 Ast Elektronik Gmbh Modifizierte Reaktorkammer und verbessertes Spülverfahren für Schnellheizsysteme
US5580830A (en) * 1994-03-05 1996-12-03 Ast Elekronik Modified reaction chamber and improved gas flushing method in rapid thermal processing apparatus

Similar Documents

Publication Publication Date Title
US5650344A (en) Method of making non-uniformly nitrided gate oxide
US3615873A (en) Method of stabilizing mos devices
EP0756757A1 (en) Semiconductor apparatus with crystal defects and process for its fabrication
JP2002261102A (ja) 熱処理装置およびこれを用いた熱処理方法並びに半導体装置の製造方法
JPS58501927A (ja) シリコン・ウエハ中の酸素析出を減少させるための方法
JPS61150224A (ja) 半導体ウエハのアニ−ル装置
JP3276500B2 (ja) シリコンウェーハとその製造方法
US3823685A (en) Processing apparatus
KR100233190B1 (ko) 반도체 장치의 제조방법
US3666546A (en) Ion-free insulating layers
US6593253B1 (en) Method of manufacturing semiconductor device
US5620932A (en) Method of oxidizing a semiconductor wafer
JPH11260750A (ja) 半導体装置の製造方法
JPH0567577A (ja) 縦型拡散・cvd炉
JPS582357B2 (ja) 熱処理装置
KR100531012B1 (ko) 반도체 소자 제조용 횡형 확산로
JP3023967B2 (ja) 熱処理装置
KR100647002B1 (ko) 플래시 이이피롬의 폴리사이드 산화 방법
KR100309132B1 (ko) 실리콘 웨이퍼의 게터링 영역 형성 방법
JPH0444324A (ja) 半導体ウエーハの熱処理方法
KR200158401Y1 (ko) 반도체 제조를 위한 어닐 및 산화막 증착 공정용 디퓨젼 튜브 가열장치
JPH07273100A (ja) 半導体装置の熱処理方法及び熱処理装置
JP3089669B2 (ja) 半導体装置の製造方法
JPH09283750A (ja) 極薄ゲート酸化膜の形成方法
JPH04134816A (ja) 半導体製造装置