JPS61150043A - プログラムの性能評価方法 - Google Patents

プログラムの性能評価方法

Info

Publication number
JPS61150043A
JPS61150043A JP59278538A JP27853884A JPS61150043A JP S61150043 A JPS61150043 A JP S61150043A JP 59278538 A JP59278538 A JP 59278538A JP 27853884 A JP27853884 A JP 27853884A JP S61150043 A JPS61150043 A JP S61150043A
Authority
JP
Japan
Prior art keywords
execution time
time difference
program
memory
microprogram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59278538A
Other languages
English (en)
Inventor
Yoshinori Chiwaki
千脇 義憲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59278538A priority Critical patent/JPS61150043A/ja
Publication of JPS61150043A publication Critical patent/JPS61150043A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の目的 産業上の利用分野 本発明は、データ処理装置等に使用されるプログラムの
性能評価方式に関するものである。
従来の技術 マイクロプログラム制御装置においては、制御の高速化
を図る等の理由から、マイクロプログラム・メモリの容
量が制限される。
上記容量制限の問題を解決するための一つの手法は、マ
イクロプログラム・メモリの容量超過分を主記憶装置に
格納しておき、マイクロプログラムの実行に伴い主記憶
装置格納部分が必要になり次第、その部分をマイクロプ
ログラム・メモリにロードして実行するものである。こ
の手法は、主記憶装置格納部分の入れ換えに時間がかか
り、制御速度が低下するという問題がある。
そこで、他の手法として、類似するいくつかの命令を共
通ルーチン化することにより、マイクロプログラム・メ
モリに格納できる程度まで、マイクロプログラムのステ
ップを数を圧縮する手法が採用されている。
この共通ルーチン化の手法においては、共通ル−チンを
類似の命令相互間で共通使用するため。
一般にその実行時間が低下する。すなわち1例えばマイ
クロ命令AとBを共通ルーチン化した場合。
この共通ルーチンにはマイクロ命令Aの実行に必要であ
るがマイクロ命令Bの実行には必要でないステップが含
まれ、このような不必要なステップを実行する時間だけ
マイクロ命令Bの実行時間が低下する。マイクロ命令B
のみで必要なステップをマイクロ命令Aが実行する場合
も同様である。
そこで、どのマイクロ命令を共通ルーチン化するかがマ
イクロプログラムの実行時間を短縮する上で重要な問題
となるが、従来は、科学計算用や事務用あるいはさらに
細分化された処理対象に応じて各種の命令出現頻度を予
測し、その予測に基づき共通ルーチン化を行っていた。
発明が解決しよとす之問題点 上記命令出現頻度の予測に基づく共通ルーチン化の手法
では、ユーザーが実際に実行する場合の命令出現頻度が
予測からずれるに従いマイクロプログラムの実行時間が
長引き、性能が低下するという問題がある。
発明の構成 問題点を解決するための手段 上記従来技術の問題点を解決する本発明は:共通ルーチ
ン化の相違に応じてそれぞれが異なり得る実行時間を存
する命令群から成る複数のプログラムを作成し;この複
数のプログラムの一つをプ   、ログラム・メモリに
格納すると共に、この格納されたプログラム及びこのプ
ログラムと性能比較を行うべき他のプログラム内の対応
の命令について実行時間差を実行時間差メモリに格納し
;プログラム・メモリから命令が読出されるたびにこの
命令に関する上記実行時間差を実行時間差メモリから出
力させ;この実行時間差メモリの出力を積算することに
より、実際に作成したいくつかのプロダラムについてそ
の実行時間を比較して最貰性能のプログラムを実現でき
るように構成されている以下9本発明の作用を実施例に
よって詳細に説明する。
実施例 第1図は5本発明の一実施例が適用される性能評価シス
テムの構成を示すブロック図である。
本システムは、外部から供給されたアドレスを保持する
アドレス・レジスタ1と、アドレス・レジスタ1からの
アドレス及びマイクロ命令内の次命令アドレスのうち一
方を選択して供給するセレクタ2と、マイクロプログラ
ム・メモリ3と、セレクタ2からのアドレスによってマ
イクロプログラム・メモリ3から読出されたマイクロ命
令を保持するマイクロ命令レジスタ4と、実行時間差メ
モリ5と、加算器6と、実行時間差積算器7とを備えて
いる。
まず、所定のユーザー・プログラムについて。
種々の共通ルーチン化により、マイクロ(μ)プログラ
ム・メモリ3に格納できる程度にステップ数を低減した
マイクロプログラムが複数作成される。各マイクロプロ
グラムは、制御の手段としては同一であるがマイクロ命
令群の共通ルーチン化の方法が異なっている。例えば、
マイクロプログラム#0では、マイクロ命令Cが他のマ
イクロ命令と共通ルーチン化される一方で、マイクロ命
令りは他のマイクロ命令とは独立のものとなっている。
逆に、マイクロプログラム#1では、マイクロ命令Cが
独立のものとされる一方で、マイクロ命令りについては
共通ルーチン化されている。このように、各マイクロプ
ログラム中のマイクロ命令は、どのマイクロ命令が共通
ルーチン化されるかによって実行時間が異なり得る。
このようにして作成した複数のマイクロプログラムのう
ち、任意の2者(例えばマイクロプログラム#0と#l
)の実行時間に関する性能を比較する場合、いずれか一
方(例えばマイクロプログラム#0)をマイクロプログ
ラム・メモリ3に実際にロードする。また、実際にロー
ドされたマイクロプログラム#0と、ロードされないマ
イクロプログラム#1との対応の命令相互間の実行時間
差を命令対応に実行時間差メモリ5に書込む。
すなわち、第2図に例示するように、マイクロ命令Aと
Bについてはマイクロプログラム#0と#1とで実行時
間差がゼロであり、マイクロ命令Cについてはマイクロ
プログラム#0の方が100部位大きく、逆にマイクロ
命令りについてはマイクロプログラム#0の方が50単
位短い等々である。この実行時間差の単位は、クロック
周期等適宜なものでよい。
実行時間差メモリ5内の命令実行時間差の格納位置は、
マイクロプログラム・メモリ3内の対応のマイクロ命令
格納位置と同一の値に設定されると共に、セレクタ2で
選択されたアドレスが両メモリに同時に供給される。す
なわち、第2図に例示するように、マイクロプログラム
・メモリ3の1000番地からマイクロ命令Aが読出さ
れるたびに、マイクロ命令Aに関する実行時間差が実行
時間差メモリ5の1000番地から読出される。
他のマイクロ命令B、C,D・・・についても同様であ
る。
ただし、マイクロプログラム・メモリ3の1000番地
未満の領域は、マイクロ命令レジスタ4に読出されたマ
イクロ命令の次命令アドレス・フィールドによってアド
レスされる領域であり、この領域を持たない実行時間差
メモリ5からは実質的にゼロの実行時間差が出力され、
実行時間の比較対象から除外される。
最初に、1000番地がアドレス・レジスタ1に保持さ
れ、これがセレクタ2によって選択されたものとすれば
、マイクロプログラム・メモリ3の1000番地からマ
イクロ命令Aがマイクロ命令レジスタ4に読出され実行
される。これと同時に、実行時間差メモリ5の1000
番地からマイクロ命令Aに関する実行時間差OTが読出
され。
加算器6の一方の入力端子に供給され、実行時間差積算
供給7の初期値OTと加算され、積算結果OTが実行時
間差積算器7の新たな積算値となる。
次に、アドレス・レジスタ1に1005番地が保持され
ると、マイクロプログラム・メモリからはマイクロ命令
Fが読出される。同時に、実行時間差メモリ5からマイ
クロ命令Fに関する実行時間差20Tが読出され、実行
時間差積算器7の新たな積算値は20Tとなる。この後
、マイクロプログラム・メモリ3の1006番地がアド
レスされマイクロ命令Gが読出されて実行されると、実
行時間差メモリ5からマイクロ命令Gに関する実行時間
差−30Tが読出され、実行時間差積算器7の新たな積
算値は20T−307=−107となる。以下、同様に
して、マイクロプログラム・メモリからマイクロ命令が
読出されるたびに、実行時間差メモリ5からそのマイク
ロ命令に関する実行時間差が読出され、実行時間差積算
器の内容が更新される。
このようにして、マイクロプログラム・メモリ内に格納
されたマイクロプログラム#Oの実行が終了したのち、
実行時間差積算器7の内容が読出され、マイクロプログ
ラム#1の実行時間との優劣が判定される。読出した結
果が負であればマイクロプログラム#0が優れており、
正であればマイクロプログラム#1が優れている。そし
て。
優れている方のプログラムが選択され、ユーザーに提供
される。
以上、実行時間差メモリ5.加算器6及び実行時間差積
算器7を1系統だけ設ける構成を例示したが、これを複
数系統設けることにより、3個以上のマイクロプログラ
ムの実行時間差に関する債券を一度に判定する構成とし
てもよい。
以上、マイクロプログラムの性能評価の場合を例示した
が、共通ルーチン化により同一命令の実行時間が異なる
ような複数のプログラムであれば。
中記憶上に格納されるプログラムなど適宜なものに本発
明を適用することもできる。
発明の効果 本発明は上述のように構成されているので、共通ルーチ
ン化の相違に応じてそれぞれが異なり得る実行時間を有
する命令群から成る複数のプログラムについて、その実
行時間を比較して最高性能のものを選択することにより
、結果的にプログラムの性能を高めることができるとい
う効果が奏される。
【図面の簡単な説明】
第1図は本発明の一実施例が適用される性能評価システ
ムの構成を示すブロック図、第2図は第1図の動作を説
明するための概念図である。 1・・アドレス・レジスタ、2・・セレクタ。 3・・マイクロプログラム・メモリ、4・・マイクロ命
令レジスタ、5・・実行時間差メモリ、6・・加算器、
7・・実行時間差積算器。

Claims (1)

  1. 【特許請求の範囲】 共通ルーチン化の相違に応じてそれぞれが異なり得る実
    行時間を有する命令群から成る複数のプログラムを作成
    し、 該複数のプログラムの一つをプログラム・メモリに格納
    すると共に、該プログラム・メモリに格納されるプログ
    ラム及びこれと性能比較を行う他のプログラム内の対応
    の命令について実行時間差を実行時間差メモリに格納し
    、 前記プログラム・メモリから命令が読出されるたびに該
    命令に関する前記実行時間差を実行時間差メモリから出
    力させて該出力を積算することを特徴とするプログラム
    の性能評価方法。
JP59278538A 1984-12-24 1984-12-24 プログラムの性能評価方法 Pending JPS61150043A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59278538A JPS61150043A (ja) 1984-12-24 1984-12-24 プログラムの性能評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59278538A JPS61150043A (ja) 1984-12-24 1984-12-24 プログラムの性能評価方法

Publications (1)

Publication Number Publication Date
JPS61150043A true JPS61150043A (ja) 1986-07-08

Family

ID=17598659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59278538A Pending JPS61150043A (ja) 1984-12-24 1984-12-24 プログラムの性能評価方法

Country Status (1)

Country Link
JP (1) JPS61150043A (ja)

Similar Documents

Publication Publication Date Title
EP0208870B1 (en) Vector data processor
US4594682A (en) Vector processing
US4862407A (en) Digital signal processing apparatus
US5349692A (en) Instruction handling sequence control system for simultaneous execution of vector instructions
US4314333A (en) Data processor
JPH02227769A (ja) データ処理システム
JPH02140831A (ja) データ処理装置
JPS59128670A (ja) ベクトル処理装置
US5095426A (en) Data processing system for effectively handling exceptions during execution of two different types of instructions
US6026486A (en) General purpose processor having a variable bitwidth
US5390306A (en) Pipeline processing system and microprocessor using the system
EP0164418B1 (en) Microprogram control system
US5218706A (en) Data flow processor with next destination node determination
US4849926A (en) Data processing circuit for calculating either a total sum or a total product of a series of data at a high speed
JPS61150043A (ja) プログラムの性能評価方法
EP1785862A2 (en) Method and apparatus for pipeline processing
US7509640B2 (en) Task distribution in computing architectures
JPH07110769A (ja) Vliw型計算機
JPS6346855B2 (ja)
JPH04365170A (ja) ディジタル信号処理用半導体集積回路装置
JPS5899843A (ja) マイクロプログラムの条件分岐装置
JPS6229813B2 (ja)
JPH03273358A (ja) ベクトル処理装置
JPS61100836A (ja) 移動命令論理比較命令処理方式
JPS5875250A (ja) デジタル情報処理装置