JPS61150027A - Timer circuit diagnostic system of serial printer - Google Patents

Timer circuit diagnostic system of serial printer

Info

Publication number
JPS61150027A
JPS61150027A JP59278037A JP27803784A JPS61150027A JP S61150027 A JPS61150027 A JP S61150027A JP 59278037 A JP59278037 A JP 59278037A JP 27803784 A JP27803784 A JP 27803784A JP S61150027 A JPS61150027 A JP S61150027A
Authority
JP
Japan
Prior art keywords
timer circuit
program
timer
interruption
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59278037A
Other languages
Japanese (ja)
Inventor
Showa Kurokawa
黒川 将和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59278037A priority Critical patent/JPS61150027A/en
Publication of JPS61150027A publication Critical patent/JPS61150027A/en
Pending legal-status Critical Current

Links

Landscapes

  • Accessory Devices And Overall Control Thereof (AREA)

Abstract

PURPOSE:To attain ease of troubleshooting of a serial printer by providing a fault check means of a timer circuit. CONSTITUTION:Timer circuits 1, 2 are connected to a monitor program part by transfer lines 8, 9 and to interruption processing routine programs 3, 4, by using timeup interruption signals 10, 11 respectively. A monitor program section 5 is connected to a timeup counter 6 and an interruption order detection program 7. A T1INT corresponds to an interruption processing routine program 3 and a T2INT corresponds to an interruption program 4, they acts like a function of the interruption sequence detection program 7 respectively to detect an error. The flow starting from START ending at an EXIT has functions of a monitor program 5 and a timeup counter 6 to detect an error.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロプログラム制御方式のシリアルプリ
ンタ装置の制御回路のうちのタイマー回路の診断を、前
記マイクロプログラム制御により行うタイマー回路診断
方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a timer circuit diagnostic method for diagnosing a timer circuit in a control circuit of a microprogram-controlled serial printer device using the microprogram control.

〔従来の技術〕[Conventional technology]

従来、マイクロプログラム制御方式のシリアルプリンタ
装置は、はとんどのものが複数個のタイマー回路を使用
している。そのタイマー回路は、シリアルプリンタを制
御するのに必須であり心臓部でもあるが、タイマー回路
の故障チェックがなされていない。
Conventionally, most microprogram-controlled serial printer devices use a plurality of timer circuits. The timer circuit is essential and the heart of controlling the serial printer, but no failure check is performed on the timer circuit.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述したシリアルプリンタ装置は、タイマー回路の故障
チェックがなされていない為に、タイツ−回路の故障は
シリアルプリンタ装置の動作に致命的不良を起こすとい
う欠点がある。またシリアルプリンタの故障原因をたや
すく発見できないという欠点がある。
The above-mentioned serial printer has the disadvantage that a failure in the tights circuit causes a fatal malfunction in the operation of the serial printer because the timer circuit is not checked for failure. Another disadvantage is that the cause of a failure in a serial printer cannot be easily discovered.

〔問題点を解決するための手段〕[Means for solving problems]

本発明のシリアルプリンタのタイマー回路診断方式は、
複数個のタイマー回路と、このタイマー回路のそれぞれ
に応答する複数個の割込処理ルーチンプログラム部と、
割込処理ルーチンプログラム部の動作をモニタするモニ
タプログラム部と、ランダムアクセスメモリから成るタ
イムアツプカウンタから構成されるマイクロプログラム
制御回路を有している。
The serial printer timer circuit diagnosis method of the present invention is as follows:
a plurality of timer circuits; a plurality of interrupt processing routine program sections that respond to each of the timer circuits;
The microprogram control circuit includes a monitor program section that monitors the operation of the interrupt processing routine program section, and a time-up counter consisting of a random access memory.

〔実施例〕〔Example〕

次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の一実施例を示すブロック図であり、タ
イマー回路1およびタイマー回路2はそれぞれ、タイマ
ーデータ転送ライン8,9によりモニタプログラム部と
、タイムアツプ割込信号10゜11により割込処理ルー
チンプログラム3,4に結合されている。モニタプログ
ラム部5はタイムアツプカウンタ6と割込順序検出プロ
グラム7と結合されている。
FIG. 1 is a block diagram showing an embodiment of the present invention, in which a timer circuit 1 and a timer circuit 2 are connected to a monitor program section through timer data transfer lines 8 and 9, and to an interrupt circuit through time-up interrupt signals 10 and 11, respectively. It is coupled to processing routine programs 3 and 4. The monitor program section 5 is coupled with a time-up counter 6 and an interrupt order detection program 7.

第2図はタイマー回路1,2の動作診断手順を示したフ
ローチャートであり、TI INTは割込処理ルーチン
プログラム3.’I’2INTは割込処理ルーチンプロ
グラム4に相当し、それぞれ割込順序検出70機能を果
してエラー検出する。5TARTから始まりEXITに
終るフローは、モニタプログラム5とタイムアツプカウ
ンタ60機能を有し、エラー検出する。
FIG. 2 is a flowchart showing a procedure for diagnosing the operation of timer circuits 1 and 2, and TI INT is an interrupt processing routine program 3. 'I'2INT corresponds to the interrupt processing routine program 4, and each performs the interrupt order detection 70 function to detect errors. The flow starting from 5TART and ending at EXIT has a monitor program 5 and a time-up counter 60 function to detect errors.

第3図はフローチャートの補助説明の為のタイムチャー
トでありTI、T2はそれぞれタイマー回路1.タイマ
ー回路2の動作オン/オフを示す。
FIG. 3 is a time chart for supplementary explanation of the flowchart, and TI and T2 are timer circuits 1 and 1, respectively. It shows the operation on/off of the timer circuit 2.

第2図によりタイマー回路1およびタイマー回路2の診
断方法手順を説明する。同一のタイマー値をそれぞれの
タイマー回路1およびタイマー回路2にセットし、タイ
マーをスタートさせる。タイマー回路1およびタイマー
回路2は、同一タイミングでタイマー値をカウントダウ
ンさせカウントアツプでタイムアツプ割込信号10.1
1を発生する。タイマー値のセット順序は2通り設け、
タイマー回路1ヘセツト後にタイマー回路2にセットす
る場合とその逆のタイマー回路2にセット後にタイマー
回路1にセットする場合がある。前者の場合はCASE
Aであり後者はCASEBである。
The procedure for diagnosing the timer circuit 1 and the timer circuit 2 will be explained with reference to FIG. The same timer value is set in each timer circuit 1 and timer circuit 2, and the timers are started. Timer circuit 1 and timer circuit 2 count down the timer value at the same timing and issue a time-up interrupt signal 10.1 when the count up.
Generates 1. There are two ways to set the timer value.
There are cases where the timer circuit 2 is set after the timer circuit 1 is set, and vice versa, where the timer circuit 1 is set after the timer circuit 2 is set. In the former case, CASE
A, and the latter is CASEB.

CASEAとCASEBは交互に生じる様にプログラミ
ングされている。−例としてCASEAについて言えば
、タイムアツプ割込信号10と11の発生順序は、タイ
マー回路1および2が正常動作し【いれば、まずタイム
アツプ割込信号10が発生し、ついでタイムアツプ割込
信号11が発生するはずであり、T1工NTまたはT2
INTプログラムによりその割込信号発生順序がチェッ
クされている。
CASEA and CASEB are programmed to occur alternately. - For CASEA as an example, the order in which time-up interrupt signals 10 and 11 are generated is that if timer circuits 1 and 2 are operating normally, time-up interrupt signal 10 is generated first, then time-up interrupt signal 11 is generated. Should occur, T1 engineering NT or T2
The interrupt signal generation order is checked by the INT program.

CASEBについては、逆の割込信号発生順序がチェッ
クされている。またどちらかのタイマー機能が停止して
いるかどうかのチェックは、一定時間内に両タイムアツ
プ割込信号10.11が発生するかどうかをモニタプロ
グラム5とタイムアツプカウンタ6により判定される。
For CASEB, the reverse interrupt signal generation order is checked. Further, whether or not one of the timer functions is stopped is determined by the monitor program 5 and the time-up counter 6 as to whether or not both time-up interrupt signals 10 and 11 are generated within a certain period of time.

〔発明の効果〕〔Effect of the invention〕

以上説明した様に本発明は、2以上のタイマー回路を使
用したマイクロプログラム制御方式の装置の、そのタイ
マー回路の診断を、そのマイクロプログラム制御のもと
で、タイムアツプ割込信号の有無またはタイムアツプ割
込信号の発生順序を検出するプログラム部を構成するこ
とで可能とする効果がある。割込信号の有無によるチェ
ックはいずれかのタイマー回路が発生に動作しないのを
検出する効果があり、タイムアツプ割込信号の発生順序
によるチェックは、タイマー回路は一応オン/オフ動作
をしているが動作時間に狂いがある場合を検出する効果
がある。
As explained above, the present invention is capable of diagnosing the timer circuit of a microprogram-controlled device using two or more timer circuits, determining the presence or absence of a time-up interrupt signal or detecting the presence or absence of a time-up interrupt signal under the microprogram control. This can be achieved by configuring a program section that detects the order in which the input signals are generated. Checking by the presence or absence of an interrupt signal is effective in detecting whether any of the timer circuits is not operating properly, and checking by the order in which time-up interrupt signals are generated can detect whether the timer circuit is operating on/off. This has the effect of detecting when there is a discrepancy in the operating time.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明のブロック図、第2図は第1図の動作フ
ローチャートである。 1・・°・・・タイマー回路1.2・・・・・・タイマ
ー回路2.3・・・・・・割込処理ルーチンプログラム
1.4・・・・・・割込処理ルーチンプログラム2.5
・・・・・・モニタプログラム部、6・・・・・・タイ
ムアツプカウンタ、7・・・・・・割込順序検出プログ
ラム、8・・・・・・タイマー回路1へのタイマーデー
タ、9・・・・・・タイマー回路2へのタイマーデータ
、10・・・・・・タイマー回路からのタイムアツプ割
込信号、11・・・・・・タイマー回路2からのタイム
アツプ割込信号、12・・・・・・割込順序検出プログ
ラムによるエラー検出信号、13・・・・・・タイムア
ツプカウンタによるエラー検出信号。 第3図は第2図の補足用タイムチャートである。 メー施A菱植フ′°口′・ソ7βd 第1図
FIG. 1 is a block diagram of the present invention, and FIG. 2 is an operation flowchart of FIG. 1. 1...°... Timer circuit 1.2... Timer circuit 2.3... Interrupt processing routine program 1.4... Interrupt processing routine program 2. 5
...Monitor program section, 6...Time up counter, 7...Interrupt order detection program, 8...Timer data to timer circuit 1, 9 ...Timer data to timer circuit 2, 10...Time-up interrupt signal from timer circuit, 11...Time-up interrupt signal from timer circuit 2, 12... ...Error detection signal by the interrupt order detection program, 13...Error detection signal by the time-up counter. FIG. 3 is a supplementary time chart to FIG. 2. Figure 1

Claims (1)

【特許請求の範囲】[Claims] マイクロプログラム制御方式のシリアルプリンタ装置に
おいて、シリアルプリンタの動作制御の為の複数個のタ
イマー回路と、前記複数個のタイマー回路の出力に応答
する複数個の割込処理ルーチンプログラム部と、割込処
理ルーチンプログラム部の動作をモニタするモニタプロ
グラム部とタイムアップカウンタから成るマイクロプロ
グラム制御回路を有し、タイムアップカウンタおよび複
数個の割込処理ルーチンにより前記複数個のタイマー回
路のそれぞれの動作診断を行う事を特徴とするシリアル
プリンタのタイマー回路診断方式。
A microprogram control type serial printer device includes: a plurality of timer circuits for controlling the operation of the serial printer; a plurality of interrupt processing routine program sections that respond to the outputs of the plurality of timer circuits; and an interrupt processing routine. It has a microprogram control circuit consisting of a monitor program section that monitors the operation of the routine program section and a time-up counter, and diagnoses the operation of each of the plurality of timer circuits using the time-up counter and a plurality of interrupt processing routines. A timer circuit diagnostic method for serial printers that is characterized by:
JP59278037A 1984-12-25 1984-12-25 Timer circuit diagnostic system of serial printer Pending JPS61150027A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59278037A JPS61150027A (en) 1984-12-25 1984-12-25 Timer circuit diagnostic system of serial printer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59278037A JPS61150027A (en) 1984-12-25 1984-12-25 Timer circuit diagnostic system of serial printer

Publications (1)

Publication Number Publication Date
JPS61150027A true JPS61150027A (en) 1986-07-08

Family

ID=17591764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59278037A Pending JPS61150027A (en) 1984-12-25 1984-12-25 Timer circuit diagnostic system of serial printer

Country Status (1)

Country Link
JP (1) JPS61150027A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100503796B1 (en) * 2003-06-05 2005-07-26 삼성전자주식회사 Method and apparatus detecting an error of an access wait signal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100503796B1 (en) * 2003-06-05 2005-07-26 삼성전자주식회사 Method and apparatus detecting an error of an access wait signal

Similar Documents

Publication Publication Date Title
US5491787A (en) Fault tolerant digital computer system having two processors which periodically alternate as master and slave
EP0201356B1 (en) High level self-checking intelligent i/o controller
JPS61150027A (en) Timer circuit diagnostic system of serial printer
JPH0261755A (en) Device for monitoring computer system with two processor
JP2557990B2 (en) Dual system switching device
JPH1115661A (en) Self-diagnosis method for cpu
JPS6155759A (en) Interface control device
JPS6091415A (en) Digital controller
JPS6277655A (en) Substrate trouble diagnosing circuit for programmable controller
JPS58137062A (en) Hung-up detection system
JP2990008B2 (en) Processor self-diagnosis method
JP2836084B2 (en) Computer inspection equipment
JPH01292562A (en) Multi-cpu system
JPS6111859A (en) Abnormality detector
JP2749994B2 (en) Numerical control unit
JPS58107932A (en) Common bus failure check system
JPS6288047A (en) Interface controller
JPS6252639A (en) Self-checking system for microprocessor system
JPS62214446A (en) Interface diagnosing device
JPS63220333A (en) Information processor
JPS60195649A (en) Error reporting system of microprogram-controlled type data processor
JPH053016B2 (en)
JPH01209516A (en) System for monitoring timer working
JPS62260235A (en) Information processor
JPS60164844A (en) Detection for trouble of control circuit