JPS61147319A - サ−ジ保護回路 - Google Patents
サ−ジ保護回路Info
- Publication number
- JPS61147319A JPS61147319A JP26997584A JP26997584A JPS61147319A JP S61147319 A JPS61147319 A JP S61147319A JP 26997584 A JP26997584 A JP 26997584A JP 26997584 A JP26997584 A JP 26997584A JP S61147319 A JPS61147319 A JP S61147319A
- Authority
- JP
- Japan
- Prior art keywords
- surge
- control transistor
- trq1
- protection circuit
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
- G05F1/571—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overvoltage detector
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はエミッタホロワ形直流安定化電源におけるサー
ジ保護回路に関するもので、特に車載用など耐サージ特
性が要求されるものに使用されるものである。
ジ保護回路に関するもので、特に車載用など耐サージ特
性が要求されるものに使用されるものである。
従来のエミッタホロワ形直流安定化電源では。
（イ）サージが制御用トランジスタに印加されないよう
にサージエネルギー吸収回路を入れる、（ロ）制御用ト
ランジスタに大容量のものを使用してサージエネルギー
に対し安全動作領域内で使用するものであった。このた
め従来は、特別な回路を要したシ、何らかの方法でサー
ジエネルギーを吸収するため、大容量の素子が必要とな
るものであった。
にサージエネルギー吸収回路を入れる、（ロ）制御用ト
ランジスタに大容量のものを使用してサージエネルギー
に対し安全動作領域内で使用するものであった。このた
め従来は、特別な回路を要したシ、何らかの方法でサー
ジエネルギーを吸収するため、大容量の素子が必要とな
るものであった。
本発明は上記実情に鑑みてなされたもので、従来のよう
にサージエネルギーを吸収せずに。
にサージエネルギーを吸収せずに。
制御トランジスタをオフ状態として保護することによシ
、電源のコストダウンが可能であシ、かつ信頼性が向上
するサージ保護回路を提供しようとするものである。
、電源のコストダウンが可能であシ、かつ信頼性が向上
するサージ保護回路を提供しようとするものである。
本発明は、エミッタホロワ形直流安定化電源に訃いて、
入力、出力間に抵抗等を接続し、サージが印加された場
合、サージの一部を出力側にも印加して、制御トランジ
スタを力、トオフして保護するようにしたものである。
入力、出力間に抵抗等を接続し、サージが印加された場
合、サージの一部を出力側にも印加して、制御トランジ
スタを力、トオフして保護するようにしたものである。
以下図面を参照して本発明の一実施例を説明する。第１
図に示される如く制御トランジスタＱ１のコレクタつま
シ入力側は直流電圧源に接続され、制御トランジスタＱ
１のコレクタ、エミッタ間には抵抗Ｒ１が設けられる。
図に示される如く制御トランジスタＱ１のコレクタつま
シ入力側は直流電圧源に接続され、制御トランジスタＱ
１のコレクタ、エミッタ間には抵抗Ｒ１が設けられる。
制御トラタＱ１のペース、コレクタ間には抵抗Ｂ！が設
けられる。制御トランジスタＱ１のエミッタクまシ直流
電圧出力側と接地間には平滑用コンデンサＣ璽が設けら
れる。
けられる。制御トランジスタＱ１のエミッタクまシ直流
電圧出力側と接地間には平滑用コンデンサＣ璽が設けら
れる。
第２図は第１図の動作を示す信号波形図である。即ち第
１図の入力端にサージが印加されると、出力端は、印加
されたサージが抵抗Ｒ１、コンデンサＣ，で積分される
ことによシ、電位が上昇する。出力端の電位が上昇する
と、制御トランジスタＱ１のペース、エミッタ間が逆バ
イアスとなって制御トランジスタＱ１はオフとなり、コ
レクタ電流！ は＠０＃どなるものである。
１図の入力端にサージが印加されると、出力端は、印加
されたサージが抵抗Ｒ１、コンデンサＣ，で積分される
ことによシ、電位が上昇する。出力端の電位が上昇する
と、制御トランジスタＱ１のペース、エミッタ間が逆バ
イアスとなって制御トランジスタＱ１はオフとなり、コ
レクタ電流！ は＠０＃どなるものである。
なお上記実施例では、抵抗Ｒ，を比較的大きな値として
抵抗Ｒ１、コンデンサＣ１の時定数により動作点を決定
しているが、よシ高精度の制御が必要な場合には、抵抗
Ｒ１を比較的小さな値として、第３図の如く抵抗Ｒ１と
直列にツェナダイオードＣＤ、を入れることＫよシ実現
できる等、本発明は実施例のみに限られず、種々の応用
が可能である。
抵抗Ｒ１、コンデンサＣ１の時定数により動作点を決定
しているが、よシ高精度の制御が必要な場合には、抵抗
Ｒ１を比較的小さな値として、第３図の如く抵抗Ｒ１と
直列にツェナダイオードＣＤ、を入れることＫよシ実現
できる等、本発明は実施例のみに限られず、種々の応用
が可能である。
以上説明した如く本発明によれば、サージエネルギーを
吸収しないで、制御トランジスタをオフ状態として保腰
するようにしたため、制御トランジスタに小形のものが
使用でき、コストダウンが実現できる。またサージを吸
収する場合、サージ耐量測定は破壊試験となシ、使用現
品における確認はできない。本発明では素子をオフ状態
とするため、サージ耐量は必要でなく、耐圧（ペースオ
ープンのコレクタ・エミッタ間、耐圧ｖｃ１０、エミッ
タオープンのコレクタ・ペース間耐圧ｖｃ１０）が必要
となる。耐圧測定は通常の方法（例えばカーブトレーサ
等）で行なえ。
吸収しないで、制御トランジスタをオフ状態として保腰
するようにしたため、制御トランジスタに小形のものが
使用でき、コストダウンが実現できる。またサージを吸
収する場合、サージ耐量測定は破壊試験となシ、使用現
品における確認はできない。本発明では素子をオフ状態
とするため、サージ耐量は必要でなく、耐圧（ペースオ
ープンのコレクタ・エミッタ間、耐圧ｖｃ１０、エミッ
タオープンのコレクタ・ペース間耐圧ｖｃ１０）が必要
となる。耐圧測定は通常の方法（例えばカーブトレーサ
等）で行なえ。
使用現品毎のチェックが可能であ夛、信頼性が向上する
ものである。
ものである。
第１図は本発明の一実施例を示す回路図、第２図は同回
路の動作を示す信号波形図、第３図は本発明の他の実施
例を示す回路図である。 Ｑｌ・・・制御トランジスタ、Ｒ１・・・抵抗、ＣＤ
Ｉ。 ＣＤ、・・パツエナダイオード。 出願人代理人 弁理士 鈴 江 武 彦第 １ 図 第２図
路の動作を示す信号波形図、第３図は本発明の他の実施
例を示す回路図である。 Ｑｌ・・・制御トランジスタ、Ｒ１・・・抵抗、ＣＤ
Ｉ。 ＣＤ、・・パツエナダイオード。 出願人代理人 弁理士 鈴 江 武 彦第 １ 図 第２図
Claims (1)
- 直流電源電圧をエミッタホロワ形制御トランジスタで安
定化する直流安定化電源において、前記制御トランジス
タのコレクタに印加されるサージ入力の一部をエミッタ
側にも入力することにより、前記制御トランジスタをオ
フ状態とする手段を具備したことを特徴とするサージ保
護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26997584A JPS61147319A (ja) | 1984-12-21 | 1984-12-21 | サ−ジ保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26997584A JPS61147319A (ja) | 1984-12-21 | 1984-12-21 | サ−ジ保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61147319A true JPS61147319A (ja) | 1986-07-05 |
Family
ID=17479828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26997584A Pending JPS61147319A (ja) | 1984-12-21 | 1984-12-21 | サ−ジ保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61147319A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2051359B1 (en) * | 2007-10-09 | 2018-07-18 | Mitsubishi Electric Corporation | Power supply circuit and earth leakage circuit breaker using the same |
-
1984
- 1984-12-21 JP JP26997584A patent/JPS61147319A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2051359B1 (en) * | 2007-10-09 | 2018-07-18 | Mitsubishi Electric Corporation | Power supply circuit and earth leakage circuit breaker using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5538016A (en) | Semiconductor memory device | |
| JPS61147319A (ja) | サ−ジ保護回路 | |
| JPS6047312U (ja) | 増幅器の保護回路 | |
| JPH0310631U (ja) | ||
| JPH08275384A (ja) | 電源装置 | |
| JPS61221526A (ja) | サ−ジ吸収器 | |
| JPS588910U (ja) | 逆起電圧吸収回路 | |
| JPH06112792A (ja) | リセット回路 | |
| JPS587689Y2 (ja) | エミッタフォロワ増幅回路 | |
| JPS5860223U (ja) | 変位検出センサ | |
| JPH048129U (ja) | ||
| JPH05238036A (ja) | サーマルヘッド | |
| JPS60125583U (ja) | 避雷装置の劣化検出装置 | |
| JPS59201633A (ja) | 半導体素子の過電圧保護回路 | |
| JPS5854717U (ja) | 定電圧回路 | |
| JPS6130104U (ja) | コントロ−ルユニツトの誤動作防止回路 | |
| JPS59118095U (ja) | ガス警報器 | |
| JPS60181927U (ja) | 保護機能付トランジスタスイツチング回路 | |
| JPS58150332U (ja) | サ−ジ電圧ブランキング回路 | |
| JPS60173079U (ja) | 簡易型電圧検出回路 | |
| JPS63147745U (ja) | ||
| JPS58155142U (ja) | 電源投入検出回路 | |
| JPS60152967U (ja) | 電源電圧降下検出回路 | |
| JPS6285309A (ja) | 電源回路 | |
| JPS60124231U (ja) | 短絡保護回路 |