JPS61147175A - パルス圧縮レ−ダ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はレーダ信号処理において、受信パルスを圧縮
することにより距離分解能を得ることを目的とする。パ
ルス圧縮レーダ装置に関するもので、特に符号変調方式
のパルス圧縮レーダ装置に関するものである。

〔従来の技術〕

第２図は例えば符号変調方式のパルス圧縮レーダ装置の
ひとつである。バーカー（ＢａｒＫｅｒ）コード変調方
式パルス圧縮レーダ装置の従来から用いられている復調
手段であるラバーカーコード変調方式パルス圧縮レーダ
忙おいて送信時に例えば第３図（ａ）に示す変調を送信
パルスに与えて送信し９反射波を受信機にて検波すると
再び第３図（ａ）に示すビデオ信号が得られる。前記ビ
デオ信号を図示していないＡ／Ｄ変換器（て、量子化を
行い、第２図に示す復調手段に信号Ｘ　（ｎ）として印
加する。

第２図にて（７１はシフトレジスタ、（４）は加算器、
（６）は減算器、（５）はレジスタを示す。第２図にて
信号Ｘ（ｎ）は第１のシフトレジスタ（７ａ）から第５
のシフトレジスタ（７ｅ）までを通過することにより遅
延され減算器１６ａ）　ＶＣ印加されろう前記シフトレ
ジスタは各々シフト量が異なり、Ｔをクロック周期とす
ると、第１のシフトレジスタ（７ａ）は５Ｔ、第２のシ
フトレジスタ１７ｂ）はＩＴ。

第３のシフトレジスタ（７ｃ）は３Ｔ、第４のシフトレ
ジスタ（７ｄ）は２Ｔ、第５のシフトレジスタ（７ｅ）
は２Ｔのシフトを行なう。したがって第５のシフトレジ
スタ（７ｅ）の出力は信号Ｘ　（ｎ）が１３Ｔ遅れた遅
延信号である。一方、＃算器（６ａ）は信号Ｘ　（ｎ）
から、前記遅延信号を引くので、その出力Ａ　（ｎ）は
次式で表わされる。

Ａ（ｎ）＝Ｘ（ｎ）−Ｘ　（ｎ　−１３１＝＝・（ＩＩ
信号Ａ（ｎ）ｔｊ加算器（４ｄ）とレジスタ（５）によ
り蓄算され、その結果、加算器（４ｄ）の出力Ｂ（ｎ）
は次式で示す移動平均値になる。

一方、加算器（４ａｌ　（仙）　（４ｃ）　　は第１の
シフトレジスタ（７＆）の出力Ｘ１ｎ−５）及び第２の
シフトレジスタ（乃）の出力Ｘ（ｎ−６）、第３のシフ
トレジスタ（７ｃ）の出力Ｘ１ｎ−９）、第４のシフト
レジスタ（４ｄ）の出力Ｘ（ｎ−１１）の加算を行なう
。減算器（６ｂ）は信号Ｂ　（ｎ）から前記加算器（４
ｃ）の出力の２倍を引くため、出力Ｙ　（ｎｌは次式に
なる。

＋　Ｘｌ　ｎ−９）＋Ｘｔｎ−１１１）＝　Ｘ　（ｎ）
　＋　Ｘ　（ｎ−１）　＋Ｘ　（ｎ　−２１＋Ｘ　ｌ　
ｎ　−３）＋Ｘ（ｎ−４１−Ｘ（ｎ−５１−Ｘ（ｎ−６
）＋Ｘ（ｎ−７１＋Ｘ（ｎ−８）−Ｘｌｎ−９１＋Ｘ（
ｎ−１０１−Ｘ（ｎ−１１）＋Ｘ１ｎ−１２１−−・・
・（３１第３図（ａ）で示す波形をＸ　（ｎ）として＋
３１弐に示す変換を行なうと第３図（ｂ）　Ｋ示す波形
となり、パルス幅をＴに圧縮することができる。

〔発明が解決しようとする問題点〕

しかし、第２図に示す従来のパルス圧縮レーダの復調回
路は４個の加算器及び２個の減算器を必要とするため、
ハードウェア量は大規模なものとなる。更に上記復調回
路は完全な固定結合構成であるため、バーカーコード復
調専用となり、他の符号変調方式への拡張は困難である
本発明の目的は上記復調手段の小型化を図るとともに、
神数の変調方式を可能とするものである。

〔問題点を解決するための手段〕

本発明は上記目的を達成するために、シフトレジスタの
代りにメモリを用い、また符号反転回路を用いて蓄算回
路の加減算を制御している〔作用〕 メモリは必要量以上の容量があればその容量Ｋかかわら
ず、任意の数だけ過去のデータを蓄積することができる
ため、任意の語長のシフトレジスタとＬ７て動作する。

メモリの出力を符号反転回路を通して蓄算すると、第１
図と同様の復調回路の機能を達成することができる。

〔実施例〕

本発明の一実施例を第１図に示す。第１図において（１
１はメモリ、（２）は符号反転回路、（３）はｆｉｌと
（２）を制御する制御カウンタ、（４）は加算器、（５
）はレジスタを示す。

第１図においてメモリ（１１は１３ワ一ド以上の容量を
有し、前記ビデオ信号Ｘ　（ｎ）を周期Ｔ毎に書き込む
。制御カウンタ（３１は常に過去１３個のデータ、すな
わちＸ　（ｎ）〜Ｘ＋ｎ−１２）　　を保持している。

メモリ（１１の出力は各Ｔ毎にＸ　（ｎ）からＸ（ｎ−
１２）までの１３個のデータが読み出され、゛符号反転
回路（２１を通して加算器（４１に加えられる。加算器
（４１と第１のレジスタ（５ａ）は各Ｔ毎に上記１３個
のデータの蓄算を行なう。その際、符号反転回路（２）
は各データに対して正負の極性を与え、負の場合加算器
（４）は減算器として働く。したがって。

制御カウンタ（３１により、符号反転回路（２１を適当
に制御することくより、加算器（４）の出力を最終的に
（３）式と等しくすることが可能である。第２のレジス
タ（５ｂ）は加算器（４）の最終出力のみを周期Ｔ毎に
取り出すため、その出力Ｙ　（ｎ）は常に（３１式と等
しくなし、パーカー変調方式のパルス圧縮復調が可能と
なる。

ここで、　ｆｉ制御カウンタ（３）はカウンタ及び簡単
なデコーダで構成できる。また符号反転回路（２１は排
他的論理和ゲートにより構成することができる。

〔発明の効果〕

以上述ぺたように本発明では比較的簡単な構成によりパ
ルス圧縮レーダの復調を可能とすることができろうまた
本実施例ではバーカーコード変調方式パルス圧縮レーダ
について説明したが、バーカーコード変調に限らず、他
の擬似ランダム符号変調にも制御カウンタの制御を変え
る仁とにより、適用することができる。

【図面の簡単な説明】

第１図は本発明のパルス圧縮レーダ装置の復調手段を示
す図、第２図は従来から用いられているパルス圧縮レー
ダ装置の復調手段の構成を示す図、第３図は本発明の一
例であるバーカーコード変調方式パルス圧縮レーダの復
調動作を示す図であり１図中、（１１はメモＩＪ　、　
（２１は符号反転回路、（３）は制御カウンタ、（４１
は加算器、（５１はレジスタ、　＋６１’は減算器１７
１ｕシフトレジスタである。 なお１図中同一あるいは相当部分には同一符号を付して
示しである。

Claims (1)

【特許請求の範囲】
1. 符号変調方式パルス圧縮レーダ装置において、圧縮前の
   信号を記憶するメモリと、メモリ出力の極性を制御する
   符号反転回路と、前記メモリと符号反転回路を制御する
   制御カウンタと、前記符号反転回路出力を蓄算する加算
   器及び第１のレジスタと、前記蓄算の最終結果を保持す
   る第２のレジスタを用いて構成した復調手段を備えたこ
   とを特徴とするパルス圧縮レーダ装置。