JPS61145608A - プログラマブル・コントロ−ラの制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、プログラマブル・コントローラの制御方式に
関し、特に、演算、制御手段としてマイクロコンピュー
タを用いたプログラマブル・コントローラに適用して好
適な制御方式に関する。

［従来の技術］ 従来のこの種プログラマブル・コントローラとして、制
御の内容をメモリに記憶させておき、制御の実行に際し
ては、この記憶された内容を順次読み出して動作するプ
ログラマブル・コントローラ、いわゆるストアードプロ
グラム方式によるプログラーマプルΦコントローラがあ
る。

第１０図は従来のこの種ストアードプログラム方式のプ
ログラマブル・コントローラを示す、ここで、鎖線で囲
まれた部分１はプログラマブル・コントローラ全体を示
し、入力部２、制御演算部３、システムプログラム用メ
モリ４、シーケンス制御用メモリ５および出力部６を有
する。入力部２には例えば押ボタンスイフチＰＨ１，リ
ミットスイッチＬＳＩなどが接続され、入力部２はそれ
らスイッチの開閉に応じて供給される外部の信号を制御
演算部３が読み取り可能な信号に変換する。出力部６は
、制御演算部３による制御の下に、制御演算部３から出
力データを受取って外部機器に対し、オンまたはオフ信
号として出力する。出力部６の外部端子には、例えばマ
グネットコンタクタＭＣなどが接続され出力操作を行う
、制御演算部３は、外部機器との入力／出力を含め、内
部処理に関する演算、入力、出力、メモリの読み取り／
書き込みなど演算制御を行う中枢部分である。

システムプログラム用メモリ４は制御演算部３にプログ
ラマブル・コントローラとしての基本動作を行わせるシ
ステムプログラムの記憶部分であり、システムプログラ
ムの内容によって制御演算部３の基本動作が定まる。シ
ーケンス制御用メモリ５はシーケンス制御用プログラム
を記憶するメモリであり、プログラマブル・コントロー
ラに実行させたい制御内容、例えば外部に接続されたス
イッチＦＢＩからの信号読込の時期、読み込んだ内容に
対する演算、コンタクタ肛に対する出力などの命令が書
き込まれる。すなわち、プログラマブル赤コントローラ
によるシーケンス制御動作はこのメモリ５に書かれた内
容で決定される。

第１１図は、シーケンス制御用メモリ５の記憶内容の一
例を示す、シーケンス制御用メモリ５には、例えば第１
３図に示すようなリレ一式シンボルで記述したシーケン
ス制御の内容を、プログラマフル・コントローラに適合
する表現による命令語に変換した形態にて、例えば第１
３図の左上からのシンボルの順序に従い、第Ｏ番地ＡＤ
Ｏから最終番地ＡＤＨまで書き込まれる。

第１１図には、次のような機能の命令語が書き込まれて
いる。

第０番地ＡＤｏ　：　ｒスイッチＦＢＩからオンまたは
オフの信号を入力し、結果を演算レ ジスタに置け」 第２番地ＡＤ２　：　ｒスイッチＬＳＩからのオンまた
はオフの信号を入力し、前命令の結 果とアンド演算し、結果を演算レ ジスタに置け」 第３番地ＡＤ３　　・・・・・・・・・第１２図は従来
のプログラマブル・コントローラが第１３図に基づき、
第１１図のようにシーケンス制御用メモリ５に格納され
た内容に従ってシーケンス制御を行う手順を示したもの
である０図中Ａｃｃはプログラマブル・コントローラの
７キユムレータ、”・”はアンド演算、ｅはオア演算、
矢印は情報の流れを示す０例えばＡ　ｃｃ＋　ＰＨ１は
スイッチＰＢ２の接点の信号が７キユムレータＡＣＣに
移ることを示すものである。　ＰＨ１の上にかかれた横
棒は動作時に信号が反転することを示す、以下順次演算
が進んで最後番地に至りプログラム先頭に復帰する。

すなわち、メモリ５に書き込まれた制御内容をプログラ
マブル・コントローラが実行するときには、第θ番地Ａ
ＤＯから順次書き込まれた内容を読み出し、そこに書か
れた命令の意味に従ってプログラマブル・コントローラ
が動作する。シーケンス制御用メモリ５に書かれたよう
な制御を完結するためには、第０番地ＡＤＯから最終番
地ＡＤＨまでに書かれた命令を繰返して実行することが
必要である。従って、第０番１ＡＤＯから最終番地ＡＤ
Ｈまでの実行時間がプログラマブル・コントローラの応
答時間を決めることになる。

例えば、最初にスイッチＦＢＩからの情報を読み込んで
から次にスイッチＦＢＩからの情報を読み込むまではそ
の間にスイッチＦＢＩの状態がオンからオフ、またはオ
フからオンに変化してもプログラマブル・コントローラ
は最初に読み込んだスイッチＦＢＩからの信号によって
処理を続ける。すなわち、プログラマブル拳コントロー
ラは第０番地ＡＤＯから最終番地ＡＤＨに至る命令を順
次繰返し実行するが、外部信号の変化に対する応答は、
少なくとも第０番地ＡＤＯから最終番地ＡＤＨに至る１
サイクルの実行時間（サイクルタイム↑Ｃ）が必要であ
る。このことは、例えば非常停止指令等をプログラマブ
ル拳コントローラに与える場合等において、重大である
。

従って、従来のプログラマブル・コントローラにおいて
、その応答時間を早くするためには、ｌ命令あたりの処
理時間を早くする必要がある。

一方、プログラマブル・コントロー裏において、その制
御演算部にマイクロコンピュータを用いた場合、制御演
算部を小形かつ廉価に構成できる利点があるが、ｌ命令
あたりの処理速度が低いために、サイクルタイムＴｃが
延びてしまう欠点がある。そこでシーケンスプログラム
容量の大きい従来のプログラマブル・コントローラでは
、制御演算部を処理速度の高い専用のハードウェアを用
いて構成したり、あるいは複数個のマイクロコンピュー
タを用いて分担処理するなどの方式が採用されていた。

従って、従来のプログラマブル・コントローラでは、こ
れを廉価に構成できないという問題点があった。

［発明の目的］ 本発明は、かかる従来の問題点に鑑みてなされたもので
、一連のシーケンス制御によっては、一般に、必要な一
部の制御段階のみを実行すれば足りることに着目し、そ
のような制御段階の実行後に、状態に応じて次の制御段
階に移行したり、あるいは順次の制御段階に位置づける
ことができない入力処理を行う手順に移行させるように
することにより、応答時−間が早く、しかも廉価にして
信頼性の高いプログラマブル・コントローラを提供する
ことを目的とする。

ｃ問題点を解決するための手段］ かかる目的を達成するために、本発明では。

シーケンス制御の内容をプログラムな構成する命令語に
分解してメモリに格納しておき、シーケンス制御の実行
時は当該記憶された内容を順次読み出し、その内容に従
って処理を行うプログラマブル・コントローラの制御方
式において、シーケンス制御の内容をシーケンス制御の
流れとは関わりなく発生しうる第１の制御部分と、流れ
に従うて発生する第２の制御部分とに分け、さらに第２
の制御部分を、メモリのアドレスの順序に対応゛させて
制御の段階に応じた複数の制御段階に分けてメモリに格
納するようになし、シーケンス制御の実行にあたっては
、第１の制御部分の処理終了後に実行が要求される制御
段階に移行するようになし、それぞれの制御段階の終了
時には当実行の状態に応じて第１の制御部分または当実
行中の制御段階に続く制御段階に移行するようにしたこ
とを特徴とする。

［作　用］ すなわち、本発明によれば、制御の過程においてそのと
きに必要な制御段階のみが実行されるので、サイクルタ
イムが短縮され、従って応答性に優れ、しかも信頼性の
高いプログラマブル・コントローラを実現できることに
なる。また、処理装置には汎用のマイクロコンピュータ
を適用できるので、プログラマブル・コントローラを廉
価に構成できることになる。

［実　施　例］ 以下１図面を参照して本発明の詳細な説明する。

まず、本発明の概要を述べるに、本発明では第１に制御
対象が要求するシーケンス制御内容を、−制御の各段階
が明確になるように表現するのが好適である。このよう
に制御の各段階を明確にしたプログラムを作成するにあ
たって、制御プログラムを第１３図に示すような展開接
続図による表現を参照して行うことは、動作の前後関係
と、図面上の前後関係を厳密に一致させることが困難で
あることから、本願人は既に特願昭５９−１１０５０９
号においてシーケンス動作の各段階を明確に表現する表
現方法を提案している。

第１４図は第１３図示のプログラムを特願昭５９−１１
０５０１１号において開示された形式にて表現したもの
であり、この表現方法は制御対象の動作の通りに直接的
に表現できる点で第１３図に例示する方法よりプログラ
ミングを行う上で適切である。以下、この表現方法をス
テップ式表現、制御をステップ式制御という。

一方、プログラマブル・コントローラのハードウェアと
しては、基本的には、第１０図に示す各部分を有するが
、シーケンス制御用のメモリについては、第２図または
第３図につき後述するように、全体のシーケンスのうち
で各部分の区切となることを示す命令語７および必要な
レジスタが設けられるようにする。すなわち、操作者は
区分を示す命令語間に書かれる命令を第１４図示の表現
によるシーケンス制御の各段階に一致させてプログラミ
ングを行う０区分を示す命令７にはそれにより設定され
た区間の実行の結果を°１゛または°“Ｏ”で判定する
機能と１判定結果に応じた命令の実行先（ジャンプ先）
のアドレスをあたえる機能とを付加する。そして、判定
が１″のときは命令の実行先はその区分命令７の次に書
かれた命令に移るようにする。

第２図に示すように、プログラマブル・コントローラが
シーケンス制御を実行するときには、先ず区間Ａの先頭
に書かれた命令から、順次最初にあられれる区分を示す
命令までの間にある命令を実行する１区分を示す命令７
があられれると、この区間Ａのシーケンスの実行が完了
しているか否かを判断し、完了していれば次の区分Ｂに
進み、完了していなければ先頭に戻る。このようにして
、区間Ｂ９区間Ｃ１区間０・・・と順次シーケンス制御
を実行して行き、最後に先頭に戻る。

すなわち、従来はプログラマブル・コントローラの応答
速度は第０番Ｊ１！！ＡＤＯから最終番地ＡＤＥに至る
シーケンス制御用メモリに格納されたプログラム全体の
大きさで決定されたが、本発明に係る制御方式によれば
応答速度は区間Ａ１区間Ｂ９区間Ｃ９・・・等の如く区
分された各ループの最大のループ処理時間となるので、
従来の方式に比較し大幅に応答速度が高められることに
なる。

第２に、シーケンス制御のうちで非常停止回路のように
ステップ式表現にのりにくい制御段階については、第３
図に示すように、この制御段階を別置間Ｘとして区別す
る。而してその区間Ｘの最終位置にはステップ式制御に
入る旨を示す命令語および必要なレジスタが設けられる
ようにする。

その命令語には現在実行すべきステップがどこにあるか
を判断し、例えば、区間Ｘの実行後、そのステップに命
令の実行をジャンプさせる機能を付加する。各ステップ
での命令が実行されると区分を示す命令によるジャンプ
先判定に応じて、そのステップの命令実行が終了してい
れば区間Ｘの先頭に戻って命令実行を行うようにする。

すなわち、第３図に示すように、例えば、区間Ｘおよび
区ｆｌｔｌＡの命令実行後、再び区間Ｘを実行し、その
終了時には区間Ｂに制御段階が移行する。そしてその終
了時には再び区間Ｘに戻り、次いで区間Ｃの命令を実行
して行くようにする。

このようにして、操作者はステップ式表現を参照しつつ
、特別区間Ｘやステップ式制御区間Ａ。

Ｂ、・・・を適切に定めてプログラミングを行えば。

シーケンス制御の流れとは５ｔｓａ係に発生し得る制御
段階も含めてシーケンスプログラムの実行時間の短縮が
できることになる。

以下に本発明の一実施例を具体的に述べる。

第１図は本発明に係るプログラマブルΦコントローラの
構成の一例を示し、従来装置における各部と同様の部分
については、第１０図において対応する部分の参照番号
に１００を加えた数字で示しである０本例では１区分命
令やステップ式制御に入る旨の命令等に対応させて、各
ステップの７ドレスを記憶しておくステップアドレスレ
ジスタ９、処理の過程でどのステップにジャンプするか
の指標となるステップレジスタ１０、およびジャンプ先
のステップ番号を格納するステップナンバレジスタ１】
（第４図参照）を設ける。これらレジスタは、各命令の
位置に関連させてメモリ１０５内の適切な領域に設ける
ことができる。

第３図は本実施例におけるシーケンス制御用メモリ部１
０５の記憶領域に展開した内容の一例であり、７はシー
ケンスの各段階（ステップ）間の区分を示す命令語が書
かれた領域、８はレジスタ１０により指示されるステッ
プの先頭へのジャンプを行う命令語が書込まれる領域を
示す。

そのようなジャンプを行う命令語には、例えば、”ＥＮ
Ｔ　’”という名称を与え、その命令ＥＸＴには次の機
能と構造とを照写すｇ。

（１）第４図（Ａ）に示すように、機能を示す命令コー
ドＥＸＴに対応させて、ジャンプ先のアドレスを記憶し
ておくステップアドレスレジスタ９を設ける。

（２）ステップアドレスレジスタ９には、例えば、プロ
グラマブルΦコントローラのシーケンス実行に先立って
、メモリ１０５に展開されたシーケンスプログラムの第
０番地から最終番地までの読み出しが行われ、ステップ
アドレスレジスタ９に各ステップの先頭アドレスの書込
みを行う、これは、ＥＮＴ命令または後述するＥＸ命令
の次に現われるアキュムレータへの読込み命令を各ステ
ップの先頭とし、ステップの番号を命令が書かれている
順序として、読み込み命令のアドレスを順次ステップア
ドレスレジスタ９に書き込んでゆけば、ステップ番号に
対応したステップの先頭アドレスが得られることになる
。

このような処理は、その手順をシステムプログラムメモ
リ１０４に格納し、装置の起動時に制御演算部１０３が
行うようにすればよい。

（３）シーケンス制御の実行時には、ＥＮ丁命令は後、
述の５ＴＥＰ命令によって書き込まれたステップレジス
タ１０の内容に従って、レジスタ１０の内容が全てＨ□
　ＩＩのときは、ステップ番号１のステップにジャンプ
し、また、レジスタ１０中に°ｌ′′がセットされてい
るステップがあるときには、ステップアドレスレジスタ
９の内容を参照してそのステップの次のステップの先頭
のアドレスにジャンプする。

次にシーケンスの各段階（ステップ）における区分を示
す命令語には、例えば、”ＥＸ”という名称を与え、そ
の命令ＥＸには次の機能と構造とを照写する。

（１）第４図（Ｂ）に示すように、機能を示す命令ニー
ドＥＸに対応させて第２のジャンプ先のステップ番号を
記憶するためのステップナンバレジスタ１１を設ける。

（２）　ＥＸ命令はその命令で区切られるステップにつ
いて、後述する５ＴＥＰ命令によって書き込まれるステ
ップレジスタ内の値がＯならば命令の実行を区間Ｘの先
頭に戻す、１であればＥＸ命令の次に書かれたステップ
に命令の実行を移す。

（３）また、ステップナンバレジスタ１１に０以外の数
がセットされており、かつ自己のステップが０のときは
、自己のステップの命令実行後、ステップナンバレジス
タ１１に書かれた数値に対応するステップの先頭アドレ
スから命令の実行を行わせる。

次に、第１４図のようにステップ式に表現されたシーケ
ンス制御図において、図中のステップ１゜ステップ２．
・・・、ステップｎは、第４図（Ｃ）に示すように、シ
ーダンスの各段階に対応させて設けたそれぞれ０”また
は°゛１”を格納する１ビツトの記憶領域Ｓｌ、Ｓ２．
・・・、Ｓｎを有するステップレジスタ１０に関連する
。各領域には、第１４図中、丸印の上方に延びる線に接
続して書かれた論理演算結果と、そのステップ左方にあ
るステップのメモリの内容とのアンド演算の結果が書き
込まれるようにする０例えば、第１４図におけるステッ
プ２に対応した領域Ｓ２には、ＬＳ２がオンでかつ領域
Ｓ１が１゛１°゛のとき“°１″が書き込まれ、それ以
外の組合せでは０”が書き込まれることになる。また、
ステップ１〜ステツプｎにそれぞれ対応した領域Ｓ１〜
Ｓｎはすべて°”ＯＩＩまたはいずれか１ビツトのみが
１°”である０例えば、ステップ２が°°１”になると
きはその前のステップ１は°°０゛′になる。ここで、
領域８１〜領域Ｓｎがすべて°°０“のときは一連のス
テップの任意のステップに対応した領域に書き込みを行
うことができるが、いずれか１つのビットに１゛が書き
込まれているときは前述の通り、゛その前のアドレスに
位置するビットが°°１°′でなければならない、ステ
ップレジスタ１０にデータを書き込むための命令語を１
例えば”５ＴＥＰ”とすれば、第１４図におけるステッ
プ１に対応した領域Ｓｌにデータを書き込むプログラム
は次のようになる。

（ｉ）　　ＳＴＲＰＢＩ　：　ＰＢＩの信号を７キユー
ムレータに入力させる。

（ｉｉ）　　ＡＮＤ　　ＬＳＩ　　：　（ｉ）で入力さ
れたデータと、ＬＳＩとのアンド条件をとる。

（ｉｉｉ）　５ＴＥＰ　　１　　：　（ｉ）および（ｉ
ｉ）　　による論理演算結果をステップｌに対応 した領域Ｓ１に書き込む。

このようにして、　ＰＢＩおよびＬＳｌがともにオンな
らば領域Ｓｌは′ｌ”になりそれ以外の組合せでは°°
０”となる。

第５図はシーケンス制御用メモリ１０５に命令語が書き
込まれたときの状態を示し、図において横に引かれた直
線は命令語が書かれていることを模式的に示すものであ
る。ここで、まず命令の実行に先立って０番地から順次
ＡＤＨ番地まで命令が読み出される。　ＥＮ↑命令およ
びＥＸ命令があられれるごとにステップアドレスレジス
タ９に各ステップの先頭アドレスが書き込まれることは
前述の通りである。

命令を実行するときは次のように処理を行う。

第６図（Ａ）〜（Ｃ）はステップ毎の処理を示し、まず
、図中（Ａ）において、０番地から区間Ｘの命令が実行
される。　ＥＮＴ命令に至ると最初はステップレジスタ
ｌＯの内容が０”であるのでＯＴ命令の性質によりまず
ステップｌの先頭アドレスに命令の実行が移る。ステッ
プ１の区切を示す命令ＥＸに至るとＥＸ命令は領域Ｓ１
が′Ｏ”か１”かを判定し、°゛０”であれば区間Ｘの
先頭アドレスに命令の実行を移す、一方、ｌ”であれば
次の区間ステップ２の先頭に命令の実行を移す。

図中（Ｂ）、すなわちステップ２の処理では同様な経過
の後、領域Ｓ２が°°１”になると命令の実行は図中Ｃ
Ｃ）に示すステップ３に移る。シーケンス制御の進行上
、２番目に実行されるステップ以後は、そのステップに
対応した領域５ｋ（８２≦ｓｋ≦Ｓｎ）が°°１”にな
ったとき、前のステップに係る領域を０”にし、かつ前
のステップの実行による出力を０”にするために、その
ステップに属するＥＸ命令と１次のステップの先頭の命
令との間に、前のステップに係る領域を０°°にし、か
つ、例えば前のステップの出力と０とのアンド演算を行
うことによってその出力を書き換える命令トｌを挿入す
る。従って、図中ＣＢ）において、領域Ｓ２が”１”に
なり命令の実行がステップ３に移る過程で領域Ｓ１およ
びステップ１のみで動作する出力はＯ″になる。以下、
同様にして制御が進行してゆく。

このように、命令実行のループは、第６図（Ａ）。

（Ｂ）、（Ｃ）のようになり、ｓ１１図のような命令語
全体を含むループとはならないので、プログラマブル会
コントローラの応答時間は、小ループの範囲にまで短縮
されることになる。

なお１以上はシーケンスが単純に一列に進行する場合で
あるが、制御対象によっては、第７図に示すように、あ
る場合には、ステップ２からステップ３に進行し、ある
場合にはステップ２からステップ４に進むというように
分岐が要求されることがある。

このような場合、命令語の５ＴＥＰに分岐先を示すステ
ップ番号を附加するようにする０例えば５ＴＥＰ　　２
．４ のようにすることができる、ここでオペランドの最初の
数字”２”にはステップ２に対応した領域Ｓ２に対する
データの書込を命令することは前述の通りであるが、コ
ンマの次の′４”は同時に領域Ｓ２の内容を参照した制
御を行うステップ４への分岐があることを示す。

この命令があられれると、ステップ２の次のステップで
あるステップ３のステップナンバレジスタ１１−１　（
第８図参照）に、命令″’５ＴＥＰ　２．４　　”のよ
うにコンマの次で示された分岐先のステップナンバ°°
４′′が書き込まれるようにする。

第８図はこのような分岐命令の実行の一例を示す、すな
わち、命令の実行がステップ３に移ったときＳＢが“°
Ｏ°゛ならば区間Ｘに復帰せずステップ３のステップナ
ンバレジスタ１１−１が示す内容からステップ４の先頭
アドレスを検索して、このアドレスに命令の実行を移す
、而して、このステップ４の実行後、領域Ｓ４が′０”
ならば命令の実行は区間Ｘの先頭アドレスに移ることに
なる。ステップ４のＥＸ命令の次には、消去すべき出力
は、ステップ２による出力とステップ３による出力の双
両方、となるので、例えばステップ２およびステップ３
の両方の出力に対してＯ”とのアンド演算を行う命令を
書いておく、ステップ４が′１”になるとステップ４の
次のステップに命令の実行が移る過程でステップ２およ
びステップ３で動作する出力に対して０とアンド演算さ
れた値が出力されて、前ステップによる出力の消去が行
われる。

第９図は第１４図に基づきメモ１月０５に格納された内
容に従って、本発明に係るプログラマブル・コントロー
ラがシーケンス制御を行う手順の一例を示す、ここで、
第１４図中／Ｘ−７チングを施した範囲はＳｔに接続す
る出力ｘＯがプログラマブル・コントローラ内部で作ら
れる出力、例えｊｆＸＯや領域Ｓ１の値などに依存する
だけでなく、外部の信号ＰＢ２にも依存するので、ステ
ップ制御に関わりなく入力信号を検知する必要があり、
このようなものは前述のようにシーケンスメモリの第３
図および第９図のようにＸエリアに位置づ（する。

命令の実行手順は次のように推移する。先ず第１４図の
ハツチング部分に対応したＸエリアカ）ら手順が開始す
る。ここでは、押しボタンスイッチＰＨ２の接点の信号
を入力し、ｘＯとのアンド演算を行ってｘＯに出力する
。従って、信号剛力ζオンであってもその時点でｘＯが
動作中（ＸＯ＝１）でなければｘＯは出力されない、ｘ
Ｏは後述のステップ１の処理によるＳｌの動作により出
力が行われる。ｘＯが一旦動作すると、Ｓｌが１０”°
となっても信号ＰＢ２がオンであるかぎり、その状態を
保持する。

命令の実行が第９図における手順ＳＢに至ると、最初は
ステップレジスタ１０の内容が“０”であるので命令の
実行はステップ１の先頭の手順ＳＣに移る。ステップ１
の命令群の実行が終り、ＥＸ命令が実行されると手順Ｓ
Ｃ′　にてＳｌが°゛Ｏ”かＩＩ　Ｉ　ＩＩかが判定さ
れ、Ｏ”であれば命令の実行は手順ＳＣ′からＸエリア
の先頭の手順ＳＡに移り１手順５Ａ−５Ｂ、５Ｃ−５Ｃ
’　、ＳＡのルーチンを繰返す。

領域Ｓ１が１”となると命令の実行はステップ２の先頭
手順ＳＤに移り、ステップ２の命令群の実行後ＥＸ命令
に至る。ここで、領域Ｓ２が′″０″であればプログラ
ムの先頭の手順ＳＡに復帰する。そこで命令の実行が手
順ＳＢに至ったとき、ステップレジスタ１０の中にある
ステップ１に対応する１ビツトの領域Ｓｌが”ｔ”であ
るので、前述のように命令の実行はステップＳ２の命令
群の先頭の手順ＳＤに移る。以下、手順ＳＡ　−ＳＢ　
、　ＳＤ　ＮＳＥ、ＳＡのルーチンを繰返す。

領域Ｓ２が′１”となると、領域Ｓｔとステップ１に関
連する出力ｘ１とを”０”にしてからステップ３の命令
群の先頭の手順ＳＦに命令の実行が移る。命令の実行が
ステップ３の命令群にあるＥＸ命令に至ると領域Ｓ３が
′ｌ”か°°０”かが判定され、ＩＩ　ＯＩＩであれば
命令の実行は手順ＳＡに復帰し、以下手順ＳＢまでが実
行される０手順ＳＢに至ったときにステップ２に対応す
る領域Ｓ２が°°ｌ゛であるので、命令の実行はステッ
プ３の先頭の手順ＳＦに移る。以下の処理はステップ１
あるいはステップ２で説明したところと同様に進行して
いく。

このように、従来のプログラマブル・コントローラでは
、１サイクルですべての命令の実行が行われるが、本発
明に係るプログラマブル・コントローラでは、ステップ
式制御により、その段階、段階で必要とされる一部の命
令が実行されるのみである。従って、プログラマブル・
コントローラの応答時間は従来に比較して格段に短縮さ
れる。

［発明の効果］ 以上説明したように１本発明によれば、任意に発生しう
る制御を行う部分と順序を追って処理しうる複数の制御
段階とに分けられたシーケンス制御プログラムに従って
、各制御段階の実行後には状態に応じて前記部分または
次の制御段階に移行するようにシーケンス制御を実行し
ていくようにしたので、応答性に優れしかも信頼性の高
いプログラマブル・コントローラを実現できる効果があ
る。また、処理装置には複数のマイクロコンピュータを
設けたり、専用のハードウェアを用いる必要がないので
、廉価なプログラマブルＯコントローラを実現できる効
果もある。

【図面の簡単な説明】

第１図は本発明に係るプログラマブル・コントローラの
構成の一例を示すブロック図、第２図は本発明方式に係
るプログラマブル・コントローラにおけるシーケンス制
御用メモリに対する命令の格納および実行の態様の概要
を説明するための説明図、 第３図は第１図示のプログラマブル・コントローラにお
けるシーケンス制御用メモリに対する命令の格納および
実行の態様の一例を示す説明図、 第４図（Ａ）、（Ｂ）および（Ｃ）は実施例において用
いた命令ならびにレジスタを説明するための説明図、 第５図はシーケンス制御用メモリに展開したプログラム
の一例を説明するための説明図、第６図（Ａ）ないしく
Ｃ）は第５図示のプログラムを処理するときの順序の処
理手順を示すフローチャート、 第７図はシーケンス制御における命令分岐を説明するた
めの線図、 第８図は命令分岐の処理手順の一例を示すフローチャー
ト、 第９図は実施例によりシーケンスプログラムを処理する
手順の一例を示すフローチャート、第１０図は従来のプ
ログラマブル・コントローラの一例を示すブロック図、 第１１図は従来のプログラマブル・コントローラにおけ
るシーケンス制御用メモリに対する命令の格納および実
行の態様を説明する説明図、第１２図は従来方式により
第１１図示のプログラムを処理する手順を示すフローチ
ャート、第１３図および第１４図はシーケンスプログラ
ムの一例を、それぞれ、展開接続表現およびステップ式
表現により表わした線図である。 １．１０１・・・プログラマブル命コントローラ、 ２．１０２・・・入力部、 ３．１０３・・・制御演算部。 ４．１０４・・・システムプログラム用メモリ５．１０
５・・・シーケンス制御用メモリ、ｅ、ｔｏｅ・・・出
力部、 ７・・・区分命令格納領域、 ８・・・ジャンプ先指定命令格納領域、９・・・ステッ
プアドレスレジスタ。 １０・・・ステップレジスタ。 １１・・・ステップナンバレジスタ。 第２図 第３図 第１１図 第１２図

Claims (1)

1. 【特許請求の範囲】 シーケンス制御の内容をプログラムを構成する命令語に
   分解してメモリに格納しておき、前記シーケンス制御の
   実行時は当該記憶された内容を順次読み出しその内容に
   従って処理を行うプログラマブル・コントローラの制御
   方式において、シーケンス制御の内容を該シーケンス制
   御の流れとは関わりなく発生しうる第１の制御部分と、
   前記流れに従って発生する第２の制御部分とに分け、さ
   らに該第２の制御部分を、前記メモリのアドレスの順序
   に対応させて制御の段階に応じた複数の制御段階に分け
   て前記メモリに格納するようになし、 シーケンス制御の実行にあたっては、前記第１の制御部
   分の処理終了後に実行が要求される制御段階に移行する
   ようになし、それぞれの制御段階の終了時には当該実行
   の状態に応じて前記第１の制御部分または当該実行中の
   制御段階に続く制御段階に移行するようにしたことを特
   徴とするプログラマブル・コントローラの制御方式。