JPS61141021A - Setting system for machine cycle information - Google Patents
Setting system for machine cycle informationInfo
- Publication number
- JPS61141021A JPS61141021A JP59262753A JP26275384A JPS61141021A JP S61141021 A JPS61141021 A JP S61141021A JP 59262753 A JP59262753 A JP 59262753A JP 26275384 A JP26275384 A JP 26275384A JP S61141021 A JPS61141021 A JP S61141021A
- Authority
- JP
- Japan
- Prior art keywords
- machine cycle
- information
- system clock
- cycle information
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は複数の処理装置にマシンサイクル情報を設定す
る方式の情報処理システムにおいて。DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to an information processing system in which machine cycle information is set in a plurality of processing devices.
特許、そのマシンサイクル値として複数種類の値を設定
可能な□情報処理システムに好適なマシンサイクル情報
設定方式に関する。This patent relates to a machine cycle information setting method suitable for an information processing system in which a plurality of types of values can be set as the machine cycle value.
〔発明め背景〕 パ
新たにマシンサイクル嶺を追加する方法として1例え
ば特開昭55−20558号公報に記載のように選択情
報忙より複数のモードのシステムクロックから特定のシ
ステムクロックを得る方法がある。[Background of the Invention] As a method for adding a new machine cycle peak, there is a method of obtaining a specific system clock from system clocks in multiple modes using selection information, for example, as described in Japanese Patent Application Laid-Open No. 55-20558. be.
しかし、システムクロックが供給されている装置へこの
選択情報忙対応するマシンサイタル情報を伝達する手段
、マシンサイクル値追加の為の変更の容易性、変更量の
抑制については配′慮されていなかった。However, no consideration was given to the means of transmitting the machine pulse information corresponding to this selection information to the equipment to which the system clock is supplied, the ease of change for adding machine cycle values, and the suppression of the amount of change. .
本発明の目的は、あらかじめ動作可能なマシンサイクル
値に余裕をもたせると共に、複数種類のマシンサイクル
値で動作させることを想定して設計しである情報処理シ
ステムにおいて。An object of the present invention is to provide an information processing system with a margin in advance for machine cycle values that can be operated, and which is designed on the assumption that it will be operated with a plurality of types of machine cycle values.
設計当初とは異“なるマシンサイクル値を追加する場合
に、その変更量を最小限度に抑える手段を提供すること
にある。The purpose of the present invention is to provide a means for minimizing the amount of change when adding a machine cycle value different from the initial design value.
本発明は、設計当初に規定されたマシンサイクル値につ
いてはシステムクロック生成装置内のマシンサイクル情
報を有効として用い、新たにマシンサイクル値が追加さ
れた場合はシステムクロック生成装置内のマシンサイク
ル情報ヲ無効とし代わりにシステム制御装置内の書替え
可能な予備のマシンサイクル情報を用いて、処理装置に
マシンサイクル情報を設定する方式である。The present invention uses the machine cycle information in the system clock generation device as valid for the machine cycle value specified at the beginning of design, and when a new machine cycle value is added, the machine cycle information in the system clock generation device is used. In this method, machine cycle information is set in the processing device by using rewritable spare machine cycle information in the system control device instead of invalidating it.
以下1本発明の一実施例を第1図及び第1表により説明
する。An embodiment of the present invention will be described below with reference to FIG. 1 and Table 1.
s1!1図は、システム制御装置1.システムクロック
生成装置2.及び2台の処理装置3,4で構成され、か
つ、XnS及びYnSの2種類のマシンサイクル値で動
作可能であるよう設計された情報処理システムのブロッ
ク構成を示す。システムクロック生成装置2は処理装置
3,4へ共通のシステムクロック信号20を供給すると
共に、システムクロックの値に対応してシステムクロッ
ク表示情報14の表示ビット15〜17が@1表のよう
に設定されている。s1!1 diagram shows the system control device 1. System clock generator 2. 1 shows a block configuration of an information processing system configured with two processing devices 3 and 4 and designed to be operable with two types of machine cycle values, XnS and YnS. The system clock generation device 2 supplies a common system clock signal 20 to the processing devices 3 and 4, and sets display bits 15 to 17 of the system clock display information 14 according to the value of the system clock as shown in table @1. has been done.
第1表
システム制御装置1はマシンサイクルに閤する情報とし
て、マシンサイクルがXnS及びYnSの場合に対応す
るマシンサイクル情報9〜12より成るマシンサイクル
情報変換テーブル8とマシンサイクルがXnS 、 Y
nS以外の場合和対応するマシンサイクル情報6,7よ
り成る予備のマシンサイクル情報5をもっており、この
内5は書替えが可能なよ5になっている。又、システム
制御装置1は、システムクロック生成装置2からシステ
ムクロック表示情報14を読出す機能及びシステムクロ
ック表示情報14の内容に応じてマシンサイクル情報6
,7.9〜12の内1組のマシンサイクル情報を選択し
て処理装置3,4のマシンサイクル情報保持レジスタ1
8 、19へ書込む機能13をもっている。さらに、処
理装置3゜4はそれぞれマシンサイクル情報保持レジス
タ18 、19の内容を基に動作するように構成されて
いる。Table 1 The system control device 1 has a machine cycle information conversion table 8 consisting of machine cycle information 9 to 12 corresponding to machine cycles of XnS and YnS, and a machine cycle information conversion table 8 of machine cycle information 9 to 12 corresponding to machine cycles of XnS and YnS.
For cases other than nS, there is spare machine cycle information 5 consisting of corresponding machine cycle information 6 and 7, of which 5 is 5 so that it can be rewritten. Further, the system control device 1 has a function of reading out the system clock display information 14 from the system clock generation device 2 and generates machine cycle information 6 according to the contents of the system clock display information 14.
, 7. Select one set of machine cycle information from 9 to 12 and store it in the machine cycle information holding register 1 of the processing units 3 and 4.
It has a function 13 for writing to 8 and 19. Further, the processing units 3 and 4 are configured to operate based on the contents of machine cycle information holding registers 18 and 19, respectively.
マシンサイクル情報を設定する場合の動作は次のとおり
である。まず、システム制御装置1はシステムクロック
生成装置2からシステムクロック表示情報14を読出し
第1表に従っ℃処理装置3及び4用のマシンサイクル情
報を選択する。すなわち表示ビット17の値が00場合
、マシンサイクル情報変換テーブル8が有効であるとし
1表示ビット15の値が1の時マシンサイクル情報9及
び10を、又1表示ビット16の値が1の時マシンサイ
クル情報11及び12を選択する。The operation when setting machine cycle information is as follows. First, the system control device 1 reads out the system clock display information 14 from the system clock generation device 2 and selects machine cycle information for the °C processing devices 3 and 4 according to Table 1. That is, when the value of display bit 17 is 00, machine cycle information conversion table 8 is valid, and when the value of 1 display bit 15 is 1, machine cycle information 9 and 10 is displayed, and when the value of 1 display bit 16 is 1, machine cycle information conversion table 8 is valid. Select machine cycle information 11 and 12.
一方1表示ビット1′Iの値が1の場合、予備のマージ
ンサイクル情報5が有効であるとしマシンサイオル情報
6及び7を選択する。次に、4択したマシンサイクル情
報をそれぞれ処理装置3及び4のマシンサイクル情報保
持レジスタ18及び19へ書込み、マシンサイクル情報
の設定を完了する。On the other hand, if the value of 1 display bit 1'I is 1, it is assumed that the spare margin cycle information 5 is valid, and machine cycle information 6 and 7 are selected. Next, the four selected machine cycle information are written into the machine cycle information holding registers 18 and 19 of the processing devices 3 and 4, respectively, to complete the setting of the machine cycle information.
本実施例によれば、 XnS及びYnS以外のマシンサ
イクル値を新たに追加する場合くは、システムクロック
発生装置2内のシステムクロック発生回路の変更の他&
C,システムクロック表示ビッ−ト17の値を1に設定
し、かつ、追加するマシンサイクル値忙対応する処理装
置3及び4用、のマシンサイクル情報をシステム制御装
置1内の予備マシンサイクル情報6及び7に書込むとい
う変更で済む為、情報処理システム全体の変更量を少な
くすることができるという効果がある。According to this embodiment, when adding new machine cycle values other than XnS and YnS, in addition to changing the system clock generation circuit in the system clock generation device 2, &
C. Set the value of the system clock display bit 17 to 1, and add the machine cycle information to the machine cycle information for the corresponding processing devices 3 and 4 to the spare machine cycle information 6 in the system control device 1. and 7, the amount of changes to the entire information processing system can be reduced.
本発明によれば、設計当初に想定していたマシンサイク
ル値とは異なるマシンサイクル値を新たに追加する場合
、設計変更量を抑えることができるので変更工数低減の
効果がある。また。According to the present invention, when a new machine cycle value different from the machine cycle value assumed at the beginning of the design is added, the amount of design change can be suppressed, which has the effect of reducing the number of man-hours for change. Also.
システム制御装置内の予備のマシンサイクル情報を書替
えることができるので、設定可能なマシンサイクル値の
種類を容易に増やせるという効果がある。さらに、同一
のマシンサイクル値に対してマシンサイクル情報を変更
する必要が生じた場合も容易に対処できるという効果が
ある。Since the spare machine cycle information in the system control device can be rewritten, there is an effect that the types of machine cycle values that can be set can be easily increased. Furthermore, even if it becomes necessary to change machine cycle information for the same machine cycle value, this can be easily handled.
第1図は1本発明の一実施例のブロック構成図である。 1・・・システム制御装置 2・・・システムクロック生成装置 I4・・・システムクロック表示情報 20・・・システムクロック信号。 〕 “、゛ ・J FIG. 1 is a block diagram of an embodiment of the present invention. 1... System control device 2...System clock generation device I4...System clock display information 20...System clock signal. ] “、゛ ・J
Claims (1)
数の処理装置より構成され、システムクロック生成装置
から各処理装置に共通なシステムクロック信号を供給す
ると共にシステム制御装置がシステムクロック値に関す
る情報を各処理装置に書込む情報処理システムにおいて
、システムクロック生成装置内にマシンサイクル情報と
本情報が有効か否かを示す情報を設けると共に、システ
ム制御装置内に予備のマシンサイクル情報を設け、シス
テムクロック生成装置内の情報に対応するマシンサイク
ル情報をシステム制御装置が選択して各処理装置に書込
むことを特徴とするマシンサイクル情報設定方式。1. Consists of a system control device, a system clock generation device, and a plurality of processing devices; the system clock generation device supplies a common system clock signal to each processing device, and the system control device transmits information regarding the system clock value to each processing device. In an information processing system that writes information to A machine cycle information setting method characterized in that a system control device selects machine cycle information corresponding to the information of and writes it to each processing device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59262753A JPS61141021A (en) | 1984-12-14 | 1984-12-14 | Setting system for machine cycle information |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59262753A JPS61141021A (en) | 1984-12-14 | 1984-12-14 | Setting system for machine cycle information |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61141021A true JPS61141021A (en) | 1986-06-28 |
Family
ID=17380105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59262753A Pending JPS61141021A (en) | 1984-12-14 | 1984-12-14 | Setting system for machine cycle information |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61141021A (en) |
-
1984
- 1984-12-14 JP JP59262753A patent/JPS61141021A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60238944A (en) | Storage device for tracing | |
JPS61141021A (en) | Setting system for machine cycle information | |
JPS599117B2 (en) | Storage device | |
JP2725419B2 (en) | Counting circuit | |
JPS5857778B2 (en) | Random number initial value setting method | |
JPS6230461B2 (en) | ||
JP3001545B1 (en) | Vector data processing device | |
JPS6246304A (en) | Programmable controller | |
JPH082756Y2 (en) | Image processing device | |
JPH03139741A (en) | History information storing system | |
JPH04307687A (en) | Memory storage circuit | |
JPS59106005A (en) | Programmable controller | |
JPH02192315A (en) | Pulse generator | |
JPS6360426B2 (en) | ||
JPH081631B2 (en) | DMA controller | |
JPS6231453A (en) | Memory controller | |
JPS63298452A (en) | Tracer circuit | |
JPS6242235A (en) | Virtual stack system | |
JPS581461B2 (en) | Electronics | |
JPS6128107A (en) | Data trace device | |
JPS61157962A (en) | Data transfer device | |
JPH02204861A (en) | Vector data processor | |
JPS62219026A (en) | Register file control system | |
JPS61245250A (en) | Storage device for information hysteresis | |
JPS58203532A (en) | Circuit for generating timing pulse |