JPS61138349A - マイクロプログラム制御型入出力処理装置 - Google Patents
マイクロプログラム制御型入出力処理装置Info
- Publication number
- JPS61138349A JPS61138349A JP26104284A JP26104284A JPS61138349A JP S61138349 A JPS61138349 A JP S61138349A JP 26104284 A JP26104284 A JP 26104284A JP 26104284 A JP26104284 A JP 26104284A JP S61138349 A JPS61138349 A JP S61138349A
- Authority
- JP
- Japan
- Prior art keywords
- control
- microprogram
- stored
- storage device
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、マイクロプログラム制御型入出力処理装置
に関するものである。
に関するものである。
［従来の技術］
従来、この種の装置として第３図に示すようなものがあ
った。図、、において、（１）は制御マイクロプログラ
ムが格納されているＥＰＲＯＭ （ｅｒａｓａｂｌｅｐ
ｒｏｇｒａｍａｂｌｅ ｒｅａｄ ｏｎｌｙ ｍｅ＋５
ｏｒｙ）群、すなわち書き換え可能なＲＯＭ群であり、
（２）は−Ｃ８（ｗｒｉｔａｂｌｅｃｏｎｔｒｏｌ ｓ
ｔｒａｇｅ ） 、 （３）はＥＰＲＯＭ（１）から順
次、制御マイクロプログラムを読み出してきて、 ＷＣ
Ｓ（２）に順次、書き込んで行くためのコントロール部
である。（４）はＥＰＲＯＭ（１）からＷＣＳ（２）へ
制御マイクロプログラムのデータを送るためのデータバ
ス、（５）は入出力処理装置（１０）内の電源をモータ
し、電圧が規定電圧具」二になったときに、電°圧正常
の信号を出力する論理出力信号である。
った。図、、において、（１）は制御マイクロプログラ
ムが格納されているＥＰＲＯＭ （ｅｒａｓａｂｌｅｐ
ｒｏｇｒａｍａｂｌｅ ｒｅａｄ ｏｎｌｙ ｍｅ＋５
ｏｒｙ）群、すなわち書き換え可能なＲＯＭ群であり、
（２）は−Ｃ８（ｗｒｉｔａｂｌｅｃｏｎｔｒｏｌ ｓ
ｔｒａｇｅ ） 、 （３）はＥＰＲＯＭ（１）から順
次、制御マイクロプログラムを読み出してきて、 ＷＣ
Ｓ（２）に順次、書き込んで行くためのコントロール部
である。（４）はＥＰＲＯＭ（１）からＷＣＳ（２）へ
制御マイクロプログラムのデータを送るためのデータバ
ス、（５）は入出力処理装置（１０）内の電源をモータ
し、電圧が規定電圧具」二になったときに、電°圧正常
の信号を出力する論理出力信号である。
次に上記構成の動作について説明する。このシステムの
電源投入後、電圧正常の論理出力信号（５）が出ると、
コントロール部（３）は、ＥＦＲＯＭ（１）群から制御
マイクロプログラムのデータを１ワードづつ順次、読み
出し、データバス（４）を介してＷＣＳ（２）へ順次制
御マイクロプログラムのデータを格納して行く。
電源投入後、電圧正常の論理出力信号（５）が出ると、
コントロール部（３）は、ＥＦＲＯＭ（１）群から制御
マイクロプログラムのデータを１ワードづつ順次、読み
出し、データバス（４）を介してＷＣＳ（２）へ順次制
御マイクロプログラムのデータを格納して行く。
コントロール部（３）は上記動作により、ＥＰＲＯＭ（
１）から目的とする制御マイクロプログラムのデータを
全てＩ！ＩＣ：５（２）へ格納したことをマイクロプロ
、塔・ ダラム転送カウンタの情報（６）から検知すると、シー
ケンスコントロール部（７）に制御を写し、マイクロプ
ログラム制御型入出力処理装置（１０）の制御マイクロ
プログラム初期格納が完了する。
１）から目的とする制御マイクロプログラムのデータを
全てＩ！ＩＣ：５（２）へ格納したことをマイクロプロ
、塔・ ダラム転送カウンタの情報（６）から検知すると、シー
ケンスコントロール部（７）に制御を写し、マイクロプ
ログラム制御型入出力処理装置（１０）の制御マイクロ
プログラム初期格納が完了する。
［発明が解決しようとする問題点］
従来のマイクロプログラム制御型入出力装置は以上のよ
うに構成されているので、該装置内に制御マイクロプロ
グラムを格納しておくためのＥＰＲＯＭ （１）等の不
揮発性メモリ素子群を実装しておかなければならず、ま
た、マイクロプログラムの変更等が生じた場合、ＥＰＲ
ＯＭ （１）等の不揮発性メモリ素子の内容を特殊な装
置を用いて書き換える必要があり、しかもそれを交換す
るために入出力装置の電源、さらにはシステム全体の電
源を切らなければならなくなる場合も多くシステムの稼
動率を低下させるという問題点があった。
うに構成されているので、該装置内に制御マイクロプロ
グラムを格納しておくためのＥＰＲＯＭ （１）等の不
揮発性メモリ素子群を実装しておかなければならず、ま
た、マイクロプログラムの変更等が生じた場合、ＥＰＲ
ＯＭ （１）等の不揮発性メモリ素子の内容を特殊な装
置を用いて書き換える必要があり、しかもそれを交換す
るために入出力装置の電源、さらにはシステム全体の電
源を切らなければならなくなる場合も多くシステムの稼
動率を低下させるという問題点があった。
この発明は、上記のような従来のものの問題点を解消す
るためになされたもので、入出力処理装置内には、制御
マイクロプログラムを格納するＥＰＲＯＭ等の不揮発性
メモリを設けることを不要と、ｔη し、また、制御マイクロプログラムの変更が生じた場合
にも入出力装置ないしはシステム全体の電源を切ること
なく容易にその変更が可能なマイクロプログラム制御型
入出力制御装置を得ることを目的とするものである。
るためになされたもので、入出力処理装置内には、制御
マイクロプログラムを格納するＥＰＲＯＭ等の不揮発性
メモリを設けることを不要と、ｔη し、また、制御マイクロプログラムの変更が生じた場合
にも入出力装置ないしはシステム全体の電源を切ること
なく容易にその変更が可能なマイクロプログラム制御型
入出力制御装置を得ることを目的とするものである。
ｃ問題点を解決するための手段］
この発明にかかるマイクロプログラム制御入出力装置は
、外部記憶装置から入出力処理装置を制御するための制
御マイクロプログラムを主記憶装置へ格納するための制
御マイクロプログラム格納手段と、この手段によって主
記憶装置に格納された制御マイクロプログラムを入出力
装置内のライタブル・コントロール・ストレージ（ＷＣ
Ｓ）へ自動的に格納するための格納手段とを設けたもの
である。
、外部記憶装置から入出力処理装置を制御するための制
御マイクロプログラムを主記憶装置へ格納するための制
御マイクロプログラム格納手段と、この手段によって主
記憶装置に格納された制御マイクロプログラムを入出力
装置内のライタブル・コントロール・ストレージ（ＷＣ
Ｓ）へ自動的に格納するための格納手段とを設けたもの
である。
［作用］
この発明においては、制御マイクロプログラム格納手段
によって外部記憶装置から主記憶装置へ制御マイクロプ
ログラムを格納し、この格納された主記憶装置上に制御
マイクロプログラムを入出力処理装置のライタプル・コ
ントロールφストレージ（ＷＣＳ）に格納手段により自
動的に格納する。
によって外部記憶装置から主記憶装置へ制御マイクロプ
ログラムを格納し、この格納された主記憶装置上に制御
マイクロプログラムを入出力処理装置のライタプル・コ
ントロールφストレージ（ＷＣＳ）に格納手段により自
動的に格納する。
［実施例］
第１図はこの発明の一実施例によるマイクロプログラム
制御型入出力装置の構成を示すブロック図である。
制御型入出力装置の構成を示すブロック図である。
図において、（２１）はフロッピーディスク装置等の外
部記憶装置、 （２５）は主記憶装置、 （２Ｂ）は入
出力処理装置、 （２７）はこの入出力処理装置の制御
を担う制御マイクロプログラムを格納するためのライタ
プル拳コントロール・ストレージ（ＩＩＣ：Ｓ）、（２
１０）または（２１１）は磁気ディスク、磁気テープ等
の他の外部記憶装置、 （３０）は外布記憶装置（２１
）から主記憶装置ｉ！！ｆｆｉ （２５）へ制御マイク
ロプログラムを格納するための制御マイクロプログラム
格納手段、（３１）は主記憶装置（２５）上の制御マイ
クロプログラムを入出力処理装置ｔ （２ｆ３）のＷＣ
Ｓ（２７）へ格納するための格納手段、（３２）は１１
ｃｓ（２７）に格納された制御マイクロプログラムを外
部記憶装置（２２０）または（２１１）へ書き込むため
の書き込み手段、 （３３）は外部記憶装置（２１０）
または（２１１）に書き込まれた制御マイクロプログラ
ムを前記ＷＣ９（２？）上の制御マイクロプログラムが
消失した場合に再格納するための制御マイクロプログラ
ム再格納手段、（３４）は主記憶装置（２５）上に格納
された制御マイクロプログラムの内容を変更するための
編集手段である。
部記憶装置、 （２５）は主記憶装置、 （２Ｂ）は入
出力処理装置、 （２７）はこの入出力処理装置の制御
を担う制御マイクロプログラムを格納するためのライタ
プル拳コントロール・ストレージ（ＩＩＣ：Ｓ）、（２
１０）または（２１１）は磁気ディスク、磁気テープ等
の他の外部記憶装置、 （３０）は外布記憶装置（２１
）から主記憶装置ｉ！！ｆｆｉ （２５）へ制御マイク
ロプログラムを格納するための制御マイクロプログラム
格納手段、（３１）は主記憶装置（２５）上の制御マイ
クロプログラムを入出力処理装置ｔ （２ｆ３）のＷＣ
Ｓ（２７）へ格納するための格納手段、（３２）は１１
ｃｓ（２７）に格納された制御マイクロプログラムを外
部記憶装置（２２０）または（２１１）へ書き込むため
の書き込み手段、 （３３）は外部記憶装置（２１０）
または（２１１）に書き込まれた制御マイクロプログラ
ムを前記ＷＣ９（２？）上の制御マイクロプログラムが
消失した場合に再格納するための制御マイクロプログラ
ム再格納手段、（３４）は主記憶装置（２５）上に格納
された制御マイクロプログラムの内容を変更するための
編集手段である。
第２図は制御マイクロプログラムの各装置への格納手順
を示し、同図において、 （２２）はＩ１０バス、（２
３）は外部記憶装置（２１）の制御装置、（２０はハイ
スピードメモリバス、（２８）は外部記憶装置（２１０
）または（２１１）の特定アドレスに書き込まれた制御
マイクロプログラムをＷＯ２（２７）へ格納するための
ブートストラップローダ（ｂｏｏｔｓｔｒａｐｌｏａｄ
ｅｒ） 、 （２８）は高速バスである。
を示し、同図において、 （２２）はＩ１０バス、（２
３）は外部記憶装置（２１）の制御装置、（２０はハイ
スピードメモリバス、（２８）は外部記憶装置（２１０
）または（２１１）の特定アドレスに書き込まれた制御
マイクロプログラムをＷＯ２（２７）へ格納するための
ブートストラップローダ（ｂｏｏｔｓｔｒａｐｌｏａｄ
ｅｒ） 、 （２８）は高速バスである。
次に上記構成の動作について説明する。まず、システム
立上げ時、外部記憶装置（２１）から制御マイクロプロ
グラム（２１２）をＩ１０バス（２２）、制御装置（２
３）を介して制御マイクロプログラム格納手段（３０）
により主記憶装置（２５）上の特定アドレスに初期格納
（イニシャルローディング）を行う。
立上げ時、外部記憶装置（２１）から制御マイクロプロ
グラム（２１２）をＩ１０バス（２２）、制御装置（２
３）を介して制御マイクロプログラム格納手段（３０）
により主記憶装置（２５）上の特定アドレスに初期格納
（イニシャルローディング）を行う。
次いで、入出力処理装置（２８）にイニシャルマイクロ
プログラムローディング（以下、 ＩＭＰＬと略記する
）の起動をかけると、入出力処理装置（２６）の格納手
段（３１）によって主記憶装置（２５）上に格納された
制御マイクロプログラムが％１ｌＣ９（２？）へ自動的
に格納され入出力処理装置（２Ｂ）は稼動状態に入る。
プログラムローディング（以下、 ＩＭＰＬと略記する
）の起動をかけると、入出力処理装置（２６）の格納手
段（３１）によって主記憶装置（２５）上に格納された
制御マイクロプログラムが％１ｌＣ９（２？）へ自動的
に格納され入出力処理装置（２Ｂ）は稼動状態に入る。
次いで、ｗａｓ（２７）に格納されている制御マイクロ
プログラムのセーブ起動がかけられると、入出力装置（
２６）はＷＯ２（２７）の制御マイクロプログラムによ
って外部記憶装置（２１０）または（２１１）の特定ア
ドレスに書き込み手段（３２）を介して１１Ｃ９（２７
）の制御マイクロプログラム自体を自動的に書き込み、
制御マイクロプログラムのオンラインセーブを行う。こ
こで、一連のシステム立上げ動作が完了する。
プログラムのセーブ起動がかけられると、入出力装置（
２６）はＷＯ２（２７）の制御マイクロプログラムによ
って外部記憶装置（２１０）または（２１１）の特定ア
ドレスに書き込み手段（３２）を介して１１Ｃ９（２７
）の制御マイクロプログラム自体を自動的に書き込み、
制御マイクロプログラムのオンラインセーブを行う。こ
こで、一連のシステム立上げ動作が完了する。
一方、電源異常等の発生によってＷＯ２（２？）に格納
されていた制御マイクロプログラムが消失してしまった
場合には、かかる電源異常が正常に復帰したとき、ブー
トストラップローダ（２８）によって外部記憶装置（２
１０）または（２１１）内に格納されている制御マイク
ロプログラムを自動的にＷＯ２（２７）にＩＭＰＬして
入出力装置（２Ｂ）は自動的に立上がる。
されていた制御マイクロプログラムが消失してしまった
場合には、かかる電源異常が正常に復帰したとき、ブー
トストラップローダ（２８）によって外部記憶装置（２
１０）または（２１１）内に格納されている制御マイク
ロプログラムを自動的にＷＯ２（２７）にＩＭＰＬして
入出力装置（２Ｂ）は自動的に立上がる。
次に、入出力装置（２Ｂ）のＷＯ２（２？）に格納され
ている制御マイクロプログラムに変更が生じた場合□。
ている制御マイクロプログラムに変更が生じた場合□。
には、あらかじめ外部記憶装置（２１）から主記憶跡、
。
。
置（２５）上に格納された制御マイクロプログラムを□
編集手段（３４）を用いて変更し、この変更をし終えた
時点で入出力処理装置（２Ｂ）にＩＭＰＬの起動をかけ
ると、前記システム立上げ時と同様の動作を行ない、入
出力処理装置（２６）を変更した制御マイクロプログラ
ムによって立上げることができる。
編集手段（３４）を用いて変更し、この変更をし終えた
時点で入出力処理装置（２Ｂ）にＩＭＰＬの起動をかけ
ると、前記システム立上げ時と同様の動作を行ない、入
出力処理装置（２６）を変更した制御マイクロプログラ
ムによって立上げることができる。
なお、上記の実施例では、外部記憶装置（２１）から主
記憶装置（２５）上に格納した制御マイクロブ、ロダラ
ムを編集手段（３４）を用いて変更する例を示したが、
入出力処理装置（２Ｂ）のＷＯ２（２７）から目的の制
御マイクロプログラムを主記憶装置（２５）上に格納し
、これに対して編集手段（３４）を用いて変更を行なっ
ても同様の効果が得られる。
記憶装置（２５）上に格納した制御マイクロブ、ロダラ
ムを編集手段（３４）を用いて変更する例を示したが、
入出力処理装置（２Ｂ）のＷＯ２（２７）から目的の制
御マイクロプログラムを主記憶装置（２５）上に格納し
、これに対して編集手段（３４）を用いて変更を行なっ
ても同様の効果が得られる。
［発明の効果］
゛ 以上のように、この発明によれば、制御マイクロプ
ログラムを格納しておくためのＥＰＲＯＭ等の不揮発性
メモリ素子群を実装する必要がなく、また制御マイクロ
プログラムの変更に際してもこれら、″部品を交換す６
必要”＜ 、２１．ｒ％ （７）−ｒ“″″″″′稼動
率を低下させることがない。さらに上記のプログラムの
変更は編集手段のみによって容易かつ効率良く変更する
ことができる等の効果がある。
ログラムを格納しておくためのＥＰＲＯＭ等の不揮発性
メモリ素子群を実装する必要がなく、また制御マイクロ
プログラムの変更に際してもこれら、″部品を交換す６
必要”＜ 、２１．ｒ％ （７）−ｒ“″″″″′稼動
率を低下させることがない。さらに上記のプログラムの
変更は編集手段のみによって容易かつ効率良く変更する
ことができる等の効果がある。
第１図はこの発明の一実施例によるマイクロプログラム
制御聖人、、、出力処理装置の概略構成を示すブロック
図、第２図は上記装置における制御マイクロプログラム
の格納手順を示す説明図、第３図は従来のマイクロプロ
グラム制御型入出力処理装置の概略構成を示すブロック
図である。 図において、 （２１）は外部記憶装置、 （２５）は主記憶装置、 （２６）は入出力処理装置、 （２？）はライタブル・コントロール・ストレージ（Ｗ
ＣＳ）、 （２８）はブーストラップローダ、 （３０）は制御マイクロプログラム格納手段、（３１）
は格納手段、 （３２）は書き込み手段 （３３）は制御マイクロプログラム再格納手段、（３４
）は編集手段、 （２１０）、（２１１）は外部記憶装置である。 なお、図中同一符号は同一、又は相当部分を示す。 代 理 人 大 岩 増 雄第３図 手続補正書（自発）′ ２、発明の名称 ・マイ
クロプログラム制御型入出力処理装置′３．補正をする
者 名 称 （６０１）三菱電機株式会社５、補正の対象 明細書の特許請求の範囲の欄、及び発明の詳細な説明６
、補正の内容 （１）明細書の特許請求の範囲を別紙の通り補正する。 （２）明細書第３頁第８行の「電源をモータ」という記
載を「電源をモニタ」と補正する。 （３）明細書第９頁第８行ないし第９行の「プログラム
を編集手段」という記載を「プログラムをソフトウェア
の編集手段」と補正する。 （４）明細書第９頁第１５行ないし第１６行の「プログ
ラムを編集手段」という記載を「プログラムをソフトウ
ェアの編集手段」と補正する。 （５）明細書第９頁第１９行の「これに対して編集手段
」という記載を「これに対してソフトウェアの編集手段
」と補正する。 （６）明細書第１Ｏ頁第８行の「変更は編集手段」とい
う記載を「変更はソフトウェアの編集手段」と補正する
。 ７、添付書類の目録 補止後の特許請求の範囲を記載した書面 ！道具 上 補正後の特許請求の範囲を記載した書面（１）フロ・ン
ピーディスク装置等の外部記憶装置から入出力処理装置
を制御するための制御マイクロプログラムを主記憶装置
へ格納するための制御マイクロプログラム格納手段と、
この格納手段によって主記憶装置に格納された制御マイ
クロプログラムを入出力装置内のライタブル・コントロ
ール・ストレージ（ＷＯ２）へ自動的に格納するための
格納手段とを有することを特徴とするマイクロプログラ
ム制御型入出力処理装置。 （２）前記主記憶装置に格納された制御マイクロプログ
ラムの内容はソフトウェアの編集手段によって変更可能
なことを特徴とする特許請求の範囲第１項記載のマイク
ロプログラム制御型入出力処理装置。 （３）前記格納手段によってライタプルΦコントロール
・ストレージ（ＷａＳ）に格納された制御マイクロプロ
グラムは、書き込み手段によって、磁気ディスク、磁気
テープ等の外部記憶装置に自動的に書き込まれることを
特徴とする特許請求の範囲第１項または第２項記載のマ
イクロプログラム制御型入出力処理装置。 （４）前記書き込み手段によって他の外部記憶装置に書
き込まれた制御マイクロプログラムは、前記ライタブル
・コントロール・ストレージ（ＷａＳ）に格納された制
御マイクロプログラムが消失したときに制御マイクロプ
ログラム再格納手段によって自動的に再格納されること
を特徴とする特許請求の範囲第３項記載のマイクロプロ
グラム制御型入出力処理装置。
制御聖人、、、出力処理装置の概略構成を示すブロック
図、第２図は上記装置における制御マイクロプログラム
の格納手順を示す説明図、第３図は従来のマイクロプロ
グラム制御型入出力処理装置の概略構成を示すブロック
図である。 図において、 （２１）は外部記憶装置、 （２５）は主記憶装置、 （２６）は入出力処理装置、 （２？）はライタブル・コントロール・ストレージ（Ｗ
ＣＳ）、 （２８）はブーストラップローダ、 （３０）は制御マイクロプログラム格納手段、（３１）
は格納手段、 （３２）は書き込み手段 （３３）は制御マイクロプログラム再格納手段、（３４
）は編集手段、 （２１０）、（２１１）は外部記憶装置である。 なお、図中同一符号は同一、又は相当部分を示す。 代 理 人 大 岩 増 雄第３図 手続補正書（自発）′ ２、発明の名称 ・マイ
クロプログラム制御型入出力処理装置′３．補正をする
者 名 称 （６０１）三菱電機株式会社５、補正の対象 明細書の特許請求の範囲の欄、及び発明の詳細な説明６
、補正の内容 （１）明細書の特許請求の範囲を別紙の通り補正する。 （２）明細書第３頁第８行の「電源をモータ」という記
載を「電源をモニタ」と補正する。 （３）明細書第９頁第８行ないし第９行の「プログラム
を編集手段」という記載を「プログラムをソフトウェア
の編集手段」と補正する。 （４）明細書第９頁第１５行ないし第１６行の「プログ
ラムを編集手段」という記載を「プログラムをソフトウ
ェアの編集手段」と補正する。 （５）明細書第９頁第１９行の「これに対して編集手段
」という記載を「これに対してソフトウェアの編集手段
」と補正する。 （６）明細書第１Ｏ頁第８行の「変更は編集手段」とい
う記載を「変更はソフトウェアの編集手段」と補正する
。 ７、添付書類の目録 補止後の特許請求の範囲を記載した書面 ！道具 上 補正後の特許請求の範囲を記載した書面（１）フロ・ン
ピーディスク装置等の外部記憶装置から入出力処理装置
を制御するための制御マイクロプログラムを主記憶装置
へ格納するための制御マイクロプログラム格納手段と、
この格納手段によって主記憶装置に格納された制御マイ
クロプログラムを入出力装置内のライタブル・コントロ
ール・ストレージ（ＷＯ２）へ自動的に格納するための
格納手段とを有することを特徴とするマイクロプログラ
ム制御型入出力処理装置。 （２）前記主記憶装置に格納された制御マイクロプログ
ラムの内容はソフトウェアの編集手段によって変更可能
なことを特徴とする特許請求の範囲第１項記載のマイク
ロプログラム制御型入出力処理装置。 （３）前記格納手段によってライタプルΦコントロール
・ストレージ（ＷａＳ）に格納された制御マイクロプロ
グラムは、書き込み手段によって、磁気ディスク、磁気
テープ等の外部記憶装置に自動的に書き込まれることを
特徴とする特許請求の範囲第１項または第２項記載のマ
イクロプログラム制御型入出力処理装置。 （４）前記書き込み手段によって他の外部記憶装置に書
き込まれた制御マイクロプログラムは、前記ライタブル
・コントロール・ストレージ（ＷａＳ）に格納された制
御マイクロプログラムが消失したときに制御マイクロプ
ログラム再格納手段によって自動的に再格納されること
を特徴とする特許請求の範囲第３項記載のマイクロプロ
グラム制御型入出力処理装置。
Claims (4)
- （１）フロッピーディスク装置等の外部記憶装置から入
出力処理装置を制御するための制御マイクロプログラム
を主記憶装置へ格納するための制御マイクロプログラム
格納手段と、この格納手段によって主記憶装置に格納さ
れた制御マイクロプログラムを入出力装置内のライタブ
ル・コントロール・ストレージ（ＷＣＳ）へ自動的に格
納するための格納手段とを有することを特徴とするマイ
クロプログラム制御型入出力処理装置。 - （２）前記主記憶装置に格納された制御マイクロプログ
ラムの内容は編集手段によって変更可能なことを特徴と
する特許請求の範囲第１項記載のマイクロプログラム制
御型入出力処理装置。 - （３）前記格納手段によってライタブル・コントロール
・ストレージ（ＷＣＳ）に格納された制御マイクロプロ
グラムは、書き込み手段によって、磁気ディスク、磁気
テープ等の他の外部記憶装置に自動的に書き込まれるこ
とを特徴とする特許請求の範囲第１項または第２項記載
のマイクロプログラム制御型入出力処理装置。 - （４）前記書き込み手段によって他の外部記憶装置に書
き込まれた制御マイクロプログラムは、前記ライタブル
・コントロール・ストレージ（ＷＣＳ）に格納された制
御マイクロプログラムが消失したときに制御マイクロプ
ログラム再格納手段によって自動的に再格納されること
を特徴とする特許請求の範囲第３項記載のマイクロプロ
グラム制御型入出力処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26104284A JPS61138349A (ja) | 1984-12-11 | 1984-12-11 | マイクロプログラム制御型入出力処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26104284A JPS61138349A (ja) | 1984-12-11 | 1984-12-11 | マイクロプログラム制御型入出力処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61138349A true JPS61138349A (ja) | 1986-06-25 |
Family
ID=17356243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26104284A Pending JPS61138349A (ja) | 1984-12-11 | 1984-12-11 | マイクロプログラム制御型入出力処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61138349A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04104318A (ja) * | 1990-08-23 | 1992-04-06 | Nippon Steel Corp | 静止型補助記憶装置 |
-
1984
- 1984-12-11 JP JP26104284A patent/JPS61138349A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04104318A (ja) * | 1990-08-23 | 1992-04-06 | Nippon Steel Corp | 静止型補助記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4713867B2 (ja) | メモリコントローラ，メモリ装置及びメモリコントローラの制御方法 | |
| KR20040075051A (ko) | 플래시 메모리 디바이스, 플래시 메모리 명령어 추상화방법 및 컴퓨터 프로그램 제품 | |
| JPS61138349A (ja) | マイクロプログラム制御型入出力処理装置 | |
| JPH01235075A (ja) | ディスクメモリ制御装置 | |
| JPH02214156A (ja) | 不揮発性半導体装置 | |
| JP2010113630A (ja) | シリアルバスシステム | |
| JPS5856165A (ja) | レコ−ド更新方式 | |
| JPH06180674A (ja) | データ記憶装置 | |
| JPH03158184A (ja) | 制御プログラムによつて動作するミシン | |
| JPS62125452A (ja) | 記憶装置のデ−タバツクアツプ方式 | |
| JPS6329861A (ja) | Ｉｐｌ制御方式 | |
| JP3166659B2 (ja) | 記憶装置 | |
| JPS61147358A (ja) | 初期プログラムロ−デイング回路 | |
| JP2853593B2 (ja) | ダウンロード装置 | |
| JPH0728707A (ja) | 不揮発性メモリのデ−タ保護方法 | |
| JPH04243427A (ja) | 情報処理システム | |
| JPH0496122A (ja) | 情報処理装置 | |
| JPS59111501A (ja) | シ−ケンスコントロ−ラ | |
| JPH02189694A (ja) | マイクロコンピュータ | |
| JPH01111239A (ja) | エラー表示方式 | |
| JPH0371252A (ja) | 出力端末装置 | |
| JPS61115155A (ja) | 情報処理装置の制御方式 | |
| JPH0833838B2 (ja) | コンピユ−タシステム | |
| JPS58141491A (ja) | バブルメモリのデ−タ保護方式 | |
| JPS61100849A (ja) | 記憶装置 |