JPS6113660A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6113660A JPS6113660A JP59133168A JP13316884A JPS6113660A JP S6113660 A JPS6113660 A JP S6113660A JP 59133168 A JP59133168 A JP 59133168A JP 13316884 A JP13316884 A JP 13316884A JP S6113660 A JPS6113660 A JP S6113660A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- injector
- conductivity type
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims 5
- 238000009792 diffusion process Methods 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 2
- 239000012535 impurity Substances 0.000 abstract description 4
- 230000003190 augmentative effect Effects 0.000 abstract 1
- 230000003028 elevating effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
- H01L27/0233—Integrated injection logic structures [I2L]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Element Separation (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は集積注入論理素子に関し、とくにその実効電流
利得の向上と消費電力増加の防止を同時に実現した素子
構造に関するものである。
利得の向上と消費電力増加の防止を同時に実現した素子
構造に関するものである。
従来の装置は特公昭５５−４１５３３号に記載のように
集積注入論理素子（Ｉｎｔｅｇｒａｔｅｄ Ｉｎｊｅｃ
ｔｌｏｎＬｏｇｌｃ ：以下、Ｉ’Ｌ素子と略記）にお
いて、ラテラルＰＮＰトランジスタのエミッタ部を２０
層とする構造となっておりＩ”Ｌ 素子の低消費電力化
を達成していた。しかし、Ｉ”Ｌ 素子の実効電流利得
の向上についてはとくに配慮されていなかつた。
集積注入論理素子（Ｉｎｔｅｇｒａｔｅｄ Ｉｎｊｅｃ
ｔｌｏｎＬｏｇｌｃ ：以下、Ｉ’Ｌ素子と略記）にお
いて、ラテラルＰＮＰトランジスタのエミッタ部を２０
層とする構造となっておりＩ”Ｌ 素子の低消費電力化
を達成していた。しかし、Ｉ”Ｌ 素子の実効電流利得
の向上についてはとくに配慮されていなかつた。
本発明の目的は、Ｉ”Ｌ素子の利得を向上すると同時に
低消費電力化を可能にする素子構造を提供するものであ
る。
低消費電力化を可能にする素子構造を提供するものであ
る。
本発明は、従来のＩ”Ｌ 素子のベース電流成分のうち
、インジェクタ戻り電流の占める割合が大きいことによ
り、ラテラルＰＮＰトランジスタのベース部に相当する
Ｎ層を高濃度化してインジェクタ戻り電流を低減し、か
つ逆ＮＰＮトランジスタのベースには十分な駆動電流を
供給すべくインジェクタを高濃度化している。これによ
り電流利得の向上を消費電力を増大させることなく実現
することができる。
、インジェクタ戻り電流の占める割合が大きいことによ
り、ラテラルＰＮＰトランジスタのベース部に相当する
Ｎ層を高濃度化してインジェクタ戻り電流を低減し、か
つ逆ＮＰＮトランジスタのベースには十分な駆動電流を
供給すべくインジェクタを高濃度化している。これによ
り電流利得の向上を消費電力を増大させることなく実現
することができる。
まず、本発明者等が行なった実験について述べる。第１
図の結線で示されるベース電流Ｉｎは、Ｉｎ＝Ｉｍｏ＋
Ｉつ＋Ｉｎ。と書くことができる。ここでＩｍｏは本来
の逆ＮＰＮトランジスタのベース電流である。１．はベ
ース６３から接地状態のインジェクタ６２へ流出する不
要電流成分であり、インジェクタもどり電流である。■
ＩＩＣはＩ”Ｌ のカラー７４の下を通って外部へ流出
する不要電流成分で、カラー通過電流である。本発明者
等は従来構造Ｉ”Ｌ について解析計算と測定実験を行
なってこれらの成分の割合を求めた。その結果■。
図の結線で示されるベース電流Ｉｎは、Ｉｎ＝Ｉｍｏ＋
Ｉつ＋Ｉｎ。と書くことができる。ここでＩｍｏは本来
の逆ＮＰＮトランジスタのベース電流である。１．はベ
ース６３から接地状態のインジェクタ６２へ流出する不
要電流成分であり、インジェクタもどり電流である。■
ＩＩＣはＩ”Ｌ のカラー７４の下を通って外部へ流出
する不要電流成分で、カラー通過電流である。本発明者
等は従来構造Ｉ”Ｌ について解析計算と測定実験を行
なってこれらの成分の割合を求めた。その結果■。
のうち、Ｉｓが約５０％＠Ｉｍｃ＋が約３０％を占めて
おり、本来のベース電流Ｉ ｎｏとしては全体の約２０
％しか有効利用されないことがわかった。したがって、
Ｉ”Ｌ素子のコレクタ直下のＮ一層３の濃度を高めなく
ても、工、とＩｓ。を低減するためのＮ層１００をイン
ジェクタのＮ一部とカラー下に設ければ有効であると考
えられることがわかった。
おり、本来のベース電流Ｉ ｎｏとしては全体の約２０
％しか有効利用されないことがわかった。したがって、
Ｉ”Ｌ素子のコレクタ直下のＮ一層３の濃度を高めなく
ても、工、とＩｓ。を低減するためのＮ層１００をイン
ジェクタのＮ一部とカラー下に設ければ有効であると考
えられることがわかった。
しかし、Ｎ層１００を設けただけでは、インジェクタ６
２からベース６３へ供給する電流も減少し消費電力の増
大する問題が発生する。そのためインジェクタ６２を高
濃度化してベースに供給する電流を低下させない構造と
するものである。
２からベース６３へ供給する電流も減少し消費電力の増
大する問題が発生する。そのためインジェクタ６２を高
濃度化してベースに供給する電流を低下させない構造と
するものである。
第２図は本発明の第１の実施例を示す断面構造略図であ
る。前記のＩｔとＩ１５を低減するためのＮ層１００を
表面からの拡散で形成した。これにより実効電流利得が
向上する。Ｎ層１００はインジェクタ部（６４と６３の
間）およびカラー７４の下の近傍に形成した。Ｎ層１０
０は、不純物濃度をＮ一層３より大きくし、２層６３や
、Ｎ９層７３．７４よりも小さく設定することにより、
通常の不純物拡散により容易に形成できる。本構造では
コレクタ直下にはＮ層１００が無いのでＮ層１００の不
純物濃度がばらついてもＩ”Ｌ 素子のベース幅（７３
と３の間隔）が変動せず、均一な特性が得られる。さら
にインジェクタを２１層６４とすることにより消費電力
の増大を防止している。
る。前記のＩｔとＩ１５を低減するためのＮ層１００を
表面からの拡散で形成した。これにより実効電流利得が
向上する。Ｎ層１００はインジェクタ部（６４と６３の
間）およびカラー７４の下の近傍に形成した。Ｎ層１０
０は、不純物濃度をＮ一層３より大きくし、２層６３や
、Ｎ９層７３．７４よりも小さく設定することにより、
通常の不純物拡散により容易に形成できる。本構造では
コレクタ直下にはＮ層１００が無いのでＮ層１００の不
純物濃度がばらついてもＩ”Ｌ 素子のベース幅（７３
と３の間隔）が変動せず、均一な特性が得られる。さら
にインジェクタを２１層６４とすることにより消費電力
の増大を防止している。
第３図は本発明第２の実施例を示す断面構造略図である
。Ｉ”Ｌ素子のコレクタ形成箇所だけを除いた、工３Ｌ
形成島領域全てにＮ層１００を形成する。これにより第
１の実施例と同様の効果を得る。また第１の実施例同様
に２０層６４により消費電力の増大を防止している。
。Ｉ”Ｌ素子のコレクタ形成箇所だけを除いた、工３Ｌ
形成島領域全てにＮ層１００を形成する。これにより第
１の実施例と同様の効果を得る。また第１の実施例同様
に２０層６４により消費電力の増大を防止している。
第４図は本発明第３の実施例を示す断面構造略図である
。本構造は溝分離Ｉ”Ｌ 素子に、Ｎ層１００を設けた
ものである。ＮＰＮトランジスタ１０００とＩ”Ｌ 素
子２０００を１つのＩＣチップ上に集積し、溝４１と２
層５でＮＰＮトランジスタの分離領域を形成し、溝４２
でＩ”Ｌ のカラーを形成する。本実施例においても同
様の効果が得られる。
。本構造は溝分離Ｉ”Ｌ 素子に、Ｎ層１００を設けた
ものである。ＮＰＮトランジスタ１０００とＩ”Ｌ 素
子２０００を１つのＩＣチップ上に集積し、溝４１と２
層５でＮＰＮトランジスタの分離領域を形成し、溝４２
でＩ”Ｌ のカラーを形成する。本実施例においても同
様の効果が得られる。
第５図は本発明第４の実施例を示す断面構造略図である
。本構造は第４図の構造に加えて、Ｉ”Ｌ部２０００の
厚さをエツチング等により減したものである。これによ
りＩ”Ｌ 素子のインジェクタとベースの下側のＮ一層
３の厚さを、ＮＰＮトランジスタよりも実質的に薄くで
きる。このためＩ”Ｌ素子を高速化できる。本構造によ
りベース幅の変動バラツキを受けずにＩ”Ｌ素子の高利
得化、高速化が達成できる。
。本構造は第４図の構造に加えて、Ｉ”Ｌ部２０００の
厚さをエツチング等により減したものである。これによ
りＩ”Ｌ 素子のインジェクタとベースの下側のＮ一層
３の厚さを、ＮＰＮトランジスタよりも実質的に薄くで
きる。このためＩ”Ｌ素子を高速化できる。本構造によ
りベース幅の変動バラツキを受けずにＩ”Ｌ素子の高利
得化、高速化が達成できる。
なお、第６図（ａ）、（ｂ）に示すように実 ゛施例
に示したインジェクタ６４のＰ０層は従来のＰ形拡散層
６２を組み合わせた構造にしても同様の効果がある。
に示したインジェクタ６４のＰ０層は従来のＰ形拡散層
６２を組み合わせた構造にしても同様の効果がある。
以上により本発明によればＩ”Ｌ素子のベース幅変動バ
ラツキをふやすことなく、Ｉ”Ｌ素子の高利得化と低消
費電力化が同時に達成できる効果を有する。また、ＮＰ
Ｎ トランジスタ等の通常バイポーラ素子とＩ”Ｌ 素
子を同一チップ上に集積した場合、通常バイポーラ素子
の耐圧を低下させずに上記の特徴を実現する効果を有す
る。
ラツキをふやすことなく、Ｉ”Ｌ素子の高利得化と低消
費電力化が同時に達成できる効果を有する。また、ＮＰ
Ｎ トランジスタ等の通常バイポーラ素子とＩ”Ｌ 素
子を同一チップ上に集積した場合、通常バイポーラ素子
の耐圧を低下させずに上記の特徴を実現する効果を有す
る。
第１図は従来構造Ｉ”Ｌ のベース電流成分の説明する
ための装置の断面図、第２図は本発明筒１の実施例を示
す断面構造図、第３図は本発明筒２の実施例を示す断面
構造図、第４図は本発明筒３の実施例を示す断面構造図
、第５図は本発明筒４の実施例を示す断面構造図、第６
図は本発明におけるＩ ２Ｌ のインジェクタ部の拡大
断面構造図である。１・・・Ｐ−基板、２・・・Ｎ０埋
込層、３・・・Ｎ−エピタキシャル層、５・・・アナロ
グ素子の分離領域のチャネルストッパとなるＰ層、８・
・・絶縁体層、９・・・配線金属、４１・・・アナログ
素子の分離領域を形成する溝、４２・・・Ｔ ” Ｌ素
子のカラーを形成する溝、６］・・・Ｎ Ｐ Ｎ トラ
ンジスタのベースとなるＰ層、６２・・・Ｉ２Ｌ ＪＦ
ＩのインジェクタとなるＰ層、６３・・・■２Ｌのベー
スとなるＰ層、６４・・・Ｉ”Ｌのインジェクタとなろ
２０層、７１・・・ＮＰＮ）ランジスタのエミッタとな
るＮ１層、７２・・・ＮＰＮトランジスタのコレクタと
なるＮ９層、７３・・・Ｉ”ＬのコレクタとなるＮ１層
、７４・・・Ｉ ２ＬのカラーとなるＮ０層、７５・・
・接地端子用Ｎ層層、１００・・・無効ホール電流阻止
領域となるＮ層、１０００・・・ＮＰＮ第 １ 図 ■ ２ 図 ′ｆＪ ３ 図 第４図
ための装置の断面図、第２図は本発明筒１の実施例を示
す断面構造図、第３図は本発明筒２の実施例を示す断面
構造図、第４図は本発明筒３の実施例を示す断面構造図
、第５図は本発明筒４の実施例を示す断面構造図、第６
図は本発明におけるＩ ２Ｌ のインジェクタ部の拡大
断面構造図である。１・・・Ｐ−基板、２・・・Ｎ０埋
込層、３・・・Ｎ−エピタキシャル層、５・・・アナロ
グ素子の分離領域のチャネルストッパとなるＰ層、８・
・・絶縁体層、９・・・配線金属、４１・・・アナログ
素子の分離領域を形成する溝、４２・・・Ｔ ” Ｌ素
子のカラーを形成する溝、６］・・・Ｎ Ｐ Ｎ トラ
ンジスタのベースとなるＰ層、６２・・・Ｉ２Ｌ ＪＦ
ＩのインジェクタとなるＰ層、６３・・・■２Ｌのベー
スとなるＰ層、６４・・・Ｉ”Ｌのインジェクタとなろ
２０層、７１・・・ＮＰＮ）ランジスタのエミッタとな
るＮ１層、７２・・・ＮＰＮトランジスタのコレクタと
なるＮ９層、７３・・・Ｉ”ＬのコレクタとなるＮ１層
、７４・・・Ｉ ２ＬのカラーとなるＮ０層、７５・・
・接地端子用Ｎ層層、１００・・・無効ホール電流阻止
領域となるＮ層、１０００・・・ＮＰＮ第 １ 図 ■ ２ 図 ′ｆＪ ３ 図 第４図
Claims (2)
- １．エミッタ領域となる第１導電形半導体層上の表面部
分に設けられた第２導電形インジェクタ領域と、同じく
表面部分のインジェクタ領域近傍に設けられた第２導電
形ベース領域と、ベース領域内の表面部分に設けられた
高濃度の第１導電形コレクタ領域と、ベース領域の周囲
を囲んで表面部分に配置された高濃度第１導電形層もし
くは溝もしくは絶縁物から成るカラー領域とで形成され
る集積注入論理素子において、少なくともインジェクタ
領域とベース領域の間の領域およびカラー領域の下側と
その近傍の領域に、ベース領域の濃度より低濃度で第１
導電形半導体層より高濃度の第１導電形拡散層を設け、
さらにインジェクタ領域をベース領域より高濃度の第２
導電形層で形成し、かつコレクタ領域の直下にはその第
１導電形拡散層を設けないことを特徴とする集積注入論
理素子を有する半導体装置。 - ２．ＮＰＮトランジスタと集積注入論理素子を同一チッ
プ上に形成し、溝と第２導電形層を用いてＮＰＮトラン
ジスタの分離領域を形成し、溝を用いて集積注入論理素
子のカラー領域を形成することを特徴とする特許請求範
囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59133168A JPS6113660A (ja) | 1984-06-29 | 1984-06-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59133168A JPS6113660A (ja) | 1984-06-29 | 1984-06-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6113660A true JPS6113660A (ja) | 1986-01-21 |
Family
ID=15098267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59133168A Pending JPS6113660A (ja) | 1984-06-29 | 1984-06-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6113660A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6326045A (ja) * | 1986-06-20 | 1988-02-03 | アメリカン テレフオン アンド テレグラフ カムパニ− | デジタル ブロツク マルチプレクサ |
-
1984
- 1984-06-29 JP JP59133168A patent/JPS6113660A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6326045A (ja) * | 1986-06-20 | 1988-02-03 | アメリカン テレフオン アンド テレグラフ カムパニ− | デジタル ブロツク マルチプレクサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6507085B2 (en) | Semiconductor device comprising diode | |
| US4717940A (en) | MIS controlled gate turn-off thyristor | |
| US4117507A (en) | Diode formed in integrated-circuit structure | |
| US8916931B2 (en) | LDMOS semiconductor device with parasitic bipolar transistor for reduced surge current | |
| JP5092312B2 (ja) | ダイオード | |
| JP2002158348A (ja) | 半導体装置 | |
| US3990092A (en) | Resistance element for semiconductor integrated circuit | |
| US8188568B2 (en) | Semiconductor integrated circuit | |
| US5932898A (en) | Integrated inductive load snubbing device | |
| EP0757389B1 (en) | High voltage driver circuit for inductive loads | |
| JPS6113660A (ja) | 半導体装置 | |
| US8008733B2 (en) | Semiconductor device having a power cutoff transistor | |
| US4599635A (en) | Semiconductor integrated circuit device and method of producing same | |
| JPS6197858A (ja) | 半導体装置 | |
| US6198154B1 (en) | PNP lateral bipolar electronic device | |
| JPH05243509A (ja) | 半導体装置 | |
| JPH04139758A (ja) | 半導体装置およびその製造方法 | |
| US6034561A (en) | Integrated inductive load snubbing device | |
| CN118380462B (zh) | 硅控整流器结构 | |
| JPH0447463B2 (ja) | ||
| JPS59198749A (ja) | 相補形電界効果トランジスタ | |
| JPS6331110B2 (ja) | ||
| JPS5989455A (ja) | 半導体装置 | |
| JPS61154158A (ja) | 半導体集積回路装置 | |
| JPH0416443Y2 (ja) |