JPS61135246A - 回線切替回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は回線切替回路に関し、特に、ディジタル多重化
信号を複数系列に分けて伝送するディジタル無線伝送回
線において、現用および予備の両システム間の回線切替
を、ビット系列の誤り無しに行う回線切替回路に関する
。

（従来の技術） 一般に、多値ＱＡＭ（直交振幅変調）方式等によるディ
ジタル無線伝送回線においては、回線の保守運用上の対
応策、または電波伝ばん経路における選択性フェーディ
ングによる伝送品質劣化の障害対策として、複数の現用
システムに対して予備システムが１系統備えられており
、上述の対策に応じて、現用および予備の両システム間
の回線切替が適時に行われている。このように現用シス
テムと予備システムとの切替を行う回線切替回路として
は、従来、送信端間側の予備システムに、現用システム
と予備システムの送信信号を切替える手段を備え、受信
端局側の予備システムに受信信号分配手段を、同じく現
用システムに受信信号同期切替手段を備えている（山後
他：　４１５ＧＨｚ帯２０ＱＭｂ／ｌｉディジタル無線
方式用回線切替装置、昭和５８年度電気通信学会総合全
国大会、ＰＰ８−４６参照）。

第６図に示されるのは、従来の回線切替回路を用いてい
るディジタル無線伝送回線の、送信および受信の両端局
の主要部を示すブロック図で、現用システムがｋ（ｌよ
り大きい整数）系統より成る場合の１例である。第６図
において、ｋ系統のディジタル多重化信号は、正常運用
時においては、それぞれ分岐回路３１−１〜３１−に、
　　符号変換回路３４−１〜３４−に、送信信号処理回
路３５−１〜３５−におよび送信信号分配回路３７−１
〜３７−ｋを経由し、所定の変調送信系を介して受信端
局側に送られ、受信端局側においては、所定の受信復調
系を介して復調される各現用システムのディジタル信号
は、それぞれフレーム同期回路３８−１〜３８−に、　
　同期切替回路４０−１〜４０−に、受信信号処理回路
４１−１〜４１−に、符号変換回路４２−１〜４２−ｋ
ｊ？Ａび切替回路４３−１〜４３−ｋを経由して、対応
するディジタル多重変換端局装置に出力される。また、
予備システムについては、送信端局側のパイロット発生
回路３３において生成されるパイロット信号が、切替回
路３２−１〜３２−に、符号変換回路３４、送信信号処
理回路３５および送信信号切替回路３６を経由し、所定
の変調送信系を介して受信端局側に送られ、受信端局側
において、フレーム同期回路３８、受信信号分岐回路３
９、受信信号処理回路４１、符号変換回路４２および切
替回路４３−１〜４３−ｋを経由し、パイロット検出回
路４４に入力されて検出される。

現用システムの保守運用、または無線回線障害等の要因
によって、現用システムを予備システムに切替える場合
には、第６図において、例えば、送信信号分配回路３７
−１から予備システムの送信信号切替回路３６に送られ
て来ている現用システムのディジタル信号は、送信信号
切替回路３６において、前記パイロット信号の代りに予
備システムに乗せられ、所定の予備システムの変調送信
系を介して受信端局側に送られる。受信側においては、
回線切替の対象である現用システムのディジタル信号が
、フレーム同期回路３８−１を経由して同期切替回路４
０−１に入力され、前述の予備システム経由のディジタ
ル多重化信号も、フレーム同期回路３８および受信信号
分配回路３９を経由して同期切替回路４０−１・に人力
さｎる。同期切替回路４０−１においては、前述の現用
および予備両システムの無線回線経由のディジタル信号
のビット情報が、現用システム経由のディジタル信号を
基準として比較され、両者のビット情報が一致する時点
において現用システムから予備システムに対する回線切
替が行われる。かくして、予備システムの無線回線経由
のディジタル信号が、同期切替回路４０−１、受信信号
処理回路４１−１、符号変換回路４２−１および切替回
路４３−１を経由して、所定のディジタル多重変換端局
装置に出力される。

また、送信端局側における符号変換回路３４−１１、送
信信号処理回路３５−１および送信信号分配回路３７−
１、受信端局側における同期切替回路４０−１、受信信
号処理回路４１−１および符号変換回路４２−１のいず
れかに機器障害が発生した場合には、切替回路３２−１
が切替えられて、分岐回路３１−１において分岐された
ディジタル多重化信号が、パイロット信号の代りに予備
システムの符号変換回路３４に入力され、以下送信信号
処理回路３４、送信信号処理回路３５および送信信号切
替回路３６を経由して、受信端局側に送られる。受信端
局側においては、予備システム経由のディジタル信号は
、７レ一ム同期回路３８、受信信号分配回路３９、受信
信号処理回路４１および符号変換回路４２を経由して切
替回路４３−１に入力され、切替回路４３−１における
回路切替作用を介して、所定のディジタル多重変換装置
に出力される。

（発明が解決しようとする問題点） 上述の回線切替回路（第６図における同期切替回路４０
−１〜４Ｏ−ｋ）を用いるディジ蓬ル無線伝送回線にお
いては、送信端局側において現用および予備の両システ
ム間の回線切替用の送信信号切替回路を予備システムに
備え、且つ、各現用システムにそれぞれ送信信号分配回
路を備えることが必要となり、送信端局側の回路構成が
複雑化して装置規模が拡大するという問題があるだけで
はなく、機能的にも、現用および予備の両システム間の
切替制御作用が複雑であるため、送信端局側の送信信号
切替回路による切替作用にともなりて、受信端局側の予
備システムのフレーム同期回路において７レーム同期外
れが生起し、回線切°替に要する時間が比較的長くなり
、回線効率を劣化させるという欠点がある。しかも、デ
ィジタル無線伝送回線において、変調方式に対応して前
記ディジタル信号をＭ系列に分けて伝送する場合には、
前記欠点を排除するために、Ｍ系列のディジタル信号列
を速度変換前に無線回線における伝搬径路の変動に起因
する現用予備両系統間の無瞬断切替切替範囲を広げるた
めのＮ分周するととくより対策しようとすると、前述の
送信端局側におけるＭ系列変換時において生起するディ
ジタル信号列の位相の不確定性に加えて、Ｎ分周作用に
ともなう位相の不確定も生起し、この位相の不確定のた
めに、現用および予備の回線切替にともない、切替対象
のディジタル信号列に符号誤りが発生し、前記ディジタ
ル無線伝送回線における回線障害要因となるという問題
がある。第３図（ａ）　、　（ｂ）　、　（（り　、　
（ｄ）および（ｅ）に示されるのは、上述のＭ＝４の場
合における４系列変換時において、第３図（ａ）Ｋ示さ
れるｍ（１より大きい整数）ビット構成の１系列のディ
ジタル信号に対して、第３図（ｂ）　、　（ｅ）　、　
（ｄ）および（ｅ）に示される４種類のディジタル信号
列が対応して出力される可能性のあることを表わしてい
る。一般に、Ｍ系列変換の場合には、Ｍ系列のディジタ
ル信号列がＭ種類生じる可能性があり、位相の不確定要
因となる。従って、上述の二つの位相不確定性要因によ
り、受信端局側における現用・予備切替回路系において
、現用および予備の各システムにおけるディジタル信号
列の位相が合致し得ないため、無符号誤りによる回線切
替が極めて困難となる。

（問題点を解決するための手段） 上述の問題点を解決するための手段として、本発明の回
線切替回路は、所定数の現用システムおよび予備システ
ムにより形成され、所定のディジタル多重変換端局装置
から入力されるディジタル多重化信号をＭ系列に分けて
伝送するディジタル無線伝送回線において、前記現用シ
ステム経由にて受信端局に送られてくるＭ系列のディジ
タル信号列を、それぞれ遂次Ｎ分周して、所定の位相に
て規定される（Ｍ×Ｎ）系列のディジタル信号列を（Ｍ
×Ｎ）系統出力する現用系分周手段と、送信端局側にお
ける所定の切替手段を介して、前記予備システム経由に
て受信端局に送られてくる前記Ｍ系列のディジタル信号
列を、それぞれＮ分周して、所定の位相にて規定される
（Ｍ×Ｎ）系列のディジタル信号列を（Ｍ×Ｎ）系統出
力する予備系分周手段と、前記現用系ならびに予備系の
分周手段から出力される（ＭＸＮ）系統・（Ｍ×Ｎ）系
列のディジタル信号列の内より、所定の選択制御信号を
介して、それぞれ１系統の（Ｍ×Ｎ）系列のディジタル
信号列を選択して出力する信号列選択手段と、前記信号
列選択手段から出力される現用システムならびに予備シ
ステムの（Ｍ×Ｎ）系列のディジタル信号列のビット情
報を、回線切替により選択解除の対象となる現用または
予備のいずれか一方のシステムにおける、ディジタル信
号列のビット情報を基準として比較照合し、当該ビット
情報の不一致の有無に対応して、前記選択制御信号を生
成して出力するビット比較手段と、回線切替によ抄選択
の対象となる現用または予備のいずれか一方のシステム
に対応する時間基準信号を形成するための位相同期手段
と、所定の切替制御信号を介して、前記信号列選択手段
から出力される現用システムならびに予備システムの（
Ｍ×Ｎ）系列のディジタル信号列のビット情報、の合致
する時点に訃いて、当該現用システムならびに予備シス
テムの（Ｍ×Ｎ）系列のディジタル信号列間の信号切替
作用を行う信号切替手段と、前記信号切替手段から出力
される（Ｍ×Ｎ）系列のディジタル信号列を並列・直列
変換して、Ｍ系列のディジタル多重化信号を出力する並
列・直列変換手段と、全備えている。

（実施例） 次Ｋ、本発明について図面を参照して詳細に説明する。

Ｉ！１図は、本発明の一実施例の要部を示すブロック図
であり、第２図における回線切替回路ｚ７−１〜２７−
にの詳細を示す。第２図は、本実施例が適用されるディ
ジタル無線伝送回線の送信端局側と受信端局側の要部を
示すブロック図である。

第１図に示されるように、本実施例は、バッファ・メモ
リ１およびクロック分周路２より成る予備系分周手段と
、バク７ア・メモリ６おＬびクロック分周回路７より成
る現用分周手段と、信号列選択回路３，８およびバッフ
ァ・メモ！７５．１０を含む信号列選択手段と、ビット
比較回路１４と、位相比較回路１１、電圧制御発振回路
１２およびクロック分周回路１３を含む位相同期手段と
、クロック選択回路４および９と、信号切替回路１５と
、ピクト誤り針側回路１６と、信号列選択制御回路１７
と、並列・直列変換回路１８とを備えている。

また、第２図に示されるディジタル無線伝送回線は、現
用システムがｋ（１より大きい整数）系統より成る１例
で、送信端局側には、分岐回路１９−１〜１９−にと、
切替回路２０−１〜２０−にと、パイロット発生回路２
１と、符号変換回路２２．２２−１〜２２−にと、送信
信号処理回路２３．２３−１〜２３−にとを備え、受信
端局側には、フレーム同期回路２４．２４−１〜２４−
にと、受信信号処理回路２５゜２５−１〜２５−にと、
信号供給回路２６と、本発明の回線切替回路２７−１〜
２７−にと、符号変換回路２８．２８−１〜２８−にと
、切替回路２９−１〜２９−にと、パイロット検出回路
３０とを備えている。

第２図において、所定のディジタル多重変換端局装置か
ら入力されるに系統のディジタル多重化信号は、正常運
用時においては、それぞれ分岐回路１９−１〜１９−に
１符号変換回路２２−１〜２２−ｋ。

送信信号処理回路２３−１〜２３−ｋを経由し、所定の
変調送信系を介して受信端局側に送られ、受信端局側に
おいては、所定の受信復調系を介して復調される各現用
システムのディジタル信号は、それぞれフレーム同期回
路２４−１〜２４−に、受信信号処理回路２５−１〜２
５−に、本発明の回路切替回路２７−１〜２７−に、　
　符号変換回路２８−１〜２８−ｋ。

および切替回路２９−１〜２９−ｋを経由して、対応す
るディジタル多重変換装置に出力される。予備システム
にりいては、パイ党ット発生回路２１に訃いて生成され
るパイロット信号が、切替回路２〇−１〜２０−に、符
号変換回路２２および送信信号処理回路２３を経由し、
予備システムの所定の変調送信系および受信復調系を介
してフレーム同期回路２４に入力さｎ１受信信号処理回
路２５、信号供給回路２６、符号変換回路２８および切
替回路２９−１〜２９−ｋｔ−経由してパイムット検出
回路３０に入力さ１、検出される。

現用システムを予備システムに切替える場合には、例え
ば、第１図の現用〔１〕システムについて見ると、切替
回路２０−１における信号切替作用−により、分岐回路
１９−１を経由して入力されている現用システムのディ
ジタル多重化信号は、パイロット発生回路２１から送ら
れてきているパイロット信号の代りに符号変換回路２２
１Ｃ送られ、以下、送信信号処理回路２５を経由して信
号供給回路２６に入力される。信号供給回路２６は、予
備システム経由にて送信端局側から送られてくる現用シ
ステムのディジタル信号を、対応する各現用システムの
回線切替回路２７−１〜２７−ｋに供給する機能を有し
ており、前記現用システムのディジタル信号は、回路切
替回路２７−１に送られる。従って、回線切替回路２７
−ＩＫは、同一のディジタル信号が一方は当該現用シス
テム経由にて、他方は予備システム経由にて同時に入力
される。また、この回線切替回路２７−１の前で現用と
予備両系統における固定遅＃；、菫は一致させておく。

なお、第２図のディジタル無線伝送回線において、現用
および予備を含む各システムの符号変臭回路２２゜２２
−１〜２２−ｋにおいては、ディジタル多重変換端局装
置から送られてくるに系統のディジタル多重化信号は、
それぞれＭ系列のディジタル信号列に分けられて、対応
する送信信号処理回路２３．２３−１〜２３−ｋに送ら
れるが、ｔｓ１図の実施例は、上記系列数がＭ＝４の場
合の一例である。

第１図において、予備システムおよび現用システムにお
ける、それぞれ４系列のディジタル信号列Ｄｒ、Ｄｚ、
ＤｓおよびＤ４は、対応するバッファ・メモリ１および
６に入力゛され、所定のアドレスに格納される。また、
それぞれのシステムのクロック信号ＣＬＫも、対応する
クロック分周回路２および７に入力され、それぞれ分周
回路において４分周されて、相互に第４図（Ｃ）及び第
５゛図（ｅ）に示すように１６通りの時間位相差を有す
るクロック信号が生成され、それぞれ所定の位相に調整
されてクロック信号φ１．φ２．φ１．・・・、φ１６
として出力される。これらのクロック信号は、それぞれ
対応するバッファ・メモリ１およびクロック選択回路４
と、バッファ・メモリ６およびクロック選択回路９とに
入力され、バッファ・メモリエおよび６においては、そ
ｎぞれ前述の４系列のディジタル信号が、前記クロック
信号を介して読出され、それぞれ１６系列・１６系統の
ディジタル信号列（Ｄｏ　、Ｄｚｚ　。

゛　Ｄｓｌ、・・−、Ｄ４４　）　、　（０２１，０３
１、Ｄ４１、−ｚＤＨ）　、　（Ｄ３１゜Ｄ４１　、Ｄ
ｔｚ　、・−＋Ｄ２”）ｅ・・・・・・、　（Ｄ４４　
、Ｄｓｌ、Ｄｚｘ　、・・・。

Ｄ３４）が出力されて、対応する信号列選択回路３およ
び８に送らｎる。この場合、クロック分周路２および７
から出力されるクロック信号φ１．φ２゜φ３．・・・
、φ１６の出力位相は、前述のＭ系列変換ならびにＮ分
周により生起するディジタル信号列における位相の不確
定性により生じる、現用および予備の両システムにおけ
る前記１６系統・１６系列の分周されたディジタル信号
列の位相の不一致を解消するために、それぞれクロック
分周回路２および７において、特定の位相に調整され設
定される。従って、その結実現用システムにて分周され
たデータ列第４図（ｅ）および予備システムにて分周さ
れたデータ列第５図（ｅ）において、任意の同データを
みるとその位相は全て一致しておりビット配列が必ずし
も一致しないだけである。

第４図（１１）　、　（ｂ）および（ｅ）に示されるの
は、現用システムにおけるバッファ・メモリ６に入力さ
れる４系列のディジタル信号列Ｄｘ、Ｄｚ、Ｄｓおよび
Ｄ４と、クロック信号ＣＬＫと、クロック分周回路７小
ら一出力されるクロック信号φ□（φ２．φ３．・・・
・・・φ、６は省略）と、クロック信号φ□、φ２．φ
１．・・・・・・、φ、６によりバッファ・メモリ６か
ら読出されるｌ系統・１６系統のディジタル信号列（Ｄ
ｌｌ。

Ｄｚｔ　、Ｄ３１　、・・・・・・、Ｄ４４）の−例で
ある。また、第５図（ａ）　、　（ｂ）および（Ｃ）Ｋ
示されるのは、予備システムにおける、前記第４図（Ｊ
Ｌ）　、　（ｂ）および（Ｃ）に対応するディジタル信
号列の一例である。

他方、現用システムから予備システ゛ムに対する回線切
替に対応して、所定の信号選択制御信号Ｃが、信号列選
択制御回路１７に入力される。今、仮に、現用システム
および予備システムにおける４系列のディジタル信号列
が、両者のビット配列に相異がある場合、例えば、現用
システムおよび予備システムにおけるビット配列が、そ
れぞれ第３図（Ｃ）および（ｄ）　Ｋより示されるよう
に異なっており、従って、現用および予備の各システム
における４分周後の１系統１６系列のディジタル信号列
が、それぞれｔａ４図（ｅ）および第５図（ｅ）により
示されるような場合には、予備システムにおいて、信号
列選択制御回路１７から送られてくる選択制御信号Ｃ１
を介して、信号選択回路３からは１系統・１６系列のデ
ィジタル信号列が選択されて、対応するバッファ・メモ
リ５に送られ、所定のアドレスに格納される。また、同
じく選択制御信号Ｃ１を介して、クロック選択回路４か
らは１系統・１６系列のディジタル信号列に対応するク
ロック信号が選択されて、信号切替回路１５に送られる
。また、現用システムから予備システムに対する切替に
対応して、基準となる現用システムのディジタル信号列
は、そのｉまバッファ・メモリ１０に送られる。

信号切替回路１５においては、最初、現用システムに対
応するクロック信号が選択されて出力され、位相比較回
路１１に送られる。クロック分周回路１３においては、
電圧制御発振器１２の出力信号が４分周されて位相比較
回路１１に送られており、位相比較回路１１、電圧制御
発振器１２およびクロック分周回路１３は、信号切替回
路１５から選択出力される前記クロック信号を基準信号
とする位相同期系を形成している。クロック分周回路１
３からは、４分周され、相互に１／１６　ビット分の時
間位相差を有する１６系列のクロック信号が出力されて
、それぜれバッファ・メモリ５および１０に送出される
とともに１所定のビット選択信号が並列・直列変換回路
１８に送られる。

また、電圧制御発振回路１２の発振出力に対応するクロ
ック信号も、同じく並列・直列変換回路１８に送られる
。

バッファ・メモリ５および１０においては、前述のクロ
ック分周回路１３から入力される１６系列のクロック信
号を介して、それぞれに格納されている１６系列のディ
ジタル信号列が読出され、対応するビット比較回路１４
および信号切替回路１５に送られる。ビット比較・回路
１４においては、バッファ・メモリ５および１０から読
出されて入力される１６系列のディジタル信号列のビッ
ト情報が比較され、各ビットごとに一致または不一致を
示すビット誤り情報が出力されて、ビット誤り計測回路
１６に入力される。ビット誤り計測回路１６においては
、前記ビット誤り情報が計数され所定の参照計数値を判
定基準として、現用および予備両システム間のディジタ
ル信号列の一致・不一致を示すレベル信号Ｊが出力され
、信号列選択制御回路１７に送られる。信号列選択制御
回路１７においては、前述の信号選択制御Ｃと前記レベ
ル信号Ｊとの論理操作が行われ、選択制御信号Ｃ１が生
成されて、対応する信号列選択回路３とクロック選択回
路４とに送られる。

前述のように、現用システムおよび予備システムにおけ
るディジタル信号列のビット配列に相異がある場合には
、予備システムの側において、選択制御信号Ｃ１を介し
て、信号列選択回路３において１系統の１６系列のディ
ジタル信号列が選択され、同時に、り四ツク選択回路４
において、前記選択される１６系列のディジタル信号列
に対応するクロック信号が選択される。この選択された
予備システムのディジタル信号列は、バッファ・メモリ
５を経由してビット比較回路１４および信号切替回路１
５に送られ、クロック信号は信号切替回路１５に送られ
る。他方、現用システムの側においても、ディジタル信
号列はバッファ・メモリ１０を経由してビット比較回路
１４および信号切替回路１５に送られ、クロック信号が
信号切替回路１５に送られている。

上述の動作手順を介して、ビット誤り計則回路１６から
出力されるディジタル信号列の一致・不一致を示すレベ
ル信号Ｊが、一致に対応するレベル信号として出力され
て信号列選択制御回路１７に送られ、また、同じくビッ
ト誤り計測回路１６から出力さする一致判別信号りを介
して、信号切替回路１５に入力される所定の回線切替信
号Ｓによ口制御されて、信号切替回路１５においては、
バッファ・メモリ１０から送られてくる現用システムの
１６系列のディジタル信号列の代りに、　Ａッ７ア・メ
モリ５から送られてくる予備システムの１６系列のディ
ジタル信号列が選択され、また、クロック選択回路４お
よび９から送らｎてくるクロック信号の内、予備システ
ムに対応するクロック信号の方が選択されて出力される
。前記選択されたクロック信号が、位相比較回路１１、
電圧制御発振器１２およびクロック分周回路１３により
形成される位相同期系の参照信号として用いられる。

信号切替回路１５において選択され切替えられた１６系
列のディジタル信号列は、並列・直列変換回路１８に入
力され、クロック分周回路１３から送られてくるビット
選択信号を介して、前記１６系列のディジタル信号列は
、４系列のディジタル信号列Ｄ１．Ｄ２．ＤｓおよびＤ
４として出力され、また、電圧制御発振回路１２から送
られて、くるクロック信号が、このディジタル信号列Ｄ
ｌ、Ｄｚ。

Ｄ３およびＤ４　Ｋ対応するクロック信号ＣＬＫとして
出力される。

上記の説明より明らかなように、現用システムと予備シ
ステムとの間の回線切替−は、信号切替回路１５におい
て、両システムにおける１６系列のディジタル信号列が
一致する状態において行われるため、回線を瞬断するこ
となく、完全にヒツトレスの状態において円滑に実行さ
れる。しかも、上記場合においては、現用システムを予
備システムに切替える条件に対応して、位相比較回路１
１、電圧制御発振回路１２およびクロック分周回路１３
より成る位相同期系を介して予備システムに対応するク
ロック信号が生成されて、上述のように、共に並列・直
列変換回路１８から出力されている。

なお、上記の説明においては、現用システムから予備シ
ステムに回線切替を行う場合について説明したが、予備
システムから現用システムに回線を切替えて復帰させる
場合についても、その動作内容は全く同様である。また
、本発明の回線切替回路に入力さｎるディジタル信号列
の系列数についても、上記の実施例における４系列の場
合に限定されるものでないことは言うまでもない。

（発明の効果） 以上、詳細に説明したように、本発明は、ディジタル多
重化信号をＭ系列に分けて伝送するディジタル無線伝送
回線において、現用および予備の各システムにおけるＭ
系列のディジタル信号列をＮ分周してビット合わせを行
うことにより、無瞬断にて回線切替を行うことを可能と
し、回線切替にともなう瞬断を全く排除することができ
るという効果がある。

【図面の簡単な説明】 第１図は、本発明の一実施例の要部を示すブロック図、
第２図は、本発明を適用するディジタル無線伝送回線の
要部を示すブロック図、第３図（ａ）。 （ｂ）　、　（（り　、　（ｄ）および（ｅ）は、ディ
ジタル多重化信号の系列分は説明図、＠４図（ａ）　、
（ｂ）…お↓゛び（ｅ）は、現用システムにおける分周
作用の説明図、第５図（ａ）。 よ・Ｊ【＋ ｉ参誉プ瞬け、予備システムにおける分周作用の説明図
、第６図は、従来のディジタル無線伝送回線の一例の要
部を示すブロック図である。 図において、１，５，６，１０・・・・・・バッファ・
メモリ、２，７，１３　・・・・・・クロック分周回路
、３，８・・・・・・信号列選択回路、４，９・・・・
・・クロック選択回路、１１・・・・・・位相比較回路
、１２・・・・・・電圧制御発振器、１４・・・・・・
ピット比較回路、１５・・・・・・信号切替回路、１６
−・・・・・ピット誤り計測回路、１７・・・・・・信
号列選択制御回路、１８・・・・・・並列・直列変換回
路、１９−１〜１９−に、３１−１〜３１−ｋ　・・・
・・・分岐回路、２０−１〜２０−に、２９−１〜２９
−に、３２−１〜３２−に、４３−１〜４３−ｋ・・・
・・・切替回路、２１，３３・・・・・・パイロット発
生回路、２２．２２−１〜２２−ｋ　、　２８　、２８
−１〜２８−に、３４．３４−１〜３４−に、４２．４
２−１〜４２−ｋ・・・・・・符号変換回路、２３．２
３−１〜２３−に、３５．３５−１〜３５−に−・・・
・・送信信号処理回路、２４．２４−１〜２４−に、３
８．３８−１〜３８−ｋ・・・・・・フレーム同期回路
、２５．２５−１〜２５−に、４１．４１−１〜４１−
に俳・・・受信信号処理回路、２６・−・・・・信号供
給回路、２７−１〜２７−ｋ・・・・・・回線切替回路
、３０．４４・・・・・・パイロット検出回路、３９・
・・・・・受信信号分配回路、４０−１〜４０−ｋ・・
・・・・同期切替回路。 茅　３　回 ＄４Ｔ５Ｊ 某　ｓｒｇＪ

Claims (1)

1. 【特許請求の範囲】 所定数の現用システムおよび予備システムにより形成さ
   れ、所定のディジタル多重変換端局装置から入力される
   ディジタル多重化信号をＭ（１より大きい整数）系列に
   分けて伝送するディジタル無線伝送回線において、 前記現用システム経由にて受信端局に送られてくるＭ系
   列のディジタル信号列を、それぞれ遂次Ｎ（１より大き
   い整数）分周して、所定の位相にて規定される（Ｍ×Ｎ
   ）系列のディジタル信号例を（Ｍ×Ｎ）系統出力する現
   用系分周手段と、送信端局側における所定の切替手段を
   介して、前記予備システム経由にて受信端局に送られて
   くる前記Ｍ系列のディジタル信号例を、それぞれＮ分周
   して、所定の位相にて規定される（Ｍ×Ｎ）系列のディ
   ジタル信号列を（Ｍ×Ｎ）系統出力する予備系分周手段
   と、 前記現用系ならびに予備系の分周手段から出力される（
   Ｍ×Ｎ）系統・（Ｍ×Ｎ）系列のディジタル信号列の内
   より、所定の選択制御信号を介して、それぞれ１系統の
   （Ｍ×Ｎ）系列のディジタル信号列を選択して出力する
   信号列選択手段と、 前記信号列選択手段から出力される現用システムならび
   に予備システムの（Ｍ×Ｎ）系列のディジタル信号列の
   ビット情報を、回線切替により選択解除の対象となる現
   用または予備のいずれか一方のシステムにおける、ディ
   ジタル信号列のビット情報を基準として比較照合し、当
   該ビット情報の不一致の有無に対応して、前記選択制御
   信号を生成して出力するビット比較手段と、 回線切替により選択の対象となる現用または予備のいず
   れか一方のシステムに対応する時間基準信号を形成する
   ための位相同期手段と、 所定の切替制御信号を介して、前記信号列選択手段から
   出力される現用システムならびに予備システムの（Ｍ×
   Ｎ）系列のディジタル信号列のビット情報の合致する時
   点において、当該現用システムならびに予備システムの
   （Ｍ×Ｎ）系列のディジタル信号列間の信号切替作用を
   行う信号切替手段と、 前記信号切替手段から出力される（Ｍ×Ｎ）系列のディ
   ジタル信号列を並列・直列変換して、Ｍ系列のディジタ
   ル多重化信号を出力する並列・直列変換手段と、 を備えることを特徴とする回線切替回路。