JPS61135219A - 周波数てい倍器 - Google Patents
周波数てい倍器Info
- Publication number
- JPS61135219A JPS61135219A JP25803384A JP25803384A JPS61135219A JP S61135219 A JPS61135219 A JP S61135219A JP 25803384 A JP25803384 A JP 25803384A JP 25803384 A JP25803384 A JP 25803384A JP S61135219 A JPS61135219 A JP S61135219A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- reference signal
- signal
- counter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
回転体の騒音・振動を分析する時に回転に同期した任意
の倍率の周期で騒音・振動波形をサンプリングするため
の回転パルスを任意の倍率に倍周するとき等に使用する
周波数てい倍器に関するものである。
の倍率の周期で騒音・振動波形をサンプリングするため
の回転パルスを任意の倍率に倍周するとき等に使用する
周波数てい倍器に関するものである。
従来の技術
第２図は従来の周波数てい倍器の構成を示している。第
２図において７は位相比較器であり、フ、イルタ８を通
りＶＣＯ９に接続されている。１０は分周器であり、ｖ
ＣＯ９の出力を分周し位相比較器７に接続されている。
２図において７は位相比較器であり、フ、イルタ８を通
りＶＣＯ９に接続されている。１０は分周器であり、ｖ
ＣＯ９の出力を分周し位相比較器７に接続されている。
信号を位相比較器７の基準式カフ１に接続し、比較器カ
フ２に分周器１０の分周出力１０２を接続する。位相比
較器７は基準式カフ１と比較器カフ′２を乗算し、その
際発生する和と差の周波数が比較器カフ３に現われる。
フ２に分周器１０の分周出力１０２を接続する。位相比
較器７は基準式カフ１と比較器カフ′２を乗算し、その
際発生する和と差の周波数が比較器カフ３に現われる。
これをフィルタ８の入力８１に接続し、周波数零が最大
利得となる信号を出力８２に取り出す。これをＶＣＯ９
の周波数制御端子９１に接続すると、基準式カフ１と比
較器カフ２の位相差が零となるように、てい借出力９２
の周波数が変化する。てい借出力９２は分周器１０の分
周入力１０１に接続されている。
利得となる信号を出力８２に取り出す。これをＶＣＯ９
の周波数制御端子９１に接続すると、基準式カフ１と比
較器カフ２の位相差が零となるように、てい借出力９２
の周波数が変化する。てい借出力９２は分周器１０の分
周入力１０１に接続されている。
このように、上記従来の周波数てい倍器でも分周器１０
で分周することで、基準信号を周波数でい倍することが
できる。
で分周することで、基準信号を周波数でい倍することが
できる。
発明が解決しようとする問題点
しかしながら、上記従来の周波数てぃ倍器ではフィルタ
を用いているため早い周波数変化を取出すことができな
いという問題があった。
を用いているため早い周波数変化を取出すことができな
いという問題があった。
本発明は、このような従来の問題を解決するものであり
、入力信号をゲート信号とし基準信号を計数し、この計
数値に応じて出力信号を設定出来る優れた周波数てい倍
器を提供することを目的とするものである。
、入力信号をゲート信号とし基準信号を計数し、この計
数値に応じて出力信号を設定出来る優れた周波数てい倍
器を提供することを目的とするものである。
問題を解決するための手段
本発明は、上記目的を達成するために、基準信号を発生
する発振器と、自然数ｍを設定し基準信号を１／ｍする
第、１の分周器と、自然数ｉを設定し基準信号を１／ｉ
する第２の分周器と、入力信号をゲート信号とし１／ｍ
された基準信号を計数する第１のカウンタと、このカウ
ンタの計数結果を記憶するラッチと、このラッチの記憶
値を置数とし、１／１された基準信号で減算を行ない、
置数が発生する毎にラッチから置数をし、置数信号を出
力する第２のカウンタとから成り、周波数てい倍機能を
備えたものである。
する発振器と、自然数ｍを設定し基準信号を１／ｍする
第、１の分周器と、自然数ｉを設定し基準信号を１／ｉ
する第２の分周器と、入力信号をゲート信号とし１／ｍ
された基準信号を計数する第１のカウンタと、このカウ
ンタの計数結果を記憶するラッチと、このラッチの記憶
値を置数とし、１／１された基準信号で減算を行ない、
置数が発生する毎にラッチから置数をし、置数信号を出
力する第２のカウンタとから成り、周波数てい倍機能を
備えたものである。
作 用
本発明は上記のような構成により次のような作用を有す
る。すなわち、１／ｍ分周された基準信号を用いて入力
信号周期を計数する。次の計数結果が得られるまでの間
、この計数結果を用いて１／ｉ分周された基準信号によ
り減算を行ない、置数信号を出力する動作を繰り返す。
る。すなわち、１／ｍ分周された基準信号を用いて入力
信号周期を計数する。次の計数結果が得られるまでの間
、この計数結果を用いて１／ｉ分周された基準信号によ
り減算を行ない、置数信号を出力する動作を繰り返す。
これによって、最も少ない時間遅れで、周波数てい倍が
出来るという効果を有する。
出来るという効果を有する。
実施例
第１図は、本発明の一実施例の構成を示すものである。
第１図において、入力信号はａを通じてカウンタ１とラ
ッチ２に接続されている。カウンタ１の出力はｂを通じ
て２ノチ２に接続されている。ラッチ２の出力はＣを通
じてカウンタ３に接続されている。設定値ｍはｈを通じ
て分周器４に接続されている。分周器４の出力はｅを通
じてカウンタ１に接続されている。設定値ｌはＪを通じ
て分周器５に接続されている。分周器５の出力は「を通
じてカウンタ３に接続されている。６は発振器でｇを通
じて分周器４と分周器５に接続されている。
ッチ２に接続されている。カウンタ１の出力はｂを通じ
て２ノチ２に接続されている。ラッチ２の出力はＣを通
じてカウンタ３に接続されている。設定値ｍはｈを通じ
て分周器４に接続されている。分周器４の出力はｅを通
じてカウンタ１に接続されている。設定値ｌはＪを通じ
て分周器５に接続されている。分周器５の出力は「を通
じてカウンタ３に接続されている。６は発振器でｇを通
じて分周器４と分周器５に接続されている。
次に上記実施例の動作説明をする。カウンタ１の入力端
子１１にａを通じて入力信号が印加されると、この信号
でカウンタ１は内容が消去されクロック端子１２に来る
信号を計数し始める。この計数値は常に計数値出力端子
１３に出力される。
子１１にａを通じて入力信号が印加されると、この信号
でカウンタ１は内容が消去されクロック端子１２に来る
信号を計数し始める。この計数値は常に計数値出力端子
１３に出力される。
この計数値はｂを通じてラッチ２の計数値入力端子２２
に印加される。ラッチ２は、ａを通じてラッチ端子２１
に印加される入力信号で、計数値入力端子２２に印加さ
れた計数値をラッチ内に取シ込み、ラッチ出力端子２３
にラッチした計数値を出力する。
に印加される。ラッチ２は、ａを通じてラッチ端子２１
に印加される入力信号で、計数値入力端子２２に印加さ
れた計数値をラッチ内に取シ込み、ラッチ出力端子２３
にラッチした計数値を出力する。
カウンタ３において、ラッチ２からＣを通じて計数値設
定端子３１に設定された計数値を、クロック端子３２に
来る信号で減算する。設定された計数値が減算によって
なくなり置数が発生すると、周波数てい倍出力端子３３
に置数信号を出力する。
定端子３１に設定された計数値を、クロック端子３２に
来る信号で減算する。設定された計数値が減算によって
なくなり置数が発生すると、周波数てい倍出力端子３３
に置数信号を出力する。
カウンタ３は自身で発生した置数信号で再び計数値を設
定し、前述の動作を繰り返す。周波数てい倍信号は、ｄ
を通じて出力される。
定し、前述の動作を繰り返す。周波数てい倍信号は、ｄ
を通じて出力される。
分周期４は、発振器６の出力をｇを通じて基準信号人力
４２に受け、ｈを通じて分周比設定端子４１に設定され
る設定値ｍで基準信号をｌ１ｍ分周する。分周された信
号ゆ、分周出力端子４３に出力されｅを通じてクロック
端子１２に印加される。
４２に受け、ｈを通じて分周比設定端子４１に設定され
る設定値ｍで基準信号をｌ１ｍ分周する。分周された信
号ゆ、分周出力端子４３に出力されｅを通じてクロック
端子１２に印加される。
分周器５は、発振器６の出力をｇを通じて基準信号人力
５２に受け、」を通じて分周比設定端子５１に設定され
る設定値ｉで基準信号を１／ｉ分周する。分周された信
号は、分周出力端子５３に出力され、ｆを通じてクロッ
ク端子３２に印加される０ このように、てい倍倍率は設定値ｍ／設定値Ｉにするこ
とが出来るという利点を有する。また、上記実施例によ
れば、分子分母は任意に設定できるので、分子く分母で
分周、分母く分子でてい倍することができるという利点
を有する。
５２に受け、」を通じて分周比設定端子５１に設定され
る設定値ｉで基準信号を１／ｉ分周する。分周された信
号は、分周出力端子５３に出力され、ｆを通じてクロッ
ク端子３２に印加される０ このように、てい倍倍率は設定値ｍ／設定値Ｉにするこ
とが出来るという利点を有する。また、上記実施例によ
れば、分子分母は任意に設定できるので、分子く分母で
分周、分母く分子でてい倍することができるという利点
を有する。
発明の効果
本発明は上記実施例から明らかなように、基準信号を発
生する発振器と、自然数ｍを設定し基準信号を１／ｍす
る第１の分周器と、自然数１を設定し基準信号を１／ｉ
する第２の分周器と、入力信号をゲート信号とし１／ｍ
された基準信号を計数する第１のカウンタと、このカウ
ンタの計数結果を記憶するラッチと、このラッチの記憶
値を置数とし１／ｉされた基準信号で減算を行ない、倍
数が発生する毎にランチから置数をし、借教信号を出力
する第２のカウンタとから構成されているので、少ない
時間遅れで周波数てい倍ができるという効果を有する。
生する発振器と、自然数ｍを設定し基準信号を１／ｍす
る第１の分周器と、自然数１を設定し基準信号を１／ｉ
する第２の分周器と、入力信号をゲート信号とし１／ｍ
された基準信号を計数する第１のカウンタと、このカウ
ンタの計数結果を記憶するラッチと、このラッチの記憶
値を置数とし１／ｉされた基準信号で減算を行ない、倍
数が発生する毎にランチから置数をし、借教信号を出力
する第２のカウンタとから構成されているので、少ない
時間遅れで周波数てい倍ができるという効果を有する。
第１図は本発明の一実施例における周波数てい倍器のブ
ロック図、第２図は従来例における周波数てい倍器のブ
ロック図である。 ■・・カラ／り、２・・ラッチ、３・・・カウンタ、４
・・・分周器、５・・分周器、６・・・発振器。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ！ −一一一刀つ）タ ４−−−一介息嬰１
１−−−− 人力π商シト ４１
−−−〜 介層上ヒａ軒１２−−−− クロ・ｙ７１１
ｊＩ＋ ４２−−−− ｐＪＩ号入方ｔ
ｓ −−−−３重置出力ｍ枦ト 句−−−一 介層
を刀額子２−−一−ラ〜す ５−−−一
介層春２１ −− ’ｐ＝ｔ＋１１１＋
Ｊｌ −−−−鼾にヒ３ｋｊワｊ際１−２２
−−−−比彰りは駐 ６２−−−一基準入力２３−
−−− ラッテ出η鼾 ６３−−一 令Ａジ創１
チ３−一一一 カウンタ ｂ −−−−＊鱒
ＪＦ−−計婁練設定一÷ ｊ２−−−− クロック鼾
ロック図、第２図は従来例における周波数てい倍器のブ
ロック図である。 ■・・カラ／り、２・・ラッチ、３・・・カウンタ、４
・・・分周器、５・・分周器、６・・・発振器。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ！ −一一一刀つ）タ ４−−−一介息嬰１
１−−−− 人力π商シト ４１
−−−〜 介層上ヒａ軒１２−−−− クロ・ｙ７１１
ｊＩ＋ ４２−−−− ｐＪＩ号入方ｔ
ｓ −−−−３重置出力ｍ枦ト 句−−−一 介層
を刀額子２−−一−ラ〜す ５−−−一
介層春２１ −− ’ｐ＝ｔ＋１１１＋
Ｊｌ −−−−鼾にヒ３ｋｊワｊ際１−２２
−−−−比彰りは駐 ６２−−−一基準入力２３−
−−− ラッテ出η鼾 ６３−−一 令Ａジ創１
チ３−一一一 カウンタ ｂ −−−−＊鱒
ＪＦ−−計婁練設定一÷ ｊ２−−−− クロック鼾
Claims (1)
- 基準信号を発生する発振器と、自然数ｍで上記基準信号
を１／ｍする第１の分周器と、自然数ｉで上記基準信号
を１／ｉする第２の分周器と、入力信号をゲート信号と
し、上記１／ｍした基準信号を計数する第１のカウンタ
と、このカウンタの計数値を記憶するラッチと、このラ
ッチの記憶値を置数とし、上記１／ｉした基準信号で減
算を行ない、借教信号を出力する第２のカウンタとを具
備する周波数てい倍器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25803384A JPS61135219A (ja) | 1984-12-06 | 1984-12-06 | 周波数てい倍器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25803384A JPS61135219A (ja) | 1984-12-06 | 1984-12-06 | 周波数てい倍器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61135219A true JPS61135219A (ja) | 1986-06-23 |
| JPH0576208B2 JPH0576208B2 (ja) | 1993-10-22 |
Family
ID=17314600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25803384A Granted JPS61135219A (ja) | 1984-12-06 | 1984-12-06 | 周波数てい倍器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61135219A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6372213A (ja) * | 1986-09-16 | 1988-04-01 | Railway Technical Res Inst | 信号発生回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5040976A (ja) * | 1973-07-18 | 1975-04-15 |
-
1984
- 1984-12-06 JP JP25803384A patent/JPS61135219A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5040976A (ja) * | 1973-07-18 | 1975-04-15 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6372213A (ja) * | 1986-09-16 | 1988-04-01 | Railway Technical Res Inst | 信号発生回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0576208B2 (ja) | 1993-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3853897T2 (de) | Digital gesteuerte Phasenregelschleifen-Anordnung. | |
| US2665411A (en) | Double interpolation method and apparatus for measuring time intervals | |
| US4669099A (en) | Digital frequency multiplier | |
| US3976946A (en) | Circuit arrangement for frequency division by non-integral divisors | |
| US20020116423A1 (en) | Programmable non-integer fractional divider | |
| EP1391043B1 (en) | Fractional-n synthesiser and method of synchronisation of the output phase | |
| US4031476A (en) | Non-integer frequency divider having controllable error | |
| JPS61135219A (ja) | 周波数てい倍器 | |
| US3870970A (en) | Frequency dividing circuit | |
| JPH07226681A (ja) | 可変周波数信号シンセサイザおよび可変周波数信号を合成するための方法 | |
| JP3132810B2 (ja) | 拡散型分数分周器 | |
| JPS603228A (ja) | 分周回路 | |
| JP2723545B2 (ja) | 分周装置とキャプスタンサーボ装置 | |
| JPS59190724A (ja) | 周波数可変のパルス発生器 | |
| SU898445A1 (ru) | Умножитель частотно-импульсных сигналов | |
| JPS5815334A (ja) | 位相同期型周波数シンセサイザ | |
| JP2541109B2 (ja) | Ｐｌｌ方式オフセット周波数合成回路 | |
| SU725240A1 (ru) | Пересчетное устройство | |
| JP2916943B2 (ja) | 周波数倍周器 | |
| KR890006240Y1 (ko) | 디지탈 주파수 체배기 | |
| SU1001484A1 (ru) | Делитель частоты следовани импульсов | |
| JP3019434B2 (ja) | 周波数シンセサイザ | |
| SU1531107A1 (ru) | Устройство дл определени функции распределени веро тностей | |
| JPS6128425Y2 (ja) | ||
| SU750714A1 (ru) | Умножитель частоты следовани импульсов |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |