JPS61135157A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61135157A JPS61135157A JP25836684A JP25836684A JPS61135157A JP S61135157 A JPS61135157 A JP S61135157A JP 25836684 A JP25836684 A JP 25836684A JP 25836684 A JP25836684 A JP 25836684A JP S61135157 A JPS61135157 A JP S61135157A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- hillock
- semiconductor device
- film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、Ａｌ膜またはＡ６合金膜の配線材料を熱処理
した際にみられるヒロックの発生を防止した実質的に平
らな金属配線を含む半導体装置に関する。
した際にみられるヒロックの発生を防止した実質的に平
らな金属配線を含む半導体装置に関する。
（発明の技術的背景とその問題点）
従来より半導体装置の電極金属配線層として、ＡＪを主
成分とする金属を用いた場合、金属配線層形成後、半導
体層とのオーミック接触を得るために４００〜５００℃
の熱処理過程を受けている。
成分とする金属を用いた場合、金属配線層形成後、半導
体層とのオーミック接触を得るために４００〜５００℃
の熱処理過程を受けている。
この熱処理過程で金属配線層の表面に異常結晶成長が起
こってヒロックと称する表面突起が発生するという薄膜
固有の性質がある。このヒロックは時として大きさ高さ
とも数μｍにも達し、電極配線上に保護膜として、例え
ばリンガラス（Ｐｈｏｓｐｈ。
こってヒロックと称する表面突起が発生するという薄膜
固有の性質がある。このヒロックは時として大きさ高さ
とも数μｍにも達し、電極配線上に保護膜として、例え
ばリンガラス（Ｐｈｏｓｐｈ。
５ｉｌｌｉｃａｔｅ Ｇｌａｓｓ−ＰＳＧ）を形成す
るに際し、このヒロックを中心として保護膜の異常成長
を起こす。
るに際し、このヒロックを中心として保護膜の異常成長
を起こす。
この部分は機械的強度が弱いためにクラックが入りやす
く、保護膜としての機能を損ない、Ａｊ！腐食をもたら
す結果となる。特に半導体装置の電極配線の微細化に伴
い、このヒロックの大きさが配線幅と同程度である場合
Ａｌｇ１食は断線に至る。
く、保護膜としての機能を損ない、Ａｊ！腐食をもたら
す結果となる。特に半導体装置の電極配線の微細化に伴
い、このヒロックの大きさが配線幅と同程度である場合
Ａｌｇ１食は断線に至る。
また多層配線構造とした場合にあっては上記クランク部
において絶縁が不完全となり電流リークが生じてしまう
恐れがある。
において絶縁が不完全となり電流リークが生じてしまう
恐れがある。
（発明の目的）
本発明の目的は、ＡｌまたはＡｌ合金膜の金属配線に現
われるヒロ・７りの発生を効果的に抑制できる半導体装
置の提供にある。
われるヒロ・７りの発生を効果的に抑制できる半導体装
置の提供にある。
（発明の概要）
まず、本発明の案出経過を次に説明する。
ヒロックの 庄原 について
従来、上記ヒロックの発生原因は基板であるＳｉ、５ｉ
０２等とＡｌ、／ｌ！合金膜との熱膨張率の差と、膜形
成時と膜形成後の熱処理時の温度差に基づいて発生する
膜内の応力がＡｌの物質移動を引き起こすために発生す
るとされており、これは空孔を介したＡｌの自己拡散に
よるものであると考えられている。
０２等とＡｌ、／ｌ！合金膜との熱膨張率の差と、膜形
成時と膜形成後の熱処理時の温度差に基づいて発生する
膜内の応力がＡｌの物質移動を引き起こすために発生す
るとされており、これは空孔を介したＡｌの自己拡散に
よるものであると考えられている。
溌ｊ！已［相函艷寒
本発明者等は、上記ヒロック発生原因に鑑みて、Ａ／物
質移動を抑制するために空孔の移動を抑えるものでＡｌ
を主成分とする配線材料による金属配線の形成時に、Ａ
ｌと原子半径の異なる元素を添加することにより、Ａｌ
合金膜中の添加元素のまわりに格子歪による内部応力場
を形成でき、この内部応力のために空孔は添加元素のま
わりに固着されて、ＡＡの自己拡散が抑えられヒロック
の発生が抑えられるものであることを見出した。
質移動を抑制するために空孔の移動を抑えるものでＡｌ
を主成分とする配線材料による金属配線の形成時に、Ａ
ｌと原子半径の異なる元素を添加することにより、Ａｌ
合金膜中の添加元素のまわりに格子歪による内部応力場
を形成でき、この内部応力のために空孔は添加元素のま
わりに固着されて、ＡＡの自己拡散が抑えられヒロック
の発生が抑えられるものであることを見出した。
さらに、本発明者等の実験によれば、Ａｌとの原子半径
差が大きい添加元素を選定するほどヒロック密度（単位
面積当たりのヒロック発生個数）が低くなり、またヒロ
ック高さの高いものが、一層低減されることを見出した
。
差が大きい添加元素を選定するほどヒロック密度（単位
面積当たりのヒロック発生個数）が低くなり、またヒロ
ック高さの高いものが、一層低減されることを見出した
。
又夙立盪底
本発明は、Ａｌを主成分とする配線材料からなる金属配
線を存する半導体装置において、この配線材料の中に、
Ａｌとの原子半径差が０．１９Å以上の添加元素を少な
（とも１つ含ませるようにしたことを特徴とする。
線を存する半導体装置において、この配線材料の中に、
Ａｌとの原子半径差が０．１９Å以上の添加元素を少な
（とも１つ含ませるようにしたことを特徴とする。
（実施例）
本発明の実施例を図に用いて説明する。
第１図（Ａ）は、半導体基板上に配線用金属被膜を形成
するための一例として、真空蒸着法による模式的装置を
示す図である。もちろん、スパッタリング法など他の方
法も適用できる。本例の場合、蒸発物質としてＡｌと、
添加元素として１．５ａｔ％Ｎｉ（つまり、ＡＡ’に対
するＮｉの原子数比率が１．５％であることを示す）と
を用い、２元同時装着法により半導体装置（シリコン基
板）ｌに被着させる。
するための一例として、真空蒸着法による模式的装置を
示す図である。もちろん、スパッタリング法など他の方
法も適用できる。本例の場合、蒸発物質としてＡｌと、
添加元素として１．５ａｔ％Ｎｉ（つまり、ＡＡ’に対
するＮｉの原子数比率が１．５％であることを示す）と
を用い、２元同時装着法により半導体装置（シリコン基
板）ｌに被着させる。
それによって／ｌに１．５ａｔ％Ｎｉを添加された金属
被膜を半導体基板１上に形成する。第１図（Ｂ）にその
被着状態が示され、絶縁膜２上に金属被膜３が形成され
ている。本例の蒸着条件は、基板温度、１６０℃、堆積
速度２０人／秒である。
被膜を半導体基板１上に形成する。第１図（Ｂ）にその
被着状態が示され、絶縁膜２上に金属被膜３が形成され
ている。本例の蒸着条件は、基板温度、１６０℃、堆積
速度２０人／秒である。
蒸着後、コンタクト部の半導体層とオーミック接触を得
るために４００〜５００℃で１０分間、Ｎ２：Ｎ２＝１
：１０雰囲気中で熱処理を行なった。
るために４００〜５００℃で１０分間、Ｎ２：Ｎ２＝１
：１０雰囲気中で熱処理を行なった。
そこで熱処理後の金属被膜表面の走査電子顕微鏡写真を
、従来一般に用いられているＡｌの場合、及びＡＪ−１
，５ａｔ％Ｓｉ膜の場合と、本実施例の場合とを併せて
第２図に示す。第１図（Ａ）は従来のＡｌ膜、第１図（
Ｂ）は従来のＡ Ａ −１，５ａｔ％Ｓｉ膜、第１図（
Ｃ）は本実施例であるＡｌ−１，５ａｔ％Ｎｉ膜の表面
である。
、従来一般に用いられているＡｌの場合、及びＡＪ−１
，５ａｔ％Ｓｉ膜の場合と、本実施例の場合とを併せて
第２図に示す。第１図（Ａ）は従来のＡｌ膜、第１図（
Ｂ）は従来のＡ Ａ −１，５ａｔ％Ｓｉ膜、第１図（
Ｃ）は本実施例であるＡｌ−１，５ａｔ％Ｎｉ膜の表面
である。
第２図（Ａ）、 （Ｂ）、 （Ｃ）を比べて分かる
ように、本実施例の場合にはヒロック高さがかなり低く
抑えられ、ヒロック密度も十分低くなっていることが分
かる。
ように、本実施例の場合にはヒロック高さがかなり低く
抑えられ、ヒロック密度も十分低くなっていることが分
かる。
このことは、第３図の添加元素の違いによるヒロック高
さの分布データからも十分裏付けられている。図中特性
イがＡｌ膜、特性口がＡ ｐ −１，５％Ｓｉ膜、特性
ハが本実施例のＡ ｌ −１，５％Ｎｉ膜であるが、本
実施例の場合、高さ０．３μｍ以上のヒロック密度が零
であることが分かる。
さの分布データからも十分裏付けられている。図中特性
イがＡｌ膜、特性口がＡ ｐ −１，５％Ｓｉ膜、特性
ハが本実施例のＡ ｌ −１，５％Ｎｉ膜であるが、本
実施例の場合、高さ０．３μｍ以上のヒロック密度が零
であることが分かる。
ところで、一般に高密度ＩＣ製造プロセスの写真蝕刻工
程で多層レジスト構造が用いられる場合には、第１層レ
ジストの厚さが０．５μｍ程度であり、ヒロックが十分
レジスト層にカバーされるためには、ヒロックの許容高
さは０．３μｍ以下とする必要がある。
程で多層レジスト構造が用いられる場合には、第１層レ
ジストの厚さが０．５μｍ程度であり、ヒロックが十分
レジスト層にカバーされるためには、ヒロックの許容高
さは０．３μｍ以下とする必要がある。
そこで、添加元素とＡｌの原子半径差と、０．３μｍ以
上のヒロック密度との関係を実験により調査した結果を
第４図に示す。それによるとＡｆとの原子半径差が約０
．１９Å以上では高さ０１３８ｍ以上のヒロック密度が
実質上零となることが明らかとなった。なお、上記実施
例では熱処理温度を４００〜５００℃としたが、４００
℃の低温側とするとヒロック密度が微かに低下する傾向
がある。
上のヒロック密度との関係を実験により調査した結果を
第４図に示す。それによるとＡｆとの原子半径差が約０
．１９Å以上では高さ０１３８ｍ以上のヒロック密度が
実質上零となることが明らかとなった。なお、上記実施
例では熱処理温度を４００〜５００℃としたが、４００
℃の低温側とするとヒロック密度が微かに低下する傾向
がある。
また、上記実施例では添加元素のＮｉを１．５ａｔ％だ
けＡｆｆ中に添加したが、添加元素のＡｌに対する原子
比が０．５〜３０ａｔ％の場合には上記実施例の場合と
実質的に同程度の効果を期待できる。
けＡｆｆ中に添加したが、添加元素のＡｌに対する原子
比が０．５〜３０ａｔ％の場合には上記実施例の場合と
実質的に同程度の効果を期待できる。
なお、３Ｑａ ｔ％を越えた場合には金属間化合物の析
出が起こり、徐々に効果が小さくなる恐れがある。
出が起こり、徐々に効果が小さくなる恐れがある。
また、Ａｆを主成分とする配線材料として上記実施例で
はＡｌ膜としたが、Ａｌ膜に代えてＡ２−３ ｉ （
０，５〜５．Ｏａ ｔ％Ｓｉ）、Ａｌ−５ｉ（０，５〜
５．０ ａ ｔ％Ｓ ｉ） −Ｃｕ （０，５〜５．０
ａ ｔ％Ｓｉ）用いても本発明の効果を期待できる。
はＡｌ膜としたが、Ａｌ膜に代えてＡ２−３ ｉ （
０，５〜５．Ｏａ ｔ％Ｓｉ）、Ａｌ−５ｉ（０，５〜
５．０ ａ ｔ％Ｓ ｉ） −Ｃｕ （０，５〜５．０
ａ ｔ％Ｓｉ）用いても本発明の効果を期待できる。
また、添加元素として、Ａｆとの原子半径差が０．１９
Å以上の元素、例えばＢｉ（Ａｆｆｉとの原子半径差０
．２７人）、Ｓｃ（原子半径差０．１９人）、Ｃｓ
（原子半径差１．２４人）、Ｍｏ（原子半径差１．０４
人）などを用いても本発明の効果を期待できる。
Å以上の元素、例えばＢｉ（Ａｆｆｉとの原子半径差０
．２７人）、Ｓｃ（原子半径差０．１９人）、Ｃｓ
（原子半径差１．２４人）、Ｍｏ（原子半径差１．０４
人）などを用いても本発明の効果を期待できる。
（発明の効果）
以上に述べた如く本発明によれば、Ａｅを主成分とする
配線材料の中に、このＡｌとの原子半径差が０．１９Å
以上の添加元素を少なくとも１つ含む金属配線を有して
いるから、Ａｆの物質移動を十分抑制してヒロックの発
生を抑制できる。それによって金属配線の配線腐食や眉
間耐圧等の著しい改善が期待できる。
配線材料の中に、このＡｌとの原子半径差が０．１９Å
以上の添加元素を少なくとも１つ含む金属配線を有して
いるから、Ａｆの物質移動を十分抑制してヒロックの発
生を抑制できる。それによって金属配線の配線腐食や眉
間耐圧等の著しい改善が期待できる。
第１図（Ａ）は真空蒸着法を示す模式図、第１図（Ｂ）
は半導体基板を示す断面図、第２図（Ａ）。 （Ｂ）、 （Ｃ）は従来と本実施例の場合の金属被膜
の電子顕微鏡写真、第３図及び第４図は本実施例におけ
る実験結果を示す図である。 １・・・半導体基板、３・・・金属被膜。
は半導体基板を示す断面図、第２図（Ａ）。 （Ｂ）、 （Ｃ）は従来と本実施例の場合の金属被膜
の電子顕微鏡写真、第３図及び第４図は本実施例におけ
る実験結果を示す図である。 １・・・半導体基板、３・・・金属被膜。
Claims (4)
- （１）Ａｌを主成分とする配線材料の中に、このＡｌと
の原子半径差が０．１９Å以上の添加元素を少なくとも
１つ含む金属配線を有することを特徴とする半導体装置
。 - （２）前記添加元素の、Ａｌに対する原子数比が０． ５〜３０％であることを特徴とする特許請求の範囲第１
項記載の半導体装置。 - （３）前記配線材料は、Ａｌのみ、あるいはＡｌを主成
分として少なくともＳｉあるいはＣｕを含むことを特徴
とする特許請求の範囲第２項記載の半導体装置。 - （４）前記添加元素はＮｉであることを特徴とする特許
請求の範囲第３項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25836684A JPS61135157A (ja) | 1984-12-05 | 1984-12-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25836684A JPS61135157A (ja) | 1984-12-05 | 1984-12-05 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61135157A true JPS61135157A (ja) | 1986-06-23 |
Family
ID=17319240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25836684A Pending JPS61135157A (ja) | 1984-12-05 | 1984-12-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61135157A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5029620A (ja) * | 1973-07-03 | 1975-03-25 | ||
| JPS50140269A (ja) * | 1974-04-27 | 1975-11-10 |
-
1984
- 1984-12-05 JP JP25836684A patent/JPS61135157A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5029620A (ja) * | 1973-07-03 | 1975-03-25 | ||
| JPS50140269A (ja) * | 1974-04-27 | 1975-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4433004A (en) | Semiconductor device and a method for manufacturing the same | |
| DE4200809C2 (de) | Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement | |
| US4717591A (en) | Prevention of mechanical and electronic failures in heat-treated structures | |
| US4319264A (en) | Nickel-gold-nickel conductors for solid state devices | |
| JP2951636B2 (ja) | メタライゼーション構造を製造する方法 | |
| JPS6043858A (ja) | 半導体装置の製造方法 | |
| JPH02137230A (ja) | 集積回路装置 | |
| US5243221A (en) | Aluminum metallization doped with iron and copper to prevent electromigration | |
| JPS61135157A (ja) | 半導体装置 | |
| JP2534434B2 (ja) | 耐酸化性化合物およびその製造方法 | |
| US4983547A (en) | Method of forming a silicide film | |
| EP0033358B1 (en) | Process for fabricating thin metal superconducting films of improved thermal cyclability and device | |
| JPS5917853B2 (ja) | 半導体装置 | |
| US5190601A (en) | Surface structure of ceramics substrate and method of manufacturing the same | |
| JPS60176231A (ja) | 化合物半導体素子の電極の形成方法 | |
| KR100256271B1 (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| US4992152A (en) | Reducing hillocking in aluminum layers formed on substrates | |
| JPH05109656A (ja) | 非晶質窒化チタン膜を用いた金属配線形成方法 | |
| JPS60206045A (ja) | 配線 | |
| JPH01253257A (ja) | 半導体集積デバイス | |
| JPS60251663A (ja) | 半導体装置 | |
| JP3412832B2 (ja) | 金属配線の形成方法 | |
| JP2909598B2 (ja) | 半導体ウエハのＡｌ配線の形成方法 | |
| JPS6058587B2 (ja) | 半導体装置の製造方法 | |
| JPS5951747B2 (ja) | 微小配線構造体 |