JPS61134067A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61134067A JPS61134067A JP25668784A JP25668784A JPS61134067A JP S61134067 A JPS61134067 A JP S61134067A JP 25668784 A JP25668784 A JP 25668784A JP 25668784 A JP25668784 A JP 25668784A JP S61134067 A JPS61134067 A JP S61134067A
- Authority
- JP
- Japan
- Prior art keywords
- plate
- curve
- contact
- electrode plate
- contact electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052750 molybdenum Inorganic materials 0.000 abstract description 6
- 239000011733 molybdenum Substances 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000005452 bending Methods 0.000 description 3
- 238000005219 brazing Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Thyristors (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は半導体素子表面に分割して設けられた電極に共
通の電極板が加圧接触させられる半導体装置に関する。
通の電極板が加圧接触させられる半導体装置に関する。
半導体板上に設けられた電極との接触のために、ろう付
けなどによりｔｉ体を固着した場合には電掻体と半導体
板との熱膨張係数の相違などによって半導体板に応力が
加わるおそれがある。それを避けるために電極板を半導
体板の電極と加圧接触させた半導体装置は公知である。 第２図はそのような加圧接触体を育するゲートターンオ
フサイリスタの断面形状を示し、表面にゲート電極３と
カソード電極２を分離配置したシリコン板１が、アルミ
ニウムあるいはアルミニウム合金からなるろう材４によ
ってモリブデンあるいはタングステンのような基板５と
ろう付けにより一体化されている。この一体化の工程に
おいて、シリコン板ｌと１＆板５との熱膨張係数の相違
から生ずるバイメタル効果により、一体化によってでき
上がったＧＴＯ素子１０に球面状の曲がりが生ずる０例
えば基板５としてＭｏ板を用いた場合、ＧＴＯ素子１０
の中心部と縁部との間に生ずる曲がり置は、第３図に示
すようにシリコン板１の口径が大きくなるほど大きくな
り、ｈｏ基板５の厚さ５鶴、直径６４＋ｕの半導体素子
では曲がり量は約１００．Ｌｌｌｌ、直径８５ｎ＋の場
合には約２００μ−になる、このＧＴＯ素子１０は組立
ケースに組込まれて使用される。第４図（ａｌに示すよ
うに電８ｉ６１の上に半導体素子１０をのせ、モリブデ
ン板から成る接触電極板７を重ね、リード線８、絶縁板
９から成るゲート部材は、ばね１１によってゲート電極
３に圧接される。また、主電極である分割配置されたカ
ソード電極２は、接触電極板７を介して電極６１． を
極６２との間に挟−まれ、中心部分だけが接触するよう
な形に組合わされる。 この第４図（１１１の状態に締付圧力を加えると第４回
申）に示すように圧力によって半導体素子１００曲がり
は矯正されて伸び、接触電極板７とカソード電８ｉ２と
の接触面積が増加していくが、全面的に接触させるには
高い圧力が必要である。 この締付圧力は、半導体素子１０の圧縮による応力増加
によりシリコン板の破壊の誘発の虞があること、また加
圧の機構も複雑で大型化し高価な装置となることのため
、ある限度以上大きな圧力にすることはできない、その
ため第４回申）に示すようにカソード電極全体に電極板
７が接触しない状態で使用しなければならず、端部のカ
ソード電極からは電流が流れない、従って電流密度が高
くなり、素子１０の面積の割合には電流容量が大きくと
れないという欠点があった。
けなどによりｔｉ体を固着した場合には電掻体と半導体
板との熱膨張係数の相違などによって半導体板に応力が
加わるおそれがある。それを避けるために電極板を半導
体板の電極と加圧接触させた半導体装置は公知である。 第２図はそのような加圧接触体を育するゲートターンオ
フサイリスタの断面形状を示し、表面にゲート電極３と
カソード電極２を分離配置したシリコン板１が、アルミ
ニウムあるいはアルミニウム合金からなるろう材４によ
ってモリブデンあるいはタングステンのような基板５と
ろう付けにより一体化されている。この一体化の工程に
おいて、シリコン板ｌと１＆板５との熱膨張係数の相違
から生ずるバイメタル効果により、一体化によってでき
上がったＧＴＯ素子１０に球面状の曲がりが生ずる０例
えば基板５としてＭｏ板を用いた場合、ＧＴＯ素子１０
の中心部と縁部との間に生ずる曲がり置は、第３図に示
すようにシリコン板１の口径が大きくなるほど大きくな
り、ｈｏ基板５の厚さ５鶴、直径６４＋ｕの半導体素子
では曲がり量は約１００．Ｌｌｌｌ、直径８５ｎ＋の場
合には約２００μ−になる、このＧＴＯ素子１０は組立
ケースに組込まれて使用される。第４図（ａｌに示すよ
うに電８ｉ６１の上に半導体素子１０をのせ、モリブデ
ン板から成る接触電極板７を重ね、リード線８、絶縁板
９から成るゲート部材は、ばね１１によってゲート電極
３に圧接される。また、主電極である分割配置されたカ
ソード電極２は、接触電極板７を介して電極６１． を
極６２との間に挟−まれ、中心部分だけが接触するよう
な形に組合わされる。 この第４図（１１１の状態に締付圧力を加えると第４回
申）に示すように圧力によって半導体素子１００曲がり
は矯正されて伸び、接触電極板７とカソード電８ｉ２と
の接触面積が増加していくが、全面的に接触させるには
高い圧力が必要である。 この締付圧力は、半導体素子１０の圧縮による応力増加
によりシリコン板の破壊の誘発の虞があること、また加
圧の機構も複雑で大型化し高価な装置となることのため
、ある限度以上大きな圧力にすることはできない、その
ため第４回申）に示すようにカソード電極全体に電極板
７が接触しない状態で使用しなければならず、端部のカ
ソード電極からは電流が流れない、従って電流密度が高
くなり、素子１０の面積の割合には電流容量が大きくと
れないという欠点があった。
本発明は、上述の欠点を除去して球面状に湾曲した半導
体素子に対して過大な圧力によることなく締付けられる
二つの電橋体の間において、素子表面に分割して設けら
れた電極全体に共通の接触電極板を接触させることがで
きる半導体装置を提供することを目的とする。
体素子に対して過大な圧力によることなく締付けられる
二つの電橋体の間において、素子表面に分割して設けら
れた電極全体に共通の接触電極板を接触させることがで
きる半導体装置を提供することを目的とする。
本発明による半導体装置においては、接触電極板は帯状
部分を形成する切れ目が入れられてばね性を有し、加圧
されない状態では笠形に湾曲成形されており、その湾曲
が半導体素子の湾曲と同じ向きになるように半導体素子
の表面に重ねられていることにより上記の目的を達成す
る。
部分を形成する切れ目が入れられてばね性を有し、加圧
されない状態では笠形に湾曲成形されており、その湾曲
が半導体素子の湾曲と同じ向きになるように半導体素子
の表面に重ねられていることにより上記の目的を達成す
る。
第１図は本発明によるＧＴＯの一実施例を示し、第４図
と共通の部分には同一の符号が付されている。この場合
に用いられる接触電極板７は、第５図（（転）、（ｂ）
に示すようにモリブデン板に渦巻状の切れ目７１が入れ
られ、縞長い帯状部７２からなるらせん構造となってい
てばね性を有する。この接触電極板７は、帯状部が可撓
性を有するので、ＧＴＯ素子１０の曲がりよりも余計に
湾曲した笠形に成形しておくことができる。その湾曲の
向きを素子１０の曲がりの向きに合わせて素子に重ねた
のち、電極６１．６２間に締付圧力を加えると、まず周
辺部より接触が始まり、最後に中心部のカソード電極２
とも接触する。そのためには接触電極ＦＬ７のばね性に
よる反発力より十分大きな締付圧力が必要であるが、そ
の大きさはシリコン板を破壊する程の大きさではない、
この結果、第１図に見られるように接触電極板７は全カ
ソード電極２と接触するため、全カソード電極から電流
を流すことができる。 第６図ｆａｔ、（ｂｌは接触電極板７の別の実施例を示
し、切れ目７１がモリブデン板の中心の穴より放射状に
入れられ、周縁で連結された放射状帯状部７３が形成さ
れてばね性を有する。この電極板も笠状に湾曲させて成
形し、ＧＴＯ素子のカソード電極の上に重ねると第１図
の場合と同様周辺より接触が始まり、最後に中心部で接
触する。なお第５図。 第６図のいずれの接触電極板７を使用する場合も、必ず
しも半導体素子ＩＯの曲がりより太き（湾曲成形する必
要はなく、小さい湾曲でも従来より小さい締付圧力によ
り全面接触をさせることができる。 なお締付けは半導体装置自体の中で行われても、装置外
で例えば冷却体に対して加えられてもよい。 【発明の効果］ 本発明は、分割電極に接触させる電極板に切れ目を入れ
てばね性を持たせ、笠状に湾曲成形して半導体板と基板
との熱膨張係数の相違による半導体素子の湾曲に合わせ
て重ねたのち、締付圧力によって接触させるもので、湾
曲面に存在する分割電極全体に電極板を接触させること
ができるので、半導体装置に素子の面積に対応した電流
容量を持たせることができる。
と共通の部分には同一の符号が付されている。この場合
に用いられる接触電極板７は、第５図（（転）、（ｂ）
に示すようにモリブデン板に渦巻状の切れ目７１が入れ
られ、縞長い帯状部７２からなるらせん構造となってい
てばね性を有する。この接触電極板７は、帯状部が可撓
性を有するので、ＧＴＯ素子１０の曲がりよりも余計に
湾曲した笠形に成形しておくことができる。その湾曲の
向きを素子１０の曲がりの向きに合わせて素子に重ねた
のち、電極６１．６２間に締付圧力を加えると、まず周
辺部より接触が始まり、最後に中心部のカソード電極２
とも接触する。そのためには接触電極ＦＬ７のばね性に
よる反発力より十分大きな締付圧力が必要であるが、そ
の大きさはシリコン板を破壊する程の大きさではない、
この結果、第１図に見られるように接触電極板７は全カ
ソード電極２と接触するため、全カソード電極から電流
を流すことができる。 第６図ｆａｔ、（ｂｌは接触電極板７の別の実施例を示
し、切れ目７１がモリブデン板の中心の穴より放射状に
入れられ、周縁で連結された放射状帯状部７３が形成さ
れてばね性を有する。この電極板も笠状に湾曲させて成
形し、ＧＴＯ素子のカソード電極の上に重ねると第１図
の場合と同様周辺より接触が始まり、最後に中心部で接
触する。なお第５図。 第６図のいずれの接触電極板７を使用する場合も、必ず
しも半導体素子ＩＯの曲がりより太き（湾曲成形する必
要はなく、小さい湾曲でも従来より小さい締付圧力によ
り全面接触をさせることができる。 なお締付けは半導体装置自体の中で行われても、装置外
で例えば冷却体に対して加えられてもよい。 【発明の効果］ 本発明は、分割電極に接触させる電極板に切れ目を入れ
てばね性を持たせ、笠状に湾曲成形して半導体板と基板
との熱膨張係数の相違による半導体素子の湾曲に合わせ
て重ねたのち、締付圧力によって接触させるもので、湾
曲面に存在する分割電極全体に電極板を接触させること
ができるので、半導体装置に素子の面積に対応した電流
容量を持たせることができる。
第１図は本発明の一実施例のＧＴＯの要部断面図、第２
図はＧＴＯ素子の断面図、第３図はＧＴＯ素子の曲がり
とシリコン板口径との関係線図、第４図は従来のＧＴＯ
の組立て中の状態を順次示す断面図、第５図は本発明に
よって用いられる接触ｔ８ｉ板の一実施例、第６図は別
の実施例を示し、いずれも体）が平面図、■）はｆａ）
のＡ−Ａ縞晰面図である。 １０：ＧＴＯ素子、２：カソード電極、３：ゲート電極
、ｓｔ、ｓｚ；電極、７：接触電掻板、７１：切第１図 第２図 シリコンオｋＯ８ 第３図 第５図 第６図
図はＧＴＯ素子の断面図、第３図はＧＴＯ素子の曲がり
とシリコン板口径との関係線図、第４図は従来のＧＴＯ
の組立て中の状態を順次示す断面図、第５図は本発明に
よって用いられる接触ｔ８ｉ板の一実施例、第６図は別
の実施例を示し、いずれも体）が平面図、■）はｆａ）
のＡ−Ａ縞晰面図である。 １０：ＧＴＯ素子、２：カソード電極、３：ゲート電極
、ｓｔ、ｓｚ；電極、７：接触電掻板、７１：切第１図 第２図 シリコンオｋＯ８ 第３図 第５図 第６図
Claims (1)
- １）球面状に湾曲した半導体素子表面に分割して設けら
れた電極に共通の接触電極板が加圧接触させられるもの
において、接触電極板が帯状部分を形成する切れ目を入
れられてばね性を有し、加圧されない状態では笠形に湾
曲成形されており、その湾曲が半導体素子の湾曲と同じ
向きになるように半導体素子の表面に重ねられたことを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25668784A JPS61134067A (ja) | 1984-12-05 | 1984-12-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25668784A JPS61134067A (ja) | 1984-12-05 | 1984-12-05 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61134067A true JPS61134067A (ja) | 1986-06-21 |
Family
ID=17296077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25668784A Pending JPS61134067A (ja) | 1984-12-05 | 1984-12-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61134067A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0309894A2 (de) * | 1987-09-28 | 1989-04-05 | Asea Brown Boveri Aktiengesellschaft | Leistungshalbleiterelement |
-
1984
- 1984-12-05 JP JP25668784A patent/JPS61134067A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0309894A2 (de) * | 1987-09-28 | 1989-04-05 | Asea Brown Boveri Aktiengesellschaft | Leistungshalbleiterelement |
| EP0309894A3 (de) * | 1987-09-28 | 1990-09-26 | Asea Brown Boveri Aktiengesellschaft | Leistungshalbleiterelement |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4996586A (en) | Crimp-type semiconductor device having non-alloy structure | |
| US5047833A (en) | Solderable front metal contact for MOS devices | |
| JPH0715988B2 (ja) | 高電圧用半導体素子およびその製造方法 | |
| US5888889A (en) | Integrated structure pad assembly for lead bonding | |
| JPS61134067A (ja) | 半導体装置 | |
| US4156963A (en) | Method for manufacturing a semiconductor device | |
| JPH03222365A (ja) | 半導体装置 | |
| EP1049175A1 (en) | Reverse conducting thyristor, mechanical contact semiconductor device, and semiconductor substrate | |
| JPH0245334B2 (ja) | ||
| JPS5999769A (ja) | 半導体装置 | |
| JP5683777B2 (ja) | 高電圧航空機イグニションシステム用スイッチング組立体、およびスイッチング組立体 | |
| JP2756826B2 (ja) | 半導体装置及びその製造方法 | |
| JPS63120431A (ja) | 電力用半導体装置 | |
| JP2654852B2 (ja) | 圧接形パツケージ構造に適合した静電誘導形半導体素子 | |
| JPS615533A (ja) | 加圧接触形半導体装置 | |
| JPH07202202A (ja) | 電力用ｍｏｓデバイスチップ及びパッケージアッセンブリ | |
| JPH08222732A (ja) | 絶縁ゲート型半導体装置 | |
| JP3324317B2 (ja) | 逆導通型半導体スイッチング装置 | |
| JP2023044582A (ja) | 半導体装置 | |
| JPH0358535B2 (ja) | ||
| JPS61141148A (ja) | 半導体装置 | |
| JPH036817A (ja) | 半導体素子の多層電極の製造方法 | |
| JPS6258680A (ja) | 半導体装置 | |
| JPS5867041A (ja) | 半導体集積回路 | |
| JPS5927544A (ja) | 半導体基板とその製造方法およびこれを用いた半導体装置 |