JPS61133658A - 固体撮像素子およびその製造方法 - Google Patents
固体撮像素子およびその製造方法Info
- Publication number
- JPS61133658A JPS61133658A JP59252808A JP25280884A JPS61133658A JP S61133658 A JPS61133658 A JP S61133658A JP 59252808 A JP59252808 A JP 59252808A JP 25280884 A JP25280884 A JP 25280884A JP S61133658 A JPS61133658 A JP S61133658A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- solid
- photosensitive layer
- transparent electrode
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 230000000903 blocking effect Effects 0.000 claims description 24
- 238000003384 imaging method Methods 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 21
- 238000000151 deposition Methods 0.000 claims description 4
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical group O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 claims description 3
- 229910000457 iridium oxide Inorganic materials 0.000 claims description 3
- 229910003437 indium oxide Inorganic materials 0.000 claims description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 claims description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 2
- 238000005192 partition Methods 0.000 claims description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 claims description 2
- 229910001887 tin oxide Inorganic materials 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 8
- 238000000206 photolithography Methods 0.000 abstract description 4
- 239000012535 impurity Substances 0.000 abstract description 2
- 238000000059 patterning Methods 0.000 abstract description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract 2
- 229910018125 Al-Si Inorganic materials 0.000 abstract 1
- 229910018520 Al—Si Inorganic materials 0.000 abstract 1
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 238000000926 separation method Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- -1 5i02S+aN4 Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14665—Imagers using a photoconductor layer
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、半導体基板上に走査回路および感光層を積層
化した固体撮像素子およびその製造方法に関するもので
ある。
化した固体撮像素子およびその製造方法に関するもので
ある。
従来技術と問題点
この種積層型の固体撮像素子においては、感光層が連続
して平面状に配置されている場合、画素間のクロストー
ク、つまり混色が問題となる。すなわち、光の照射され
た画素の隣接する画素に光が照射されない場合、両画素
の電極間に電位差が生じ、したがって、画素間に存在す
る感光層、すなわち光導電層を通して、光照射画素から
光照射のない画素に向けて電流が流れる。
して平面状に配置されている場合、画素間のクロストー
ク、つまり混色が問題となる。すなわち、光の照射され
た画素の隣接する画素に光が照射されない場合、両画素
の電極間に電位差が生じ、したがって、画素間に存在す
る感光層、すなわち光導電層を通して、光照射画素から
光照射のない画素に向けて電流が流れる。
このようなりロストークを防止するためには、感光層を
画素に対応して分離することが考えられる。その場合に
、分離した感光層と下地電極とが同じ大きさかあるいは
後者が前者より大きいときには、最表面に透明電極を形
成する際に、分離部分を絶縁する部分を形成してから透
明電極を被着することが必要となる。
画素に対応して分離することが考えられる。その場合に
、分離した感光層と下地電極とが同じ大きさかあるいは
後者が前者より大きいときには、最表面に透明電極を形
成する際に、分離部分を絶縁する部分を形成してから透
明電極を被着することが必要となる。
たとえば、窒化膜や酸化膜などの絶縁物の膜を分離され
た感光層を覆って全面に付着させてから、フォトリソグ
ラフィ一工程によって、下地電極に相当する部分のみを
除去し、すなわち分＃部分に絶縁膜を残存させ、ついで
全面に透明電流を被着することが考えられる。
た感光層を覆って全面に付着させてから、フォトリソグ
ラフィ一工程によって、下地電極に相当する部分のみを
除去し、すなわち分＃部分に絶縁膜を残存させ、ついで
全面に透明電流を被着することが考えられる。
ここで、感光層を非晶質シリコンで形成するときには、
非晶質シリコンの比抵抗は１０９〜１Ｏ１３Ωｃｍ程度
であるから、非晶質シリコンの膜厚が１７ｚｍであると
、比抵抗が１０９Ωｃｍ程度のときは＋（１＝ Ａ／
口程度の暗電流が、透明電極から分離されている個所の
端面を通して感光層に流入することになる。
非晶質シリコンの比抵抗は１０９〜１Ｏ１３Ωｃｍ程度
であるから、非晶質シリコンの膜厚が１７ｚｍであると
、比抵抗が１０９Ωｃｍ程度のときは＋（１＝ Ａ／
口程度の暗電流が、透明電極から分離されている個所の
端面を通して感光層に流入することになる。
ところが、暗電流としては、１０＝Ａ１０以下であるこ
とが要求されるので、上述したような分離構造にあって
は、非晶質シリコンの比抵抗を１ｏ１３〜１０Ｉ４ΩＣ
１１ｌの高抵抗にする必要がある。
とが要求されるので、上述したような分離構造にあって
は、非晶質シリコンの比抵抗を１ｏ１３〜１０Ｉ４ΩＣ
１１ｌの高抵抗にする必要がある。
しかし、その場合には、非晶質シリコン膜の膜質が劣化
する欠点がある。加えて、上述のようなフォトリソグラ
フィ一工程を経て絶縁物を分離部分に充填するので、そ
のプロセスが複雑になる。
する欠点がある。加えて、上述のようなフォトリソグラ
フィ一工程を経て絶縁物を分離部分に充填するので、そ
のプロセスが複雑になる。
しかもまた、絶縁物の部分にビ／ホールなどがあると、
透明電極と下地電極とが短絡して欠陥を生じやすい。
透明電極と下地電極とが短絡して欠陥を生じやすい。
発明の目的
朝立
以上の点に鑑みて、本発明は、非晶質シリコンの比抵抗
を高くすることなく、しかも上述したような絶縁物の部
分を設ける必要がないように適切に構成した固体撮像素
子を提供することにある。
を高くすることなく、しかも上述したような絶縁物の部
分を設ける必要がないように適切に構成した固体撮像素
子を提供することにある。
本発明の他の目的は、非晶質シリコンの比抵抗を高くす
ることなく、しかも上述したような絶縁物の部分を設け
ることなく、簡単な工程によって固体撮像素子を製造す
る方法を提供することにある。
ることなく、しかも上述したような絶縁物の部分を設け
ることなく、簡単な工程によって固体撮像素子を製造す
る方法を提供することにある。
発明の構成
このような目的を達成するために、本発明固体撮像素子
は、複数の画素の走査回路を設けた半導体基板上に感光
層および透明電極層をこの順序で配置し、半導体基板上
の複数の電極と透明電極層とにより複数の画素を区画す
るようにした固体撮像素子において、感光層が画素毎に
分離され、各画素に対応する電極は１画素毎に分離され
た感光層により覆われるようになしたことを特徴とする
ものである。
は、複数の画素の走査回路を設けた半導体基板上に感光
層および透明電極層をこの順序で配置し、半導体基板上
の複数の電極と透明電極層とにより複数の画素を区画す
るようにした固体撮像素子において、感光層が画素毎に
分離され、各画素に対応する電極は１画素毎に分離され
た感光層により覆われるようになしたことを特徴とする
ものである。
本発明固体撮像素子の第２の形態は、複数の画素の走査
回路を設けた半導体基板上に感光層および透明電極層を
この順序で配置し、半導体基板上の複数の電極と透明電
極層とにより複数の画素を区画するようにした固体撮像
素子において、感光層が画素毎に分離され、各画素に対
応する電極は、画素毎に分離された感光層により覆われ
るようになし、分離された感光層および露出している電
極を覆って電流ブロッキング層を配置し、電流ブロッキ
ング層の露出面を覆って透明電極層を配置し、透明電極
と感光層との間の電流の流れを阻止するようにしたこと
を特徴とするものである。
回路を設けた半導体基板上に感光層および透明電極層を
この順序で配置し、半導体基板上の複数の電極と透明電
極層とにより複数の画素を区画するようにした固体撮像
素子において、感光層が画素毎に分離され、各画素に対
応する電極は、画素毎に分離された感光層により覆われ
るようになし、分離された感光層および露出している電
極を覆って電流ブロッキング層を配置し、電流ブロッキ
ング層の露出面を覆って透明電極層を配置し、透明電極
と感光層との間の電流の流れを阻止するようにしたこと
を特徴とするものである。
本発明固体撮像素子の製造方法は、複数の画素の走査回
路を設けた半導体基板上に感光層および透明電極層をこ
の順序で配置し、半導体基板上の複数の電極と透明電極
層とにより複数の画素を区画するようにした固体撮像素
子を製造するにあたり、半導体基板上に、複数の電極の
各々を個別に覆うようにして画素毎に分離された感光層
を形成し、画素毎に分離された感光層および露出してい
る電極を覆って電流の流れを阻止する電流ブロッキング
層を被着し、電流ブロッキング層の露出面を覆うように
透明電極を被着することを特徴とするもの〒ある。
路を設けた半導体基板上に感光層および透明電極層をこ
の順序で配置し、半導体基板上の複数の電極と透明電極
層とにより複数の画素を区画するようにした固体撮像素
子を製造するにあたり、半導体基板上に、複数の電極の
各々を個別に覆うようにして画素毎に分離された感光層
を形成し、画素毎に分離された感光層および露出してい
る電極を覆って電流の流れを阻止する電流ブロッキング
層を被着し、電流ブロッキング層の露出面を覆うように
透明電極を被着することを特徴とするもの〒ある。
発明の実施例
以下に図面を参照して本発明の詳細な説明する。
第１図は本発明固体撮像素子の一例を示し、ここで、１
００は走査回路基板、２００は光導電膜部分を示す。
００は走査回路基板、２００は光導電膜部分を示す。
走査回路基板１００は公知のいかなる形態であってもよ
く、例えば、ＭＯ３型素子、ＣＣＤあるいはＢＢＤで構
成できる。以下では、その−例として、ＭＯ３型素子に
より走査回路基板１００を構成して示す。
く、例えば、ＭＯ３型素子、ＣＣＤあるいはＢＢＤで構
成できる。以下では、その−例として、ＭＯ３型素子に
より走査回路基板１００を構成して示す。
すなわち、走査回路基板１００は、ソース１、ドレイン
２およびゲート３から成るＭＯ９電界効果トランジスタ
を有し、各ＭＯ９電界効果トランジスタ間を５ｉ０２絶
縁層４で分離する。ゲート３はＰＳＧ （リンシリケー
トガラス）あるいは５ｉ０２による絶縁層５に埋め込ま
れている。６はソース１に接続された電極であり、この
電極６をＰＳＧ、 ５ｉ０２Ｓ＋ａＮ４あるいはポリイ
ミド等の有機物による絶縁層７により覆って、その上に
、ソース１に接続され、後述する工程を経てから１画素
を区画する電極層８を一様に配置する。電極層８として
はることができる。
２およびゲート３から成るＭＯ９電界効果トランジスタ
を有し、各ＭＯ９電界効果トランジスタ間を５ｉ０２絶
縁層４で分離する。ゲート３はＰＳＧ （リンシリケー
トガラス）あるいは５ｉ０２による絶縁層５に埋め込ま
れている。６はソース１に接続された電極であり、この
電極６をＰＳＧ、 ５ｉ０２Ｓ＋ａＮ４あるいはポリイ
ミド等の有機物による絶縁層７により覆って、その上に
、ソース１に接続され、後述する工程を経てから１画素
を区画する電極層８を一様に配置する。電極層８として
はることができる。
本発明では、電極層８を例えばＡＫＬ−９ｉを下地電極
として、その上に、露出している絶縁層７の表面をも含
めて、感光層としてノンドープのままのｎ形の水素化非
晶質シリコン層９またはポロンを添加した高抵抗のｉ形
の水素化非晶質シリコン層９を配置する。
として、その上に、露出している絶縁層７の表面をも含
めて、感光層としてノンドープのままのｎ形の水素化非
晶質シリコン層９またはポロンを添加した高抵抗のｉ形
の水素化非晶質シリコン層９を配置する。
ついで、この非晶質シリコン層９をフォトリソグラフィ
一工程により各画素に対応して分離する。その場合に、
対応する下地電極８が、画素あてに分離された非晶質シ
リコン層９の大きざよりも小さいように分離を行うもの
とする。
一工程により各画素に対応して分離する。その場合に、
対応する下地電極８が、画素あてに分離された非晶質シ
リコン層９の大きざよりも小さいように分離を行うもの
とする。
この非晶質シリコン層９の上に不純物添加によるｐ十形
の水素化非晶質シリコン膜１ｏを配置し。
の水素化非晶質シリコン膜１ｏを配置し。
さらにこのｐ十形非晶質シリコン膜１０上にＩｎ！、０
３ 。
３ 。
５ｎ０２ 、ＩＴＯ，ＣｄＯ２、Ｃｒ−３ｉなどの透明
電極層１１を配置する。
電極層１１を配置する。
ここで、感光層としての非晶質シリコン層９はｐ形また
はｉ形の非晶質シリコンとし、その上にｎ十形の非晶質
シリコン膜ｌＯを配置することもできる。
はｉ形の非晶質シリコンとし、その上にｎ十形の非晶質
シリコン膜ｌＯを配置することもできる。
本発明では、以上のようにして、非晶質シリコン層９と
非晶質シリコン膜ｌＯとの間にｐｎ接合を形成し、この
ｐｎ接合に逆バイアスをかけることによって、このｐｎ
接合層を透明電極層１１から感光層９に対する電流の流
入を阻止するためのブロッキング層として作用させ、電
子または正孔が透明電極層１１から感光層９に注入され
るのを阻止する。
非晶質シリコン膜ｌＯとの間にｐｎ接合を形成し、この
ｐｎ接合に逆バイアスをかけることによって、このｐｎ
接合層を透明電極層１１から感光層９に対する電流の流
入を阻止するためのブロッキング層として作用させ、電
子または正孔が透明電極層１１から感光層９に注入され
るのを阻止する。
次に、本発明の第２の実施例を第２図に示す。
本例では、電子または正孔が透明電極層１１から感光層
９に注入されるのを阻止するために、感光層９の上に、
Ｉｎｑ０３．５ｎＱ２ 、ＩＴＯなどよりも電気抵抗の
高い酸化イリジウムによる透明電極膜１２を配置する。
９に注入されるのを阻止するために、感光層９の上に、
Ｉｎｑ０３．５ｎＱ２ 、ＩＴＯなどよりも電気抵抗の
高い酸化イリジウムによる透明電極膜１２を配置する。
これにより、透明電極層１１から感光層９への電流の流
入が阻止される。
入が阻止される。
発明の効果
以上に述べたところから明らかなように１１本発明によ
れば、感光層の上に透明電極層からの電流の流入を阻止
するブロッキング層を配置したので、感光層としての非
晶質シリコンの比抵抗を高める必要がなく、したがって
比抵抗が小さくて膜質のよい非晶質シリコンを用いるこ
とができる。
れば、感光層の上に透明電極層からの電流の流入を阻止
するブロッキング層を配置したので、感光層としての非
晶質シリコンの比抵抗を高める必要がなく、したがって
比抵抗が小さくて膜質のよい非晶質シリコンを用いるこ
とができる。
しかも、画素間の分離部分には、ブロッキング層以外に
画素間分離用の絶縁物を特に配設する必要もないので、
その分だけ製造プロセスが簡単になる。
画素間分離用の絶縁物を特に配設する必要もないので、
その分だけ製造プロセスが簡単になる。
本発明製造方法によれば、感光層の形成された後に、そ
の露出表面全面にわたってブロッキング層を被着するよ
うにし、ついでそのブロッキング層の全面にわたって透
明電極を被着するのみの工程でよいから、画素にあわせ
たパターニング処理を何ら必要とせず、したがって素子
の製造プロセスが簡単である。
の露出表面全面にわたってブロッキング層を被着するよ
うにし、ついでそのブロッキング層の全面にわたって透
明電極を被着するのみの工程でよいから、画素にあわせ
たパターニング処理を何ら必要とせず、したがって素子
の製造プロセスが簡単である。
第１図は本発明固体撮像素子の一実施例を示す断面図、
第２図は本発明固体撮像素子の他の実施例を示す断面図
である。 ｌ・・・ソース、２・・・ドレイン、３・・・ゲート、
４・・・５ｉ０２絶縁層、５・・・絶縁層、６・・・電
極、７・・・絶縁層、８・・・下地電極、９・・・感光
層、ｌＯ・・・電流阻止用ｐ十形非晶質シリコン膜、１
１・・・透明電極層、１２・・・電流阻止用透明電極膜
。 手続補正書 昭和８０年２月４日 特許庁長官 志 賀 学 殿 １、事件の表示 特願昭５９−２５２８０８号 ２、発明の名称 固体撮像素子およびその製造方法 ３、補正をする者 事件との関係 特許出願人 富士写真フィルム株式会社 ４、代理人 ６、補正の対象 明細書の「２、特許請求の範囲」の欄 および「３、発明の詳細な説明」の欄 １） ｒ２、特許請求の範囲」を別紙の通り訂正する
。 ２）明細書第５頁第６行目の「透明電流」を「透明電極
」に訂正する。 ３）同第５頁第１８行目〜２０行目の「非晶質シリコン
−欠点がある。」を「良好な特性を有する非晶質シリコ
ン膜を得ることが難しい、」に訂正する。 ３）同第７−１頁第１５行目および同第７−２頁第８行
目の「および露出している電極」を削除する。 ４） 同第１０頁第１４行目の「正孔」を削除する。 ５） 同第１Ｏ頁１８行目〜１７行目のｒＩｒ＋４０３
．５ｎ０２ 。 ＩＴＯなどよりも電気抵抗の高い」を削除する。 以 上 ２、特許請求の範囲 １）複数の画素の走査回路を設けた半導体基板上に感光
層および透明電極層をこの順序で配置し、前記半導体基
板上の複数の電極と前記透明電極層とにより前記複数の
画素を区画するようにした固体撮像素子において、 前記感光層が画素毎に分離され、各画素に対応する前記
電極は、前記画素毎に分離された感光層により覆われる
ようになしたことを特徴とする固体撮像素子。 ２）複数の画素の走査回路を設けた半導体基板上に感光
層および透明電極層をこの順序で配置し、前記半導体基
板上の複数の電極と前記透明電極層とにより前記複数の
画素を区画するようにした固体撮像素子において、 前記感光層が画素毎に分離され、各画素に対応する前記
電極は、前記画素毎に分離された感光層により覆われる
ようになし、前記分離された感光層および露出している
電極を覆って電流ブロッキング層を配置し、該電流ブロ
ッキング層の露出面を覆って前記透明電極層を配置し、
前記透明電極と前記感光層との間の電流の流れを阻止す
るようにしたことを特徴とする固体撮像素子。 ３）特許請求の範囲第１項または第２項記載の固体撮像
素子において、前記感光層は水素化非晶質シリコン層で
あることを特徴とする固体撮像素子。 ４）特許請求の範囲第２項記載の固体撮像素子において
、前記感光層はｎもしくはｉ形の水素化非晶質シリコン
層であり、前記ブロッキング層はｐ形の水素化非晶質シ
リコン層であることを特徴とする固体撮像素子。 ５）特許請求の範囲第２項記載の固体撮像素子において
、前記感光層はｎもしくは“形の水素化非晶質シリコン
層であり、前記ブロッキング層は酸化イリジウム、酸化
スズ、酸化インジウムスズ、または酸化インジウム層で
あることを特徴とする固体撮像素子。 ６）複数の画素の走査回路を設けた半導体基板上に感光
層および透明電極層をこの順序で配置し、前記半導体基
板上の複数の電極と前記透明電極層とにより前記複数の
画素を区画するようにした固体撮像素子を製造するにあ
たり、前記半導体基板上に、前記複数の電極の各々を個
別に覆うようにして画素毎に分離された感光層を形成し
、該画素毎に分離された感光層および露出している電極
を覆って電流の流れを阻止する電流ブロッキング層を被
着し、該電流ブロッキング層の露出面を覆うように前記
透明電極を被着することを特徴とする固体撮像素子の製
造方法。
第２図は本発明固体撮像素子の他の実施例を示す断面図
である。 ｌ・・・ソース、２・・・ドレイン、３・・・ゲート、
４・・・５ｉ０２絶縁層、５・・・絶縁層、６・・・電
極、７・・・絶縁層、８・・・下地電極、９・・・感光
層、ｌＯ・・・電流阻止用ｐ十形非晶質シリコン膜、１
１・・・透明電極層、１２・・・電流阻止用透明電極膜
。 手続補正書 昭和８０年２月４日 特許庁長官 志 賀 学 殿 １、事件の表示 特願昭５９−２５２８０８号 ２、発明の名称 固体撮像素子およびその製造方法 ３、補正をする者 事件との関係 特許出願人 富士写真フィルム株式会社 ４、代理人 ６、補正の対象 明細書の「２、特許請求の範囲」の欄 および「３、発明の詳細な説明」の欄 １） ｒ２、特許請求の範囲」を別紙の通り訂正する
。 ２）明細書第５頁第６行目の「透明電流」を「透明電極
」に訂正する。 ３）同第５頁第１８行目〜２０行目の「非晶質シリコン
−欠点がある。」を「良好な特性を有する非晶質シリコ
ン膜を得ることが難しい、」に訂正する。 ３）同第７−１頁第１５行目および同第７−２頁第８行
目の「および露出している電極」を削除する。 ４） 同第１０頁第１４行目の「正孔」を削除する。 ５） 同第１Ｏ頁１８行目〜１７行目のｒＩｒ＋４０３
．５ｎ０２ 。 ＩＴＯなどよりも電気抵抗の高い」を削除する。 以 上 ２、特許請求の範囲 １）複数の画素の走査回路を設けた半導体基板上に感光
層および透明電極層をこの順序で配置し、前記半導体基
板上の複数の電極と前記透明電極層とにより前記複数の
画素を区画するようにした固体撮像素子において、 前記感光層が画素毎に分離され、各画素に対応する前記
電極は、前記画素毎に分離された感光層により覆われる
ようになしたことを特徴とする固体撮像素子。 ２）複数の画素の走査回路を設けた半導体基板上に感光
層および透明電極層をこの順序で配置し、前記半導体基
板上の複数の電極と前記透明電極層とにより前記複数の
画素を区画するようにした固体撮像素子において、 前記感光層が画素毎に分離され、各画素に対応する前記
電極は、前記画素毎に分離された感光層により覆われる
ようになし、前記分離された感光層および露出している
電極を覆って電流ブロッキング層を配置し、該電流ブロ
ッキング層の露出面を覆って前記透明電極層を配置し、
前記透明電極と前記感光層との間の電流の流れを阻止す
るようにしたことを特徴とする固体撮像素子。 ３）特許請求の範囲第１項または第２項記載の固体撮像
素子において、前記感光層は水素化非晶質シリコン層で
あることを特徴とする固体撮像素子。 ４）特許請求の範囲第２項記載の固体撮像素子において
、前記感光層はｎもしくはｉ形の水素化非晶質シリコン
層であり、前記ブロッキング層はｐ形の水素化非晶質シ
リコン層であることを特徴とする固体撮像素子。 ５）特許請求の範囲第２項記載の固体撮像素子において
、前記感光層はｎもしくは“形の水素化非晶質シリコン
層であり、前記ブロッキング層は酸化イリジウム、酸化
スズ、酸化インジウムスズ、または酸化インジウム層で
あることを特徴とする固体撮像素子。 ６）複数の画素の走査回路を設けた半導体基板上に感光
層および透明電極層をこの順序で配置し、前記半導体基
板上の複数の電極と前記透明電極層とにより前記複数の
画素を区画するようにした固体撮像素子を製造するにあ
たり、前記半導体基板上に、前記複数の電極の各々を個
別に覆うようにして画素毎に分離された感光層を形成し
、該画素毎に分離された感光層および露出している電極
を覆って電流の流れを阻止する電流ブロッキング層を被
着し、該電流ブロッキング層の露出面を覆うように前記
透明電極を被着することを特徴とする固体撮像素子の製
造方法。
Claims (1)
- 【特許請求の範囲】 １）複数の画素の走査回路を設けた半導体基板上に感光
層および透明電極層をこの順序で配置し、前記半導体基
板上の複数の電極と前記透明電極層とにより前記複数の
画素を区画するようにした固体撮像素子において、 前記感光層が画素毎に分離され、各画素に対応する前記
電極は、前記画素毎に分離された感光層により覆われる
ようになしたことを特徴とする固体撮像素子。 ２）複数の画素の走査回路を設けた半導体基板上に感光
層および透明電極層をこの順序で配置し、前記半導体基
板上の複数の電極と前記透明電極層とにより前記複数の
画素を区画するようにした固体撮像素子において、 前記感光層が画素毎に分離され、各画素に対応する前記
電極は、前記画素毎に分離された感光層により覆われる
ようになし、前記分離された感光層および露出している
電極を覆って電流ブロッキング層を配置し、該電流ブロ
ッキング層の露出面を覆って前記透明電極層を配置し、
前記透明電極と前記感光層との間の電流の流れを阻止す
るようにしたことを特徴とする固体撮像素子。 ３）特許請求の範囲第１項または第２項記載の固体撮像
素子において、前記感光層は水素化非晶質シリコン層で
あることを特徴とする固体撮像素子。 ４）特許請求の範囲第２項記載の固体撮像素子において
、前記感光層はｎもしくはｉ形の水素化非晶質シリコン
層であり、前記ブロッキング層はｐ形の水素化非晶質シ
リコン層であることを特徴とする固体撮像素子。 ５）特許請求の範囲第２項記載の固体撮像素子において
、前記感光層はｎもしくはｉ形の水素化非晶質シリコン
層であり、前記ブロッキング層は酸化イリジウム層であ
ることを特徴とする固体撮像素子。 ６）特許請求の範囲第１項ないし第５項のいずれかの項
に記載の固体撮像素子において、前記透明電極層は酸化
スズ、酸化インジウムスズまたは酸化インジウムである
ことを特徴とする固体撮像素子。 ７）複数の画素の走査回路を設けた半導体基板上に感光
層および透明電極層をこの順序で配置し、前記半導体基
板上の複数の電極と前記透明電極層とにより前記複数の
画素を区画するようにした固体撮像素子を製造するにあ
たり、 前記半導体基板上に、前記複数の電極の各々を個別に覆
うようにして画素毎に分離された感光層を形成し、該画
素毎に分離された感光層および露出している電極を覆っ
て電流の流れを阻止する電流ブロッキング層を被着し、
該電流ブロッキング層の露出面を覆うように前記透明電
極を被着することを特徴とする固体撮像素子の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59252808A JPS61133658A (ja) | 1984-12-01 | 1984-12-01 | 固体撮像素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59252808A JPS61133658A (ja) | 1984-12-01 | 1984-12-01 | 固体撮像素子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61133658A true JPS61133658A (ja) | 1986-06-20 |
Family
ID=17242503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59252808A Pending JPS61133658A (ja) | 1984-12-01 | 1984-12-01 | 固体撮像素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61133658A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02118952U (ja) * | 1989-03-14 | 1990-09-25 | ||
| WO2012070171A1 (ja) * | 2010-11-22 | 2012-05-31 | パナソニック株式会社 | 固体撮像装置及びその製造方法 |
-
1984
- 1984-12-01 JP JP59252808A patent/JPS61133658A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02118952U (ja) * | 1989-03-14 | 1990-09-25 | ||
| WO2012070171A1 (ja) * | 2010-11-22 | 2012-05-31 | パナソニック株式会社 | 固体撮像装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8786742B2 (en) | Solid-state imager device, drive method of solid-state imager device and camera apparatus | |
| US20220415956A1 (en) | Solid-state image sensor, method for producing solid-state image sensor, and electronic device | |
| US7196365B2 (en) | Solid-state imaging device, solid-state imaging apparatus and methods for manufacturing the same | |
| JP5366400B2 (ja) | 連続した膜を使用する集積されたｍｉｓ光電性デバイス | |
| US4735908A (en) | Process for fabricating solid-state imaging device | |
| US20160293652A1 (en) | Solid-state imaging device, members for the same, and imaging system | |
| KR20160006619A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPS61133658A (ja) | 固体撮像素子およびその製造方法 | |
| WO2022149362A1 (ja) | 固体撮像装置及び電子機器 | |
| KR100863361B1 (ko) | 이미지센서 및 그 제조방법 | |
| JPS6199369A (ja) | 固体撮像素子 | |
| KR100849238B1 (ko) | 이미지센서 및 그 제조방법 | |
| US9947704B1 (en) | Method of recovery of MOTFT backplane after a-Si photodiode fabrication | |
| JP2005038908A (ja) | 光電変換装置とその製造方法、並びに固体撮像素子 | |
| JPH01295458A (ja) | 積層型固体撮像装置 | |
| US20230223411A1 (en) | Imaging apparatus | |
| JP2856774B2 (ja) | 固体撮像装置 | |
| JPS61136262A (ja) | 固体撮像素子およびその製造方法 | |
| JP2022186615A (ja) | 光電変換装置およびｘ線撮像装置 | |
| JPS6199370A (ja) | 固体撮像素子の製造方法 | |
| JPS61136263A (ja) | 固体撮像素子およびその製造方法 | |
| JPS61120465A (ja) | 固体撮像素子 | |
| JP2024057986A (ja) | 光電変換パネルの製造方法、ｘ線撮像パネルの製造方法、及び光電変換パネル | |
| JPS6273661A (ja) | 固体撮像装置 | |
| JPH01204465A (ja) | 積層型固体撮像素子 |