JPH01204465A - 積層型固体撮像素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は積層型固体撮像素子に関し、更に詳）ホすれば
、シリコン基板表面における平坦化プロセスの緩和によ
り、光導電膜の切断や高電界の集中に伴う絶縁破壊電圧
の低下などが生じない積層型固体撮像素子に関する。

［従来技術］ 従来より、通常のＩＣ技術で走査部だけを集積したＳｉ
基板上に、ａｍ管のターゲット材料として用いられる均
一な光導電膜を付け、そこで光電変換を行わせる所謂積
層型固体撮像素子が提案されている。

前記積層型固体Ｒ像素子は、前述のように、各画素の走
査部と感光部とを三次元的に配したことにより、高解像
力化と高感度化が同時に１９られるといったメリットの
他に、積層する材料の選択により、例えばＸｔａや、赤
外線に特に良く感光する素子の出現も可能にするもので
ある。

第４図に従来の積層型固体＠画素子の１例を図示する。

この固体踊惟素子は、走査部１０として平面上にＭＯＳ
スイッチが形成された５ｉｆｔ板１上に、光電変換部２
０を重ね合わせている。

前記光電変換部２０は電極２１．２２間に光電変換膜例
えば、アモルファス−３ｉ　　（ａ−８ｉ）ヤニュービ
コン膜（Ｚｎ　Ｓｅ　／Ｚｎ　Ｃｄ　Ｔｅ接合）、ナチ
コン膜（Ｓｅ　−Ｔｅ−Ａｓ非晶質）２３を配置して設
けられており、その下部電極２１は前記走査部１０のダ
イオード部１１とコンタクトされている。これにより、
光電変換部２０で生じた信号電荷はダイオード部１１を
通って垂直転送部１２に読み込まれ、垂直信号線１３を
介して読み出される。

処で、上述の構成に於て、前記下部電極２１とダイオー
ド部１１のコンタクトは基板表面の絶縁層１４に設けた
コンタクトホール１５を介して行われており、前記基板
表面は平坦化されていた。このため、従来構造の積層型
固体搬像素子では、高密度化により前記ダイオード部が
小さく（例えば２〜３μｍｒＬ）なると、これに対応し
て前記コンタクトホールも微細化される。

［発明が解決しようとする課題］ しかしながら、微細化されるコンタクトホールの形成は
難しく、しかも光電変換膜の切断等の防止上から下部電
極表面を平坦化する必要があり、複雑な製造プロセスを
伴って歩留りを悪くした。

本発明の目的は、上記事情に鑑みなされたもので、コン
タクトホールの形成を不用にすると共に、平坦化プロセ
スを短縮しかつ平坦な下部電極表面が形成できる積層型
固体撮像素子を提供することにある。

［課題を解決するための・手段］ すなわち、本発明の上記目的は、・走査部が集積された
半導体基板上に光電変換部が重ね合わされた８！１層型
固体撮像素子に於て、前記半導体基板は凹凸状の断面を
有してその四部表面及び凸部表面にそれぞれ信号転送部
及びダイオード部が形成され、かつ前記凸部の上面を除
く全域を絶縁層により被われて平坦化されており、前記
光電変換部の下部電極が画素毎に分離された導電性薄層
から成って前記凸部上面と着接されていることを特徴と
する積層型固体ｆｉｉ像素子により達成される。

走査部が形成される半導体基板が断面を凹凸状に設けら
れていることにより、平坦化プロセスを短縮させて前記
凸部上面だけを露出させるように構成できる。そしてこ
の露出された凸部表面に形成されるダイオード部は積層
される光電変換部の下部電極と好適にコンタクトされる
。

［実　施　例］ 以下図面に示す本発明の実施例について詳説する。

積層型固体撮像素子の断面を示す第１図において、符号
１００は走査回路基板、２００は光電変換部を示す。走
査回路基板１００は公知のいかなる形態であってもよく
、例えば、ＭＯ８型素子、ＣＯＤあるいはＢＢＤで構成
できる。以下では、その−例として、ＣＣＤ型素子によ
り走査回路基板１００を構成して示す。

本発明の積層型固体撮像素子の特長の１つは、走査回路
基板１００が凹凸状の断面構造に設けられていることで
ある。すなわち、Ｐつ１ルが形成されたｎ形半導体基板
の凹部表面にはｎ形不純物が拡散されてドレインとなる
埋込チャネル領域１０１が形成されており、また凸部表
面にはｎ＋形不純物が拡散されてソースとなるダイオー
ド部１０２が形成されている。また、前記チャネル領域
１０１及びダイオード部１０２どの間には段差部１０３
が形成されており、この段差部１０３を含む前記チｔ１
ネル領域１０１上にはポリシリコンｌｌｉ　１０４及び
遮光メタル１０５が順次配置されている。なお、前記段
差部１０３のうち、隣接画素との間の段差部１０３は基
板にｐ＋形不純物が注入されてチャネル−ストッパ１０
Ｇが形成されている。上述のように構成された前記半導
体基板上には、ｐｓＧ、５ｔｏ２゜Ｓｉ３Ｎ４あるいは
ポリイミド等の有機物等による絶縁層１０７が前記凹部
領域に充填され、かつ凸部上面１０２ａを除く全域に形
成されてエッチバック等により平坦化されている。これ
により、前記凸部−上面１０２ａは露出されている。前
記絶縁層１０７の上には、画素毎に分離されて１画素を
区画する電極層２０１が前記凸部−Ｌ面１０２ａと電気
的導通をとって一様に配置されている。前記電極層２０
１としてはＡｌｌ　、ＡＮ　−８ｉ　、ＡＮ　−８ｉ−
ＣｕまたはＣｒ　、Ｍｏなとの；Ｓ移金属あるいは０．
５μｍ以下好ましくは０．１μｍ以下のポリシリコン膜
を用いることができる。金属電極はエツチング等により
画素間が分離でき、またポリシリコンは酸化によって分
離できる。

光電変換部２００は、前記電極層２０１を下部電極とし
て、その上に形成される。下部電極２０１の上にはまず
ノンドープのままのｎ形非晶質シリコン膜またはボロン
を添加した高抵抗のｉ形の非晶質シリコン膜２０２を、
ＡＣグロー放電法でデポジションして、膜厚０．１〜５
μｍ１好ましくは０．３〜２μ卯で配置する。

このあと、このｎ形（ｉ形）非晶質シリコン膜２０２は
、公知のエツチング技術（ＲＩＥ法、ウェットエッチ法
、ドライエッチ法等）によって分＠Ｓ　Ｇが形成され、
それによって各画素毎に区画される。このようにして分
離されたｎ形（ｉ形）非晶質シリコン膜２０２の上に、
１００〜２０００人の不純物添加によるｐ＋形非晶質シ
リコン膜（ブロッキングｉ　）　２０３を配置し、さら
に、プラズマＣＶＤ法により前記分離溝Ｇを埋め込むよ
うにメタル膜２０４を付着する。前記メタル膜２０４を
バターニングした後、全面にｓｉＮ、ｐｓＧ等からなる
保護層２０５を配置して光電変換部２００が形成される
。

ここでは光電変換層として分離した非晶質シリコンを用
いた例を示したが連続膜でもよく、又、エピタキシャル
・シリコン層でもよい。

第２図に前記走査回路基板１００の製造プロセスを示す
。

Ｐウェルが形成されたｎ形半導体基板１００ａはマスク
をかけて断面形状が凹凸になるようにエツチングされる
（第２図ａ、ｂ）。凹部領域にはｎ形不純物をイオン注
入して埋込チャネル１０１が形成される（第２図Ｃ）。

その後、半導体基板１００ａは熱酸化により表面にゲー
ト酸化膜（ＳｉＯ□）１００ｂが形成（第２図ｄ）され
た後、第１ポリシリコン層がデポジションされる。次い
で、前記第１ポリシリコン層１０４はエツチングにより
バターニング（第２図ｅ）され、さらに酸化されて表面
にポリシリコン酸化膜１０４ａが成長される（第２図ｆ
）。第１ポリシリコン層上には同様にしてバターニング
された第２ポリシリコン？Ｊ１０４ｂが形成される（第
２図Ｑ）。なお、第１図に於ては、前記２層ポリシリコ
ンを１つにまとめて図示している。

前記第２ポリシリコン層１０４ｂ上にＷ、ＭＯ等の遮光
メタル１０５を配訝し、その後、全域にＰＳＧをデポジ
ションする（第２図ｈ）。次いで、基板に形成された凸
部領域の上面が露出するように反応性イオンエツチング
によるエラグバックにより平坦化し、前記凸部領域にｎ
＋形不純物を拡散させてソースとなるダイオード部１０
２を形成する（第２図ｉ）。

第３図は、走査部がＭＯ８型素子構造による場合を例示
している。

第３図に示した実施例と同様に半導体基板３００は断面
構造が凹凸状に設けられている。凹部領域にｎ形不純物
が拡散されたドレイン３０１と接続してΔｆＪ電極３０
２が配置されており、凸部領域に形成されるソースダイ
オード３０３、及びドレインとソースとの間に配置され
るゲート電極３０４とでＭＯＳスイッチが構成されてい
る。なお、光電変換部２００は第１図に示した実施例と
同じである。

以上のように構成された積層型固体囮像素子では、光は
光導電膜で吸収され、そこで光導電電流・どなって信号
電荷を生じる。信号電荷は光電変換部の下部電極で吸収
され、ソースダイオード部を通って垂直転送ラインに読
み込まれ、１水平走査期間ごとに垂直方向に転送されて
、図示していない埋め込みチャネルのＢＣＯＤで構成さ
れた水平転送ラインに送られ、所定のクロックパルスで
読み出される。

［発明の効果］ 以−Ｅ記載したとおり、本発明の積層型固体囮像素子に
よれば、走査回路基板を凹凸状に設りたことにより平坦
化プロレスが短縮されかつ平坦な光電変換部の下部電極
を形成できる。また、走査回路基板のソース部と下部電
極との接続にコンタクトホールを使用しないため、不要
な分離部を設ける必要がなくなり、ＣＯＤにより走査回
路を構成した場合には転送路面積が大きくとれてダイ犬
ミックレンジが向上する。更に、下部電極としてポリシ
リコンを用いた場合、画素間分離がポリシリコンの酸化
により行え、光導電膜の下部が非常に平坦になるため、
光導電膜に欠陥が発生しない。

更に溝分離光導電膜を用い、かつ分離面にブロッキング
層を設けて溝部に電極を設けた場合、光導電電流の横方
向への漏れが完全に阻止されて、混色のないかつ欠陥の
少ないセンサを製作できる。

なお、下部電極として金属電極を用いた場合でも分離部
における段差は少なくその上に積層される光導電膜に欠
陥を生じない。

【図面の簡単な説明】

第１図は本発明の１実廠例をポリ素子断面図、第２ａ図
〜第２１図は第１図に示す素子の走査回路基板における
製作プロレスを説明する図、第３図は本発明の他の実施
例を示す断面図、第４図は従来の積層型固体ａｍ素子の
断面図である。 １００：走査回路基板　　　１００ａ　：半導体葛根１
０１：埋込チｉ？ネル領域　１０２：ダイオード部１０
３：段差部 １０４　、１０４ｂ：ポリシリコン層 １０５：遮光メタル １０６：チャネル・ストッパ １０７：絶縁層　　　　　　２００：光電変換８け２０
１：電ｗＡ層（下部電極） ２０２：ｎ形非晶質シリコン膜 ２０３：ｐ＋形非晶質シリコン膜 （ブロッキング層） ２０４：メタル膜　　　　　２０５・・・保護層３００
：半導体基板　　　　３０１ニドレイン３０２：ＡｆＪ
電極

Claims (3)

【特許請求の範囲】
1. （１）走査部が集積された半導体基板上に光電変換部が
   重ね合わされた積層型固体撮像素子に於て、前記半導体
   基板は凹凸状の断面を有してその凹部表面及び凸部表面
   にそれぞれ信号転送部及びダイオード部が形成され、か
   つ前記凸部の上面を除く全域を絶縁層により被われて平
   坦化されており、前記光電変換部の下部電極が画素毎に
   分離された導電性薄層から成って前記凸部上面と着接さ
   れていることを特徴とする積層型固体撮像素子。
2. （２）導電性薄層がポリシリコン膜により設けられて画
   素間分離がポリシリコンの酸化により行われていること
   を特徴とする請求項２に記載の積層型固体撮像素子。
3. （３）導電性薄層が遷移金属により設けられて画素間分
   離がエッチングにより行われていることを特徴とする請
   求項１に記載の積層型固体撮像素子。