JPS61133446A - 実時間ソフトウエア監視兼書込み保護制御装置 - Google Patents
実時間ソフトウエア監視兼書込み保護制御装置Info
- Publication number
- JPS61133446A JPS61133446A JP60267073A JP26707385A JPS61133446A JP S61133446 A JPS61133446 A JP S61133446A JP 60267073 A JP60267073 A JP 60267073A JP 26707385 A JP26707385 A JP 26707385A JP S61133446 A JPS61133446 A JP S61133446A
- Authority
- JP
- Japan
- Prior art keywords
- software
- data
- generating
- signal
- key
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1466—Key-lock mechanism
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0763—Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Security & Cryptography (AREA)
- Storage Device Security (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は、コンピュータプログラムの適切な実行ならび
にメモリに記憶されたデータの保護を独立的に検証して
、単一の中央処理装置で実行される多重ソフトウェアの
隔離を行なう装置に関する。
にメモリに記憶されたデータの保護を独立的に検証して
、単一の中央処理装置で実行される多重ソフトウェアの
隔離を行なう装置に関する。
（ロ） 従来の技術
航空機の飛行制御装置のような多ぐの重要な安全性を利
用することが、アナログハードウェアにおいて実行され
ており、誤つ念ソフトウェアの実行によって生ずること
があり得る潜在的な危険を回避している。
用することが、アナログハードウェアにおいて実行され
ており、誤つ念ソフトウェアの実行によって生ずること
があり得る潜在的な危険を回避している。
アナログハードウェアにおいて実行される機能と異なり
、ソフトウェア機能は、同じコンピユータで実行される
他のソフトウェア機能と効果的に時間分割されている。
、ソフトウェア機能は、同じコンピユータで実行される
他のソフトウェア機能と効果的に時間分割されている。
従って、個々のソフトウェア機能は隔離しにくい。ソフ
トウェアの適切な実行の検証を助けるために穐々の技術
が利用されて来ている。
トウェアの適切な実行の検証を助けるために穐々の技術
が利用されて来ている。
ソフトウェアの実行を監視し、かつデータを保護するこ
とは、ソフトウェアそれ自体において以前から達成され
ている。ソフトウェアに関連した監視の例としては、心
拍的監視（ｈｅａｒｔｂｅａｔｍｏｎｉｔｏｒ ）なら
びにソフトウェアチケットチェックかめる。心拍的監視
において、ソフトウェアは規則的間隔でパルスを出力し
、実時間動作を検査する。しかし、ソフトウェアあるい
はノ）−ドウエアの故障でも監視パルスを出力し続ける
こともあり得る。ソフトウェアチケットチェック監視で
は、各モジュールは、二進ワードまたはフラグの形式で
チケツ） （ｔｉｃｋｅｔ）を出力し、その実行を表示
する。監視モジュールは、チケットの受信を介して、ソ
フトウェアの実行を検証しようとするものである。従っ
て、この技術は、監視しようとするのと同じ処理装置の
直接制御の下に置かれている。
とは、ソフトウェアそれ自体において以前から達成され
ている。ソフトウェアに関連した監視の例としては、心
拍的監視（ｈｅａｒｔｂｅａｔｍｏｎｉｔｏｒ ）なら
びにソフトウェアチケットチェックかめる。心拍的監視
において、ソフトウェアは規則的間隔でパルスを出力し
、実時間動作を検査する。しかし、ソフトウェアあるい
はノ）−ドウエアの故障でも監視パルスを出力し続ける
こともあり得る。ソフトウェアチケットチェック監視で
は、各モジュールは、二進ワードまたはフラグの形式で
チケツ） （ｔｉｃｋｅｔ）を出力し、その実行を表示
する。監視モジュールは、チケットの受信を介して、ソ
フトウェアの実行を検証しようとするものである。従っ
て、この技術は、監視しようとするのと同じ処理装置の
直接制御の下に置かれている。
従って、重要な安全性関連の機能を行なうソフトウェア
が適切に実行しているか、あるいはそのプログラムデー
タが変更されていないかを確かめることは困難である。
が適切に実行しているか、あるいはそのプログラムデー
タが変更されていないかを確かめることは困難である。
従来、ソフトウェアは、ソフトウェアモジュールと称す
る実行可能コードから成る小さい機能ブロックに分けら
れる。各ソフトウェアモジュールは、航空学の九めの米
国無線技術委員会（几ＴＣＡ ）文書Ｄｏ−１７８内に
含まれる定義に従って、微妙（クリチカル）、必壜、非
微妙（ノン・クリチカル）として分類することができる
。これらのソフトウェア範囲のうちの２つ以上に該当す
るモジュールを有するソフトウェアパッケージが、共通
の処理装置によって実行される場合、ソフトウェア臨界
性範囲についての明確な分割を行う何らかの隔離方法が
必要とされる。そうでなければ、該パッケージ内の全モ
ジュールの臨界性（ｃｒｉｔｉｃａｌｉｔｙ ）は、ド
キュメンテーション、検査、および確認要件に関するグ
ループの最も微妙な臨界性を台無しにしてしまう。
る実行可能コードから成る小さい機能ブロックに分けら
れる。各ソフトウェアモジュールは、航空学の九めの米
国無線技術委員会（几ＴＣＡ ）文書Ｄｏ−１７８内に
含まれる定義に従って、微妙（クリチカル）、必壜、非
微妙（ノン・クリチカル）として分類することができる
。これらのソフトウェア範囲のうちの２つ以上に該当す
るモジュールを有するソフトウェアパッケージが、共通
の処理装置によって実行される場合、ソフトウェア臨界
性範囲についての明確な分割を行う何らかの隔離方法が
必要とされる。そうでなければ、該パッケージ内の全モ
ジュールの臨界性（ｃｒｉｔｉｃａｌｉｔｙ ）は、ド
キュメンテーション、検査、および確認要件に関するグ
ループの最も微妙な臨界性を台無しにしてしまう。
異なる臨界性レベルを有するソフトウェアを完全に隔離
するためＫ、２つの基本的な問題が解決されねばならな
い。
するためＫ、２つの基本的な問題が解決されねばならな
い。
ソフトウェア実行は、非微妙なソフトウェアモジュール
が、間違ってプログラムの流れを妨げ、よって適切な呼
出しシーケンスまたは微妙なモジュールの実行率に影響
を与えることが無いよう検査されねばならない。
が、間違ってプログラムの流れを妨げ、よって適切な呼
出しシーケンスまたは微妙なモジュールの実行率に影響
を与えることが無いよう検査されねばならない。
クリチカルデータは、非微妙ソフトウェアがスクラッチ
パッドメモリの場所を間違って変えてしまわないように
保護されねばならない。
パッドメモリの場所を間違って変えてしまわないように
保護されねばならない。
従って、ソフトウェアにおける走行安７全性機能を実現
する本質的問題は、多重臨界性ソフトウェアパッケージ
における微妙なソフトウェアモジュールがきれいなデー
タにより、適切なシーケンスで、完全に実行されるよう
検証することである。
する本質的問題は、多重臨界性ソフトウェアパッケージ
における微妙なソフトウェアモジュールがきれいなデー
タにより、適切なシーケンスで、完全に実行されるよう
検証することである。
本発明の実時間ソフトウェア監視兼書き込み保護制御装
置は、独立してソフトウェアの実行を検証する。それは
、よシ低い臨界性レベルのソフトウェアから微妙データ
を隔離し、かつ。
置は、独立してソフトウェアの実行を検証する。それは
、よシ低い臨界性レベルのソフトウェアから微妙データ
を隔離し、かつ。
保護し、よって、単一処理装置内において、航空学のた
めの米国無線技術委員会（ＲＴＣＡ ）文書Ｄｏ−１７
８に述べられているような臨界性の３つのレベルに、ソ
フトウェアを隔離することが可能になる。本発明は、ソ
フトウェアが適切なシーケンスで実行すること、および
全ソフトウェアタスクが特定時間内に完了することを検
証する。
めの米国無線技術委員会（ＲＴＣＡ ）文書Ｄｏ−１７
８に述べられているような臨界性の３つのレベルに、ソ
フトウェアを隔離することが可能になる。本発明は、ソ
フトウェアが適切なシーケンスで実行すること、および
全ソフトウェアタスクが特定時間内に完了することを検
証する。
（ハ）作用
本発明は、コンピュータプログラムの適切な実行を検証
し、かつ、メモリの選択された範囲が不注意に変更され
ないよう保護する 装置であシ、従って単一の中央処理
装置において実行する多重プログラムのためのデータの
明確な隔離および保護が行なわれる。
し、かつ、メモリの選択された範囲が不注意に変更され
ないよう保護する 装置であシ、従って単一の中央処理
装置において実行する多重プログラムのためのデータの
明確な隔離および保護が行なわれる。
独立のソフトウェア監視装置は、中央処理装置において
実行するソフトウェアから一連のデータキーを受信する
。該データキーシーケンスは几ＯＭＫ対してアドレスを
発生し、該几ＯＭは複数の適正なコードを出力し、それ
は入力データキーの選択された部分と比較されて該入力
データキーの有効性、従って中央処理装置において
゛実行するソフトウェアの適切な動作を検証する。
実行するソフトウェアから一連のデータキーを受信する
。該データキーシーケンスは几ＯＭＫ対してアドレスを
発生し、該几ＯＭは複数の適正なコードを出力し、それ
は入力データキーの選択された部分と比較されて該入力
データキーの有効性、従って中央処理装置において
゛実行するソフトウェアの適切な動作を検証する。
その上、メモリの選択された範囲は書込み保護信号に↓
って隔離され、従って微妙なデータの不注意な変更を防
いでいる。
って隔離され、従って微妙なデータの不注意な変更を防
いでいる。
に）実施例
第１図に示されるように、本発明はソフトウェア監視集
積回路１０およびソフトウェア識別ＲＯＭ １１から成
っている。各ソフトウェアモジュールは、図示されてい
ないが、中央処理装置（ＣＰＵ ）からの入力あるいは
出力があると、ソフトウェア監視集積回路１０に、二進
データキー１を書き込む。ソフトウェア監視装置１０は
、ソフトウェア識別几０Ｍ１１に記憶された、確定した
適正コードシーケンス（分岐を含む）とデータキー１を
比較する。適正データキー１がソフトウェア監視装置１
０に書込まれる度毎に、ソフトウェア監視装置１０は新
らしい状態に遷移する。従って、ソフトウェア監視装置
１０とＲＯＭ ｊ １とで状態マシンを形成する。従っ
て、ソフトウェア監視装置１０は、デルタキー１が正し
く、かつ、適切なンーケンス内−にあると検証する。デ
ータキー１がシーケンスを外れて、入れられる場合、ソ
フトウェアの故障がリード＄５０に告げられる。書き込
み保護制御信号４は、現在の実行モジュールに対応する
が、それがシステムスクラッチパッドメモリ（図示され
ていない）に与えられて、微妙なデータが不注意に変更
されないよう保護する。
積回路１０およびソフトウェア識別ＲＯＭ １１から成
っている。各ソフトウェアモジュールは、図示されてい
ないが、中央処理装置（ＣＰＵ ）からの入力あるいは
出力があると、ソフトウェア監視集積回路１０に、二進
データキー１を書き込む。ソフトウェア監視装置１０は
、ソフトウェア識別几０Ｍ１１に記憶された、確定した
適正コードシーケンス（分岐を含む）とデータキー１を
比較する。適正データキー１がソフトウェア監視装置１
０に書込まれる度毎に、ソフトウェア監視装置１０は新
らしい状態に遷移する。従って、ソフトウェア監視装置
１０とＲＯＭ ｊ １とで状態マシンを形成する。従っ
て、ソフトウェア監視装置１０は、デルタキー１が正し
く、かつ、適切なンーケンス内−にあると検証する。デ
ータキー１がシーケンスを外れて、入れられる場合、ソ
フトウェアの故障がリード＄５０に告げられる。書き込
み保護制御信号４は、現在の実行モジュールに対応する
が、それがシステムスクラッチパッドメモリ（図示され
ていない）に与えられて、微妙なデータが不注意に変更
されないよう保護する。
データキー１の適正シーケンスは分岐を含むこともでき
る。データキー１の多重適正シーケンスは選択的に定め
ることができるので、ソフトウェア監視集積回路１０は
モード人力８を有する。１つ以上の適正シーケンスが定
められている場合、モード人力８はいずれの７−ケンス
が適正であるか判定する。例えば、飛行制御装置利用例
において、巡航シーケンスは、着陸モード中、適正シー
ケンスセットから除外される。
る。データキー１の多重適正シーケンスは選択的に定め
ることができるので、ソフトウェア監視集積回路１０は
モード人力８を有する。１つ以上の適正シーケンスが定
められている場合、モード人力８はいずれの７−ケンス
が適正であるか判定する。例えば、飛行制御装置利用例
において、巡航シーケンスは、着陸モード中、適正シー
ケンスセットから除外される。
多くの利用例において、それぞれが異なる繰り返し度を
有する、若干の独立したソフトウェアタスクが実行され
ることになっている。本発明において、個別のソフトウ
ェアタスクが一時的に中止され、他のタスクが、それが
前に中止された全くその時点で再開されることができる
。
有する、若干の独立したソフトウェアタスクが実行され
ることになっている。本発明において、個別のソフトウ
ェアタスクが一時的に中止され、他のタスクが、それが
前に中止された全くその時点で再開されることができる
。
従って、各個別タスクはソフトウェア監視装置１０によ
って監視され、定められた繰り返し度で完了する。
って監視され、定められた繰り返し度で完了する。
次に、第２図では、本発明の詳細な説明が与えられる。
本発明は、ソフトウェア監視集積回路１０ならびにソフ
トウェア識別Ｒ，ＯＭ １１を有している５図示されて
はいないが、中央処理装置（ＣＰＵ）における、各ソフ
トウェアモジュールの実行の開始と終了において、デー
タキー１は、ソフトウェア監視装置１０に″、従って通
常のＤタイプラッチ２Ｌ２２，２３および３４に、同時
に、与えられる。データキー１はキーコード５、分岐コ
ード７、および書込み保護コード４を有している。キー
コード３は、独自にキーコード５を同定する、通常８ビ
ツトを有する２進コードとなっている。分岐コード７は
通常２ピツトを有する２進コードであって、実行しよう
とするプログラム制御における分岐を特定する。通常、
４ビツトから成る書込み保護コードは、スクラッチパッ
ドメモリの何れの範囲がＣＰＵによってアクセスされ得
るかを特定する。次のデータキー１の受信によって変更
されるまで、メモリ書込み保護機能は有効のままとなっ
ている。
トウェア識別Ｒ，ＯＭ １１を有している５図示されて
はいないが、中央処理装置（ＣＰＵ）における、各ソフ
トウェアモジュールの実行の開始と終了において、デー
タキー１は、ソフトウェア監視装置１０に″、従って通
常のＤタイプラッチ２Ｌ２２，２３および３４に、同時
に、与えられる。データキー１はキーコード５、分岐コ
ード７、および書込み保護コード４を有している。キー
コード３は、独自にキーコード５を同定する、通常８ビ
ツトを有する２進コードとなっている。分岐コード７は
通常２ピツトを有する２進コードであって、実行しよう
とするプログラム制御における分岐を特定する。通常、
４ビツトから成る書込み保護コードは、スクラッチパッ
ドメモリの何れの範囲がＣＰＵによってアクセスされ得
るかを特定する。次のデータキー１の受信によって変更
されるまで、メモリ書込み保護機能は有効のままとなっ
ている。
書込みパルス信号２が存在する場合、データキー１はラ
ッチ２１．２２および２３内にストローブされる。制御
パルス３２が存在する場合には、データキー１はラッチ
３４内にストローブされる。データキー１と書込みパル
ス２の入力に際して、分岐コード７はラッチ２１からＡ
ＮＤ回路４１に出力される。分岐コーと７は、何れのプ
ログラム分流が、与えられたデルタキー１に関連するか
を定める。モード信号８もまたＡＮＤ回路４１への入力
となっている。ＡＮＤ回路４１は選択された分岐を任意
に妨げる働きをし、かつ、分岐制御信号９を出力する。
ッチ２１．２２および２３内にストローブされる。制御
パルス３２が存在する場合には、データキー１はラッチ
３４内にストローブされる。データキー１と書込みパル
ス２の入力に際して、分岐コード７はラッチ２１からＡ
ＮＤ回路４１に出力される。分岐コーと７は、何れのプ
ログラム分流が、与えられたデルタキー１に関連するか
を定める。モード信号８もまたＡＮＤ回路４１への入力
となっている。ＡＮＤ回路４１は選択された分岐を任意
に妨げる働きをし、かつ、分岐制御信号９を出力する。
分岐制御信号９と旧キーコード信号１９とで、ソフトウ
ェア識別几０Ｍ１１のアドレスを形成する。直ぐ前
゛のキーコード３に対応する旧キーコード１９は。
ェア識別几０Ｍ１１のアドレスを形成する。直ぐ前
゛のキーコード３に対応する旧キーコード１９は。
キーコード５および遅延書込みパルス２５ａの入力に際
して、ラッチ２４からソフトウェア識別几ＯＭ １１
Ｋ出力される。適正キーコード５および適正書込み制御
コード６は、分岐制御信号９および旧キーコード１９の
アドレスによって定められる、ソフトウェア識別ＲＯＭ
１１の出力となっている。
して、ラッチ２４からソフトウェア識別几ＯＭ １１
Ｋ出力される。適正キーコード５および適正書込み制御
コード６は、分岐制御信号９および旧キーコード１９の
アドレスによって定められる、ソフトウェア識別ＲＯＭ
１１の出力となっている。
データキー１がソフトウェア監視装置１０に書込まれる
とすぐ、キーコード５はラッチ２２から比較器１２に出
力され、そして書込み保護コード４はラッチ２３から比
軟器１２に出力される。
とすぐ、キーコード５はラッチ２２から比較器１２に出
力され、そして書込み保護コード４はラッチ２３から比
軟器１２に出力される。
ソフトウェア識別ＲＯＭ １１は、比較器１２に対して
、適正キーコード５ならびに適正書込み制御コード６を
出力する。キーコード３および書込み保護制御コード４
は、比較器１２において、適正キーコード５および適正
書込み保護コード６と比較される。該比較が有効でない
場合（等しくない場合）、 ＯＲ，ゲート２６に作用す
るリード１２ａ上の比較器１２からの出力によって、ラ
ッチ１３がセットされ、故障を表示する。
、適正キーコード５ならびに適正書込み制御コード６を
出力する。キーコード３および書込み保護制御コード４
は、比較器１２において、適正キーコード５および適正
書込み保護コード６と比較される。該比較が有効でない
場合（等しくない場合）、 ＯＲ，ゲート２６に作用す
るリード１２ａ上の比較器１２からの出力によって、ラ
ッチ１３がセットされ、故障を表示する。
ラッチ１３へのりａツク入力は、遅延された書込みパル
ス２５ａ″′ｃある。書込みパルス２からその入力を受
信する遅延２５の長さは、通常、数ナノ秒となっている
。遅延２５は、比較器１２に関連する内部積分回路遅延
を受入れるだけの十分な長さでなければなら々い。ラッ
チ１３が、比較器１２への入力について比較の不一致を
示すようにセットされる場合、それは、図示されていな
いが、システムリセットによシフリアされるまで、セッ
トされたままとなっている。
ス２５ａ″′ｃある。書込みパルス２からその入力を受
信する遅延２５の長さは、通常、数ナノ秒となっている
。遅延２５は、比較器１２に関連する内部積分回路遅延
を受入れるだけの十分な長さでなければなら々い。ラッ
チ１３が、比較器１２への入力について比較の不一致を
示すようにセットされる場合、それは、図示されていな
いが、システムリセットによシフリアされるまで、セッ
トされたままとなっている。
前述のように、書き込まれた全データキーを監視するこ
とに加えて、ソフトウェア監視装置１０は、データキー
１の定められたシーケンスが割り当てられた時間間隔内
に受信されたことを確認しなければならない。最終キー
検出器１８が、 ＡＮＤゲート２７への出力によって、
最終キーコード３が受信されていることを表示し、さら
に比較器１２がデータキー１が適切なシーケンスになっ
ていることを確認する場合、ラッチ１４は、ＡＮＤゲー
ト２７に作用するリード１２ａ上の比較器１２からの出
力によってセットされ、シーケンスの最終有効キーコー
ド３が受信されていることを表示する。ソフトウェアの
タスクを完了するために割シ当てられた時間期間は、タ
スクタイマ１５によって監視され、該タイマはＣＰＵか
らタイムベース入力１５ａを受信する。
とに加えて、ソフトウェア監視装置１０は、データキー
１の定められたシーケンスが割り当てられた時間間隔内
に受信されたことを確認しなければならない。最終キー
検出器１８が、 ＡＮＤゲート２７への出力によって、
最終キーコード３が受信されていることを表示し、さら
に比較器１２がデータキー１が適切なシーケンスになっ
ていることを確認する場合、ラッチ１４は、ＡＮＤゲー
ト２７に作用するリード１２ａ上の比較器１２からの出
力によってセットされ、シーケンスの最終有効キーコー
ド３が受信されていることを表示する。ソフトウェアの
タスクを完了するために割シ当てられた時間期間は、タ
スクタイマ１５によって監視され、該タイマはＣＰＵか
らタイムベース入力１５ａを受信する。
タスクタイマがタスク終了信号１６を出力する場合、ラ
ッチ１４がセットされていなければ、そこでラッチ１７
が、ＡＮＤゲート２８ならびにＯＢ−ゲート２９を介し
て、セットされ、故障を表示する。
ッチ１４がセットされていなければ、そこでラッチ１７
が、ＡＮＤゲート２８ならびにＯＢ−ゲート２９を介し
て、セットされ、故障を表示する。
上記のれ明は、単一タスクに対応するデータキー１の単
一シーケンスの監視に適用される。
一シーケンスの監視に適用される。
各々が異なる繰返し度を有する多重タスクの監視は、タ
スク間で切換えることによって、本発明により達成され
る。データキー１は、データをラッチ３４にストローブ
する制御パルス３２を介して、ソフトウェア監視装置１
０に書込まれる。ラッチ３４は制御コード３４ａを、制
御コード検出器３６に出力する。制御コード３４ａが無
効である場合、ラッチ３８は０几ゲート３７を介してセ
ットされるが、該ゲートの出力は、遅延装置３５からの
出力によってラッチ３８にストローブされ、そして無効
信号３９はＯＲゲート４Ｇに出力される。ラッチ５４も
また、タスク選択コード３４ｂを出力し、該コードは、
多重タスク環境において、ンフトウエア識別几０Ｍ１１
へのアドレスの一部となシ、さらにタスク選択デコーダ
４４への入力となっている。ラッチ２３、ラッチ２４お
よびタスクタイマ１５は単一タスクに専念しなければな
らないので、複数のラッチ２５、ラッチ２４およびタス
クタイマ１５が備えられるが、第２図には示されていな
い。タスク選択デコーダ４４は、タスク選択コード３４
ｂに含まれる情報に依って、ｎ個のラッチ２３、ラッチ
２４およびタスクタイマ１５のうちの１つを作動する。
スク間で切換えることによって、本発明により達成され
る。データキー１は、データをラッチ３４にストローブ
する制御パルス３２を介して、ソフトウェア監視装置１
０に書込まれる。ラッチ３４は制御コード３４ａを、制
御コード検出器３６に出力する。制御コード３４ａが無
効である場合、ラッチ３８は０几ゲート３７を介してセ
ットされるが、該ゲートの出力は、遅延装置３５からの
出力によってラッチ３８にストローブされ、そして無効
信号３９はＯＲゲート４Ｇに出力される。ラッチ５４も
また、タスク選択コード３４ｂを出力し、該コードは、
多重タスク環境において、ンフトウエア識別几０Ｍ１１
へのアドレスの一部となシ、さらにタスク選択デコーダ
４４への入力となっている。ラッチ２３、ラッチ２４お
よびタスクタイマ１５は単一タスクに専念しなければな
らないので、複数のラッチ２５、ラッチ２４およびタス
クタイマ１５が備えられるが、第２図には示されていな
い。タスク選択デコーダ４４は、タスク選択コード３４
ｂに含まれる情報に依って、ｎ個のラッチ２３、ラッチ
２４およびタスクタイマ１５のうちの１つを作動する。
従って、本発明は、ソフトウェアの実行を監視し、かつ
、データを保護する、中央処理装置とは独立の装置とな
っている。従って、不適切なソフトウェアの実行は、即
座に、検出され、高度の信頼度と信用度をもって報告さ
れる。
、データを保護する、中央処理装置とは独立の装置とな
っている。従って、不適切なソフトウェアの実行は、即
座に、検出され、高度の信頼度と信用度をもって報告さ
れる。
本発明の良好な実施例により説明して来たが、使用され
た用語は説明の丸めであって限定するものでなく、本発
明の真の範囲ならびに発明の精神から逸脱することなく
、よシ広い範囲で、特許請求の範囲内で、種々の変更が
なされ得る点を理解されたい。
た用語は説明の丸めであって限定するものでなく、本発
明の真の範囲ならびに発明の精神から逸脱することなく
、よシ広い範囲で、特許請求の範囲内で、種々の変更が
なされ得る点を理解されたい。
第１図は本発明を実行するためのブロック図、第２図は
ソフトウェア監視集積回路の詳細なブロック図である。 図中、１０はソフトウェア監視集積回路、１１はソフト
ウェア識別几ＱＭ、 １２は比較器、１３１１４、１７
．２Ｌ ２２．２５．２４．３１．３４．５８はラッチ
、１５はタスクタイマ、１８は最終キー検出器、２５．
５５は遅延装置、２６．２９．５７．４０はＯＲゲート
、２７．２８はＡＮＤゲート、３６は制御コード検出器
、４１は論理ＡＮＤ回路、および４４はタスク選択デコ
ーダをそれぞれ示す。 ＦＩＧ、 １゜
ソフトウェア監視集積回路の詳細なブロック図である。 図中、１０はソフトウェア監視集積回路、１１はソフト
ウェア識別几ＱＭ、 １２は比較器、１３１１４、１７
．２Ｌ ２２．２５．２４．３１．３４．５８はラッチ
、１５はタスクタイマ、１８は最終キー検出器、２５．
５５は遅延装置、２６．２９．５７．４０はＯＲゲート
、２７．２８はＡＮＤゲート、３６は制御コード検出器
、４１は論理ＡＮＤ回路、および４４はタスク選択デコ
ーダをそれぞれ示す。 ＦＩＧ、 １゜
Claims (4)
- （１）実時間ソフトウェア監視兼書込み保護装置であっ
て、 中央処理装置におけるプログラムの実行中、選択された
時間に発生する一連のデータキーの入力に応答して、一
連のメモリアドレスを与える装置と、 前記メモリアドレスをシーケンシャルに受信し、かつ、
それに応答して複数のシーケンシャルな適正コードを与
える装置と、 前記適正コードを前記データキーの選択された部分とシ
ーケンシャルに比較して、そこから前記キーの有効性を
表わす信号を発生する装置と、そして 前記データキーのシーケンスに応答して変化することの
ないメモリの範囲を特定することによって、ソフトウェ
アの隔離を行う装置、 とを備えていることを特徴とする、前記実時間ソフトウ
ェア監視兼書込み保護装置。 - （２）特許請求の範囲第１項記載の装置において、さら
に、 前記データキーのシーケンスにおける最後のデータキー
の発生を表わす信号を与える装置と、データキーの有効
性を表わす前記信号およびシーケンスにおける最終デー
タキーの発生を表わす前記信号の受信に応答して、一連
のデータキーの有効な完了を表わす信号を発生する装置
、とを備えていることを特徴とする前記実時間ソフトウ
ェア監視兼書込み保護装置。 - （３）特許請求の範囲第２項記載の装置であって、さら
に ソフトウェアのタスクの持続時間を時間合わせし、かつ
、タスク終了の発生を表わす信号を発生する装置と、 前記タスクの終了信号と、一連のデータキーの有効な完
了を表わす前記信号との相互発生に基づいた、有効実行
ソフトウェアタスクを表わす信号を発生する装置、 とを備えていることを特徴とする、前記実時間ソフトウ
ェア監視兼書込み保護装置。 - （４）特許請求の範囲第３項記載の装置であって、さら
に 前記メモリアドレスのシーケンスの一部となる、複数の
ソフトウェアタスクから選択されたソフトウェアタスク
を指定する信号を発生し、かつ、前記データキーのシー
ケンスの入力に応答して制御コードを発生する装置と、 前記制御コードに応答して、前記制御コードの有効性を
表わす信号を発生する装置、 とを備えていることを特徴とする、前記実時間ソフトウ
ェア監視兼書込み保護装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US677275 | 1984-12-03 | ||
| US06/677,275 US4683532A (en) | 1984-12-03 | 1984-12-03 | Real-time software monitor and write protect controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61133446A true JPS61133446A (ja) | 1986-06-20 |
| JPH0795290B2 JPH0795290B2 (ja) | 1995-10-11 |
Family
ID=24718043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60267073A Expired - Fee Related JPH0795290B2 (ja) | 1984-12-03 | 1985-11-27 | 実時間ソフトウエア監視兼書込み保護制御装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4683532A (ja) |
| EP (1) | EP0184397B1 (ja) |
| JP (1) | JPH0795290B2 (ja) |
| DE (1) | DE3586651T2 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02199548A (ja) * | 1988-11-09 | 1990-08-07 | Asea Brown Boveri Ag | 電算機系で作成されるオブジエクト・プログラムの時間経過を観察する方法とこの方法を実行する観測器具 |
| GB2241799B (en) * | 1990-03-08 | 1993-12-08 | Sony Corp | Supervision of microprocessors |
| FR2687810B1 (fr) * | 1992-02-21 | 1996-08-14 | Sextant Avionique | Procede et dispositif pour la surveillance temporelle du fonctionnement d'un processeur. |
| JPH0855023A (ja) * | 1994-07-25 | 1996-02-27 | Motorola Inc | データ処理システムおよびその方法 |
| GB2295700B (en) * | 1994-12-02 | 1999-04-21 | Westinghouse Brake & Signal | Data testing |
| US6308270B1 (en) * | 1998-02-13 | 2001-10-23 | Schlumberger Technologies, Inc. | Validating and certifying execution of a software program with a smart card |
| FR2784475B1 (fr) * | 1998-10-12 | 2000-12-29 | Centre Nat Etd Spatiales | Procede de traitement d'un systeme electronique soumis a des contraintes d'erreurs transitoires |
| US7337360B2 (en) * | 1999-10-19 | 2008-02-26 | Idocrase Investments Llc | Stored memory recovery system |
| US6594780B1 (en) * | 1999-10-19 | 2003-07-15 | Inasoft, Inc. | Operating system and data protection |
| US6901582B1 (en) * | 1999-11-24 | 2005-05-31 | Quest Software, Inc. | Monitoring system for monitoring the performance of an application |
| US8386852B2 (en) * | 2002-11-05 | 2013-02-26 | Hewlett-Packard Development Company, L.P. | Automated recording and replaying of software regression tests |
| WO2006137073A2 (en) * | 2005-06-22 | 2006-12-28 | Discretix Technologies Ltd. | System, device, and method of selectively allowing a host processor to access host-executable code |
| US7698597B2 (en) * | 2006-02-28 | 2010-04-13 | International Business Machines Corporation | Method of isolating erroneous software program components |
| US7979245B1 (en) | 2006-05-17 | 2011-07-12 | Quest Software, Inc. | Model-based systems and methods for monitoring computing resource performance |
| US7979494B1 (en) | 2006-11-03 | 2011-07-12 | Quest Software, Inc. | Systems and methods for monitoring messaging systems |
| WO2009018483A1 (en) * | 2007-07-31 | 2009-02-05 | Viasat, Inc. | Input output access controller |
| US8175863B1 (en) | 2008-02-13 | 2012-05-08 | Quest Software, Inc. | Systems and methods for analyzing performance of virtual environments |
| US8347149B2 (en) * | 2008-10-01 | 2013-01-01 | Cardiac Pacemakers, Inc. | System and method for providing fault tolerant processing in an implantable medical device |
| US8576084B2 (en) | 2010-07-26 | 2013-11-05 | Invensys Systems, Inc. | Accuracy improvement in flowmeter systems |
| US9404778B2 (en) | 2010-07-26 | 2016-08-02 | Invensys Systems, Inc. | Accuracy improvement in flowmeter systems |
| US9215142B1 (en) | 2011-04-20 | 2015-12-15 | Dell Software Inc. | Community analysis of computing performance |
| US10333820B1 (en) | 2012-10-23 | 2019-06-25 | Quest Software Inc. | System for inferring dependencies among computing systems |
| US9557879B1 (en) | 2012-10-23 | 2017-01-31 | Dell Software Inc. | System for inferring dependencies among computing systems |
| US11005738B1 (en) | 2014-04-09 | 2021-05-11 | Quest Software Inc. | System and method for end-to-end response-time analysis |
| US9479414B1 (en) | 2014-05-30 | 2016-10-25 | Dell Software Inc. | System and method for analyzing computing performance |
| US10291493B1 (en) | 2014-12-05 | 2019-05-14 | Quest Software Inc. | System and method for determining relevant computer performance events |
| US9274758B1 (en) | 2015-01-28 | 2016-03-01 | Dell Software Inc. | System and method for creating customized performance-monitoring applications |
| US9996577B1 (en) | 2015-02-11 | 2018-06-12 | Quest Software Inc. | Systems and methods for graphically filtering code call trees |
| US10187260B1 (en) | 2015-05-29 | 2019-01-22 | Quest Software Inc. | Systems and methods for multilayer monitoring of network function virtualization architectures |
| US10200252B1 (en) | 2015-09-18 | 2019-02-05 | Quest Software Inc. | Systems and methods for integrated modeling of monitored virtual desktop infrastructure systems |
| US10230601B1 (en) | 2016-07-05 | 2019-03-12 | Quest Software Inc. | Systems and methods for integrated modeling and performance measurements of monitored virtual desktop infrastructure systems |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5418641A (en) * | 1977-07-13 | 1979-02-10 | Hitachi Ltd | Program runaway preventing method |
| JPS5518760A (en) * | 1978-07-28 | 1980-02-09 | Hitachi Ltd | Sequence abnormality detection system |
| JPS58171798A (ja) * | 1982-01-19 | 1983-10-08 | タンダム・コンピユ−タ−ズ・インコ−ポレ−テツド | メモリシステム |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1344474A (en) * | 1971-03-04 | 1974-01-23 | Plessey Co Ltd | Fault detection and handling arrangements for use in data proces sing systems |
| US3858182A (en) * | 1972-10-10 | 1974-12-31 | Digital Equipment Corp | Computer program protection means |
| JPS5958560A (ja) * | 1982-09-28 | 1984-04-04 | Japanese National Railways<Jnr> | デ−タ処理装置の診断方式 |
| JPS59114652A (ja) * | 1982-12-21 | 1984-07-02 | Nissan Motor Co Ltd | ウォッチドッグ・タイマ回路 |
-
1984
- 1984-12-03 US US06/677,275 patent/US4683532A/en not_active Expired - Lifetime
-
1985
- 1985-11-27 JP JP60267073A patent/JPH0795290B2/ja not_active Expired - Fee Related
- 1985-11-29 EP EP85308696A patent/EP0184397B1/en not_active Expired - Lifetime
- 1985-11-29 DE DE8585308696T patent/DE3586651T2/de not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5418641A (en) * | 1977-07-13 | 1979-02-10 | Hitachi Ltd | Program runaway preventing method |
| JPS5518760A (en) * | 1978-07-28 | 1980-02-09 | Hitachi Ltd | Sequence abnormality detection system |
| JPS58171798A (ja) * | 1982-01-19 | 1983-10-08 | タンダム・コンピユ−タ−ズ・インコ−ポレ−テツド | メモリシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| US4683532A (en) | 1987-07-28 |
| DE3586651D1 (de) | 1992-10-22 |
| EP0184397B1 (en) | 1992-09-16 |
| EP0184397A3 (en) | 1989-07-26 |
| EP0184397A2 (en) | 1986-06-11 |
| JPH0795290B2 (ja) | 1995-10-11 |
| DE3586651T2 (de) | 1993-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61133446A (ja) | 実時間ソフトウエア監視兼書込み保護制御装置 | |
| CA1153474A (en) | Hardware memory write lock circuit | |
| US4338660A (en) | Relational break signal generating device | |
| EP0011685B1 (de) | Programmierbare Speicherschutzeinrichtung für Mikroprozessorsysteme und Schaltungsanordnung mit einer derartigen Einrichtung | |
| EP0325776A2 (en) | A trusted path mechanism for an operating system | |
| US4488303A (en) | Fail-safe circuit for a microcomputer based system | |
| US5072450A (en) | Method and apparatus for error detection and localization | |
| US4884204A (en) | Microcomputer system for regulating internal combustion vehicular engines | |
| US4063081A (en) | Computer apparatus | |
| EP0234617A1 (en) | Data processing arrangement containing a memory device equipped with a coincidence circuit which can be switched in an error recognition and a coincidence mode and method therefor | |
| JPH03174632A (ja) | リアルタイムでコンピュータシステムを動作させる方法及び装置 | |
| US4322791A (en) | Error display systems | |
| EP0078887B1 (en) | Machine check coordination | |
| US4091445A (en) | Program switching monitor | |
| US4856001A (en) | Digital in-circuit tester having channel-memory earse-preventer | |
| JPH0481202B2 (ja) | ||
| US6182199B1 (en) | System and method for granting permission to modify a memory area | |
| SU1267414A1 (ru) | Микропрограммное устройство управлени с контролем | |
| SU1474662A1 (ru) | Устройство контрол операций ввода-вывода | |
| SU1587512A1 (ru) | Устройство дл контрол счетчиков | |
| JP2774595B2 (ja) | Ｃｐｕシステムの動作監視装置 | |
| JPS61223952A (ja) | デ−タ処理装置のリトライ機能確認方式 | |
| JPS61175827A (ja) | 自動車用コンピユ−タの誤動作防止方法 | |
| JPH06103467B2 (ja) | 自動車用コンピュータの誤動作防止方法 | |
| JPS5898900A (ja) | マイクロプロセツサ制御システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |