JPS61131914A - 周播数合成装置 - Google Patents

周播数合成装置

Info

Publication number
JPS61131914A
JPS61131914A JP60259630A JP25963085A JPS61131914A JP S61131914 A JPS61131914 A JP S61131914A JP 60259630 A JP60259630 A JP 60259630A JP 25963085 A JP25963085 A JP 25963085A JP S61131914 A JPS61131914 A JP S61131914A
Authority
JP
Japan
Prior art keywords
frequency
signal
reference signal
phase
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60259630A
Other languages
English (en)
Inventor
Deii Hanfuerisu Merubin
メルビン・デイー・ハンフエリス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Japan Inc
Original Assignee
Yokogawa Hewlett Packard Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Hewlett Packard Ltd filed Critical Yokogawa Hewlett Packard Ltd
Publication of JPS61131914A publication Critical patent/JPS61131914A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1972Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for reducing the locking time interval

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、持に掃引局部発振器として用いて有用なスゲ
リアス信号の少い周波数合成装置に関するものであろう 〔従来技術とその問題点〕 位相ロックループを用いた周波数合成法は既知である。
そのような合成法の典型的な例では該ループ内に電圧制
御発振器(VCO)を設げ、その出力周波数を位相比較
器で既知の参照信号の周波数(参照周波数)に固定する
。これら2つの周波数に差異があると、該位相比較器は
出力電圧を生じ、それを該vCOに帰還してその出力周
波数を該参照周波数に引き込む。
N分周器かモジュONカウンタを用いて、該VCOの出
力信号をN分周した後、該参照信号と位相比較すれば該
VCOの出力周波数が該参照周波数のN倍となってルー
プが安定する。Nを変えて。
該参照周波数のN矢高調波に等しい多数の周波数を発生
できる。典を的なNの値は所望の周波i!L変化精度を
得るため、1000〜5oooまたはそれ以上の自然数
にえらばれる。
(位相ロックループの帯域幅内では)該参照周波数の含
むmfがN倍されて該vCOの出力周波数に表われる。
そこで、安定な低雑旨参照周波数を得るため多くの勢力
がなされた。実温的な例では、各ループがそれぞれある
精度範囲を分担する多重位相ロックルーズによって精度
向上をおこなっている。この方法を用いた周波数合成装
置では価格大きさ、ktが増加する。
他の方法はフラクショナルーN合成技術を用(・るもの
である(Frequency Domain Yiel
ds 1tsData  to  Phase −Lo
cked  5ynthesizer *”  Ele
ctronics。
”101.51. No、 9.pp、 107−11
3.入pril 27 、1978)。
この方法では、前述の分周器の分周比を可変する場合、
該VCOの出力周波数かN、F X fr@t  とな
るように選ぶうここに、Nは自然数でFは数桁の精度を
もつ小数部、fr・f は基本参照周波数であり、多数
のループを必要とする積度を1つの位相ロックループで
実現している。1975年12月23日にCharle
s A−Kingsford −Sm1th  K 4
えられた米国特、t’F No−3,928,813が
開示する周波数合成装置は、該基本参照周波数の任意の
有理数倍の周波数を発生することができる。
7ラク7ヨナルーN技術を用いた合成装置の問題点は、
この可変分周比によって出力周波数に位相変調が生ずる
ことである。該位相変調成分はキャリアから小数部局反
数の高調波分だけ離れたところに表われる。これらの不
安側帝政をできるだゆ小さくするため、7ラクシヨナル
N合成技術では積分器を用いる設計方法をとっている。
そのなめ装置価格と複雑さが増大する。
つぎに、ヘテロダイン受信機の掃引局部発振周波数をフ
ラグクヨナルN技術を使って合成する例ヲ示ス。ヘテロ
ダイン受1g機において、−次不安側帯波は絶対周波数
軸上に固定された固定成分と。
vCO出力周波数の掃引速度の2倍の速度で動く成分か
ら構成される。該固定成分は、自然数Nに対しN、 e
x frst  と表))されるカージナル周波数で生
ずる。その他に、さらに高速で動く高調波に関連する側
帯波があるか、ループ帯域幅を越えるにつれ減衰するつ
へテロダインに応用するとき、該固定成分が特に重要で
ある。その理由は、受信機の帯域幅と入力信号(一般に
周波数は未知である)が一定の条件を満すと、該固定成
分が直接IFに変換される可能性馨もつからである。
〔発明の目的〕
本発明の目的は、上記従来技術の欠点を解消し、不要側
帯波の少い信号発生器を提供することである。
〔発明の低質〕
本発明の一実施例である周波数合成装置は、一対の参照
周波数を用い、いずれか一方の任意有理数倍の周波数を
発生ずる。該合成装置は、VCOを含む位相ロックルー
プと7ラクンヨナルーN技術を用いた内部分周器で構成
されるう基本参照信号発振器は、位相ロックループ内の
位相比較器に入力する基本参照周波数を発生する。該基
本参照信号発振器と該位相比較器の間に分周器を設け。
該基本周波数を第1及び第2自然数で分周し、位相ロッ
クループに主及び副参照周波数をそれぞれ供給する。
前器周波数合成装置を1部分として構成したヘテロダイ
ン受信機では、IF帯域幅が狭帯域(lOHz )から
広帯域(3MHz )まで広い範囲にわたって変る。広
帯域においてはスブリア変調績(信前記受信機の帯域幅
が約1 k Hz以下になるとスプリアス信号が大きく
検出される。スプリアス変調信号を減衰させ且つ高速で
VCO周波数を変化=f、5ために、位相ロックループ
の帯域幅を1kHzに選んでいる。
基本参照周波数を800分周し、位相ロックループに入
力する主参照周波数を発生させる。vCOの出力周波数
が主参照周波数のカージナル周波数に近づくと、前記分
局比ft5otに変え副参照周波数を位相ロックルーズ
に入力する。それに伴って位相ロックループの分局比も
変化するが、所望のvCO出力周波数が、副参照周波数
のカージナル周波数から十分離れたところに設定される
ので、スプリアス信号が小さくなろう 〔発明の実施例〕 本発明の一実施例をヘデロダイン受信機の掃引局部発振
器に用いるフラクショナルN周波数合成装置に応用した
ばあいについて説明する。
フラクショナルN技術で用いるi=T変分変分周上って
、■CO出力周波数に位相fatalが生ずる。この変
調は、キャリアから小数部周波数の高調反発だけ離れた
ところに生ずるったとえば、N、F=500、l  で
fr@f = too kHzのとき出力周波数はN。
F x fr@t = 50.01 MHzとなり、変
調側帯波はQ、 OL MHzの倍周波離れたところに
生ずるつ掃引局部発振器では、(ループを常にロックさ
せつつ 分周比を連続的に増加し)周波数1に掃引する
につれて、N、Fは圧水の2つの自然数の間で変化し、
小t11gの範囲か例えば0.5と0.8の間の1直を
とろう 不要1次側帯波は、絶対周波数軸に固定された成分とV
CO周波数の変化速度の2倍の速度で動く成分から成ろ
う前記固定された成分は、カージナル周波数N 、@ 
X f rstのところで生じる。
前記側帯波はループ帯域幅以上では減衰するから、ルー
プ帯域幅は狭い方が良い。ループ帯域幅の選択は少(と
も以下に掲げた要因を考慮しておこなう。
to  ctラック態にないVCOの位相ノイズ特性。
(21C:1ツク状態でvCOに要求される位相ノイズ
のレベル、 (3)  周波数の最高変化速度。
高速周波数掃引に対するスプリアス信号の抑圧及び低ノ
イズ側帯波という互いに対立する要求なあん配した結果
、最通ループ帯域幅はl kHzに選ばれた。
全体的に見れば、ループ帯域幅をどのように選ぼうが、
スプリアス信号はvCO出力信号周波数がカージナル周
波数の近(にあるとき最大レベルに達し、カージチル周
波数間の中央部で最小レベルになる。
図2は、vCO周波数に対してスプリアス信号のレベル
なブaットしたものである。
本発明では、主副一対の参照′信号を使用し、それを以
下のように選択する。所望のvCO出力周波数が主参照
信号のカージナル周波数に十分近づくと、副参照信号り
選択しく所望の出力周波数を得るためループ内の分局比
も異る鎮として)。
所望のVCO出力周波数が副参照信号のカージチル周波
数間の中間部に落ちるようにする。
本発明の一実施例を図I K休す。位相ロックルーズを
位相比較器l、位相コントa−ル回路3、フィルタ5、
VCO7及びフラク7ヨナルN分周器(N、F分周器)
9を用いて構成する。
ライン13上に出力されたvCOの出力信号r0工tの
一部をライン15を経由してN、F分周器9に入力する
。N、F分周器9の出力を位相比較器lに入力し、ライ
ン25上の参照16号と位相比15!すおこなう。位相
比較器lの出力信号をVCO7に人力しf outをN
 、F X f r@t VCaツタする。
ライン25上の参照信号f refは、発振器21の1
00MHz出力信号からd導した約125kHzの2つ
の参照信号である。発振器21のl OOML(z出力
信号を分局器23で800分周あるいは801分周して
ライン25上の参照信号f rdとする。周波数コント
ローラ27はライン19、およびライン17により分周
423、SよびフラクショナルN回路11に制御1g号
?入力するつ VCO7は、35 MHzから707’vlHzにわた
る周波数範囲?カバーし、その範囲内であれば、lOM
Hz 以下のどの帯域をも掃引する必要がある。
厳選ループ帯域幅として1kHzを選んだ。主参照周波
数は125 kHz (100MHz÷800)で副参
照周波数は124.8444kHz (100MHz÷
801)であるっライン13上で所望のvCO出力周波
数f outが主参照信号のカージナル周波の近傍37
kf(Z(最悪値)以内に入ると、ライン25上のfr
dは副参照信号側に切りかわる。
図3は、VCO出力信号周波数f outが35MHz
での、主参照信号と副参照信号の関係をプロットしたも
のである。
図4に示すように、V COf、utが70.002 
MHzのとき、主参照信号に代えて副参照信号を使えば
スプリアス変調信号は2kHzから35kHzとなり、
ループのロールオフ特性によって変調積の問題は生じな
い。V COf outが70.0185MHzのとぎ
最悪状態となり、双方のカージナル周波数(41次及び
43次)の丁度中間の値をとる。それでもなお、カージ
ナル周波数から18.5kHz離れており、18.5 
kHzはループ帯域幅1 k)(zより十分高いから、
スプリアス変調信号は十分減衰する。
〔発明の効果〕
以上詳述した如く、本発明を実施することにより、周波
数合成装置の出力信号に含まれるスプリアス信号成分が
低減されるから、ヘテロダイン受信機などの高純度信号
を必要とする用途に用いて有益であろう
【図面の簡単な説明】
第1図:本発明の一実施例のブロック図。 第2図: VCOの出力周波数に対してスプリアス信号
の振幅をプロットした図。 第3図:35MHz出力における主Sよび副滲照信号周
波数の使用方法を示す図う ′s&4図ニア5MHz出力における主および副参照信
号周波数の使用方法を示す図。 l:位相比較器 3:位相コントロール回路 5:フィルタ 7 : VCO 9:フラクショナルN分周器(N、F分周器)ll:フ
ラク7ヨナルN回路 21:発振器(基本参照周波数発生器)23:分周器 27:周波数コントローラ

Claims (1)

  1. 【特許請求の範囲】 1、つぎの(イ)から(ヘ)に記載する手段で構成する
    位相ロック型周波数合成装置。 (イ)入力された制御信号に応じて周波数が変化する第
    1信号を出力する第1周波数発生手段。 (ロ)前記第1周波数発生手段に接続して、前記第1信
    号の周波数の1/Qの周波数をもつ第2信号を発生する
    第1分周手段。ここで、Qは前もつて定められた有理数
    。 (ハ)入力された参照信号の位相と前記第2信号の位相
    を比較し、該2信号間の位相差を表わす誤差信号を発生
    する位相比較手段。該誤差信号は、前記第1周波数発生
    手段に対する前記制御信号として入力し、前記第1信号
    の周波数を可変する。 (ニ)本質的に一定周波数をもつ基本参照信号を発生す
    る第2周波数発生手段。 (ホ)前記第2周波数発生手段の出力信号を分周して前
    記参照信号を発生する第2分周手段。 該参照信号の周波数は前記基本参照信号の周波数の1/
    Mである。ここで、Mは前もつて定められた自然数で、
    少くとも2つの値をとる、 (ヘ)前記第1信号に所望の周波数を与えるため、前記
    N、Mに要求される値を設定する信号を前記第1および
    第2分周手段に供給する周波数制御手段。
JP60259630A 1984-11-30 1985-11-19 周播数合成装置 Pending JPS61131914A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US67674684A 1984-11-30 1984-11-30
US676746 1984-11-30

Publications (1)

Publication Number Publication Date
JPS61131914A true JPS61131914A (ja) 1986-06-19

Family

ID=24715809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60259630A Pending JPS61131914A (ja) 1984-11-30 1985-11-19 周播数合成装置

Country Status (1)

Country Link
JP (1) JPS61131914A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0727877A2 (en) * 1995-02-14 1996-08-21 Matsushita Electric Industrial Co., Ltd. Fast frequency switching synthesizer
US6194916B1 (en) 1997-01-17 2001-02-27 Fujitsu Limited Phase comparator circuit for high speed signals in delay locked loop circuit
JP2008113068A (ja) * 2006-10-27 2008-05-15 Kenwood Corp 無線機の周波数調整方法および周波数調整装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0727877A2 (en) * 1995-02-14 1996-08-21 Matsushita Electric Industrial Co., Ltd. Fast frequency switching synthesizer
EP0727877A3 (en) * 1995-02-14 1997-02-12 Matsushita Electric Ind Co Ltd Synthesizer with fast frequency switching
US5694089A (en) * 1995-02-14 1997-12-02 Matsushita Electric Industrial Co, Ltd. Fast frequency switching synthesizer
US6194916B1 (en) 1997-01-17 2001-02-27 Fujitsu Limited Phase comparator circuit for high speed signals in delay locked loop circuit
JP2008113068A (ja) * 2006-10-27 2008-05-15 Kenwood Corp 無線機の周波数調整方法および周波数調整装置

Similar Documents

Publication Publication Date Title
US5055800A (en) Fractional n/m synthesis
US4516084A (en) Frequency synthesizer using an arithmetic frequency synthesizer and plural phase locked loops
US5150078A (en) Low noise fine frequency step synthesizer
JPH0795071A (ja) 広帯域、低雑音の微細なステップの同調を行う位相ロックループ周波数シンセサイザ
US4331941A (en) Digital phase domain amplitude modulation method and apparatus
JPH02186830A (ja) センタ・オフセット・マイクロ波周波数合成器
US2881319A (en) Automatic frequency control system
US3943460A (en) Frequency conversion system
EP0244571B1 (en) Low phase noise rf synthesizer
US4464638A (en) Universal digital frequency synthesizer using single side band techniques
US4626787A (en) Application of the phaselock loop to frequency synthesis
EP0526074B1 (en) Atomic clock RF chain
JPS61131914A (ja) 周播数合成装置
US20060232344A1 (en) Phase locked loop
EP0454917B1 (en) Frequency synthesiser
KR101874104B1 (ko) 소형 하이브리드 주파수 합성기
US4871981A (en) Fast hopping microwave frequency synthesizer
GB2091960A (en) High speed frequency synthesizer
JP2005057754A (ja) オフセット・ループ合成器のための直接周波数合成器
US7005925B2 (en) Low noise synthesizer and method employing first tunable source and first and second reference sources
JPS63151220A (ja) マイクロ波帯周波数シンセサイザ
JP2001527313A (ja) 位相同期ループ周波数発生源におけるロードプルを減少させる方法と装置
JPS5918757Y2 (ja) Pll回路使用の周波数シンセサイザ
JPS5811140B2 (ja) 原子発振器
JPS61261926A (ja) 周波数シンセサイザ