JPS61131127A - スキヤンイン制御方式 - Google Patents
スキヤンイン制御方式Info
- Publication number
- JPS61131127A JPS61131127A JP59252954A JP25295484A JPS61131127A JP S61131127 A JPS61131127 A JP S61131127A JP 59252954 A JP59252954 A JP 59252954A JP 25295484 A JP25295484 A JP 25295484A JP S61131127 A JPS61131127 A JP S61131127A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- scan
- control
- control circuit
- execution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、処理装置における命令の機能追加・変更、シ
ミュレーションあるいはハードウェア故障等に対応する
ため、既存の命令で制御不可能なハードウェアに対しス
キャンイン機能を実行する命令な設けることにより、任
意にアクセスを可能とするスキャンイン制御方式に関す
る。
ミュレーションあるいはハードウェア故障等に対応する
ため、既存の命令で制御不可能なハードウェアに対しス
キャンイン機能を実行する命令な設けることにより、任
意にアクセスを可能とするスキャンイン制御方式に関す
る。
従来の処理装置（例えば通信制御処理装置）では、既存
の命令の機能追加・変更あるいは強制的なｚラ−発生等
ヲ実マシン上でシミ、レージ賃ンする場合において、既
存の命令でアクセスできないハードウェアを制御する必
要が生ずると、ハードウェアの設計変更を必要としたジ
（前置の場合）あるいはサービスプロセッサのような別
のプロセッサを介入させていた〇 〔発明が解決しようとする問題点〕 これらの方法では対処に長時間を安したり、あるいは必
ず別プロセッサ及び上記機能実り、の為のインタフェー
ス（例えば、特定の命令を検出するとサービスプロセッ
サに割込みを発生し、サービスプロセッサはそれを代行
して実行する伽能をもつ等）を必要とする問題があった
。
の命令の機能追加・変更あるいは強制的なｚラ−発生等
ヲ実マシン上でシミ、レージ賃ンする場合において、既
存の命令でアクセスできないハードウェアを制御する必
要が生ずると、ハードウェアの設計変更を必要としたジ
（前置の場合）あるいはサービスプロセッサのような別
のプロセッサを介入させていた〇 〔発明が解決しようとする問題点〕 これらの方法では対処に長時間を安したり、あるいは必
ず別プロセッサ及び上記機能実り、の為のインタフェー
ス（例えば、特定の命令を検出するとサービスプロセッ
サに割込みを発生し、サービスプロセッサはそれを代行
して実行する伽能をもつ等）を必要とする問題があった
。
本発明の目的は、上述したような場合にしいて容易に任
意のハードウェアを制Ｓａ■能とし、かつ設計変更な別
のプロセッサを必要としない方式を提供するにある。そ
してそのために本発明は、処理プロセッサ部と、該処理
プロセッサ部によＶ実行される処理プログラムを格納す
る記憶部と、周辺制御部を含んで構成される処理装Ｒに
おいて、稗処理プロセッサの有する複数の命令のうち特
定の命令をスキャンイン制御用に定義し、当該命令実行
時は当該請合により指定された周辺制御部へのスキャン
イン動作のみ実行し、池の動作を停止するよう構成した
ことを％徴とする。
意のハードウェアを制Ｓａ■能とし、かつ設計変更な別
のプロセッサを必要としない方式を提供するにある。そ
してそのために本発明は、処理プロセッサ部と、該処理
プロセッサ部によＶ実行される処理プログラムを格納す
る記憶部と、周辺制御部を含んで構成される処理装Ｒに
おいて、稗処理プロセッサの有する複数の命令のうち特
定の命令をスキャンイン制御用に定義し、当該命令実行
時は当該請合により指定された周辺制御部へのスキャン
イン動作のみ実行し、池の動作を停止するよう構成した
ことを％徴とする。
〔１！ 施 例〕
第２図は、本発明を適用可能な通信制御処理装置の一構
成例を示す図であり、図中、２０は中央市＋＋＃ａ都、
２ｔはメモリ、２２＆エチヤ不ルアダプタ、２３は回縁
アダプタである。
成例を示す図であり、図中、２０は中央市＋＋＃ａ都、
２ｔはメモリ、２２＆エチヤ不ルアダプタ、２３は回縁
アダプタである。
チャネルアダプタ２２は、ホスト処理装置のチャネル、
ＣＰＵと接続され、回線アダプタ２３は回線に接続され
る。そして、中央制御部２０がメモリ２１に格杷されて
いる処理プログラムを実行することにより、ホスト処理
装置と回線との間でデータの授受等が行なわれる。
ＣＰＵと接続され、回線アダプタ２３は回線に接続され
る。そして、中央制御部２０がメモリ２１に格杷されて
いる処理プログラムを実行することにより、ホスト処理
装置と回線との間でデータの授受等が行なわれる。
第１図は、本発明の一実施列を示すブロック図であり、
第２図図示通イδ制御処理装画において本発明に関係す
る部分を示したものである。図中、ＩＲＩはメモリ２１
より読出された命令を保持するレジスタ、ＤＥＣ２は命
令コードのデコーダ、■−ＥＸＣ３は各命令の実行制御
回路、ＣＬ−ＣＮＴ４はクロック制御回路、Ｒ５はプロ
グラム制御レジスタ、Ｃ，６〜Ｃｎ７は周辺の制御回路
であり、ＬＳＩ等の単位により１つ）らｎに分割されて
いるっＣ，６〜Ｃｎ７は、第２図図示の回線アダプタ２
３．チャネルアダプタ２２等に対応するものである。本
実施例において、通常の命令はメモＩＪ ２１１−ら読
出’；Ｘｈ；ｂＪ−Ｉ ＲＩ Ｋ＊ ２ ｒ ｉＥｈ、
ｋ０４に＠；！ ）’Ｋ 。
第２図図示通イδ制御処理装画において本発明に関係す
る部分を示したものである。図中、ＩＲＩはメモリ２１
より読出された命令を保持するレジスタ、ＤＥＣ２は命
令コードのデコーダ、■−ＥＸＣ３は各命令の実行制御
回路、ＣＬ−ＣＮＴ４はクロック制御回路、Ｒ５はプロ
グラム制御レジスタ、Ｃ，６〜Ｃｎ７は周辺の制御回路
であり、ＬＳＩ等の単位により１つ）らｎに分割されて
いるっＣ，６〜Ｃｎ７は、第２図図示の回線アダプタ２
３．チャネルアダプタ２２等に対応するものである。本
実施例において、通常の命令はメモＩＪ ２１１−ら読
出’；Ｘｈ；ｂＪ−Ｉ ＲＩ Ｋ＊ ２ ｒ ｉＥｈ、
ｋ０４に＠；！ ）’Ｋ 。
よりデコード値工、〜Ｉｍが出力され、Ｉ−ＥＸＣ３に
よジ各々の定義に従って命令制御が行われる。
よジ各々の定義に従って命令制御が行われる。
一方、スキャンイノ用に定義された命令は搏別のデコー
ド値Ｉｎによって示されるが、この命令は命令中にスキ
ャンインを行う周辺制御回路を示すアドレスフィールド
ＳＡを有し、予め七のヌキャンイ／データがレジスタＲ
５にセットされている。
ド値Ｉｎによって示されるが、この命令は命令中にスキ
ャンインを行う周辺制御回路を示すアドレスフィールド
ＳＡを有し、予め七のヌキャンイ／データがレジスタＲ
５にセットされている。
本命令実行時はデコード値Ｉｎが検出されると、ＣＬ−
ＣＮＴ４により通常の制御クロックＮＣＬ８を停止しス
キセンイン用クロック５ＣＬ９のみを必要数発生させる
。又、同時にＳＡがＣ，６〜Ｃｎ７に入力され、（にＲ
５の内容がＣ３〜Ｃｎに入力され、５ＣＬ９によりＲ５
の内容がＳＡにより示されるＣ、６からＣｎ７のうちい
ずれかのレジスタ、ラッチ等にセットされる。
ＣＮＴ４により通常の制御クロックＮＣＬ８を停止しス
キセンイン用クロック５ＣＬ９のみを必要数発生させる
。又、同時にＳＡがＣ，６〜Ｃｎ７に入力され、（にＲ
５の内容がＣ３〜Ｃｎに入力され、５ＣＬ９によりＲ５
の内容がＳＡにより示されるＣ、６からＣｎ７のうちい
ずれかのレジスタ、ラッチ等にセットされる。
本発明によれば、設計変更や特別のプロセッサを必要と
せずに命令の機能追加・変更時、七の命令自体を置き換
えるか、あるいは前後に本発明の命令を挿入することに
より対処ができ、又、実マシンを用いたシミュレーショ
ンを実施する際、例えばあるプログラム処理ルーチンに
おいて強制的ンこエラーを発生させてみる場合において
、本発明の命令を挿入してスキャンインによりエラーラ
クチシセットすることが容易に可能となる。
せずに命令の機能追加・変更時、七の命令自体を置き換
えるか、あるいは前後に本発明の命令を挿入することに
より対処ができ、又、実マシンを用いたシミュレーショ
ンを実施する際、例えばあるプログラム処理ルーチンに
おいて強制的ンこエラーを発生させてみる場合において
、本発明の命令を挿入してスキャンインによりエラーラ
クチシセットすることが容易に可能となる。
尚、上記実適例では本発明を通信制御処理装置通用した
例を示したが、本発明は通信制机処ｆｌｌ！装置以外に
も適用可能であることは明白である。
例を示したが、本発明は通信制机処ｆｌｌ！装置以外に
も適用可能であることは明白である。
第１図は本発明の一実施例を示すブロック図、第２図は
本発明を適用可能な通信制−処理装置の−構成例を示す
図である。 第１図において、ｌは命令保持レジスタ、２はデコーダ
、３は命令実行制御回路、４はクロクク制御回路、５は
プログラム制例レジスタ、６．７は周辺制御回路である
。 代理人 弁理士 松 岡 宏四部 ・、−！゛：゛
本発明を適用可能な通信制−処理装置の−構成例を示す
図である。 第１図において、ｌは命令保持レジスタ、２はデコーダ
、３は命令実行制御回路、４はクロクク制御回路、５は
プログラム制例レジスタ、６．７は周辺制御回路である
。 代理人 弁理士 松 岡 宏四部 ・、−！゛：゛
Claims (1)
- 処理プロセッサ部と、該処理プロセッサ部により実行さ
れる処理プログラムを格納する記憶部と、周辺制御部を
含んで構成される処理装置において、該処理プロセッサ
の有する複数の命令のうち特定の命令をスキャンイン制
御用に定義し、当該命令実行時は当該命令により指定さ
れた周辺制御部へのスキャンイン動作のみ奥行し、他の
動作を停止するよう構成したことを特徴とするスキャン
イン制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59252954A JPS61131127A (ja) | 1984-11-30 | 1984-11-30 | スキヤンイン制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59252954A JPS61131127A (ja) | 1984-11-30 | 1984-11-30 | スキヤンイン制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61131127A true JPS61131127A (ja) | 1986-06-18 |
Family
ID=17244471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59252954A Pending JPS61131127A (ja) | 1984-11-30 | 1984-11-30 | スキヤンイン制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61131127A (ja) |
-
1984
- 1984-11-30 JP JP59252954A patent/JPS61131127A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0241946B1 (en) | Information processing system | |
| JPH0430053B2 (ja) | ||
| JP3938580B2 (ja) | 情報処理装置、情報処理方法、半導体装置、コンピュータプログラム | |
| JPS619734A (ja) | プロセツサ制御方式 | |
| EP0290942B1 (en) | Guest machine execution control system for virtual machine system | |
| US5963725A (en) | Simulation system and method for microcomputer program | |
| JPS61131127A (ja) | スキヤンイン制御方式 | |
| JPH0588884A (ja) | 状態モード設定方式 | |
| JPS5896345A (ja) | 階層型演算方式 | |
| US10565036B1 (en) | Method of synchronizing host and coprocessor operations via FIFO communication | |
| JP2758624B2 (ja) | マイクロプログラムの調速方式 | |
| JPS6349942A (ja) | 演算処理装置 | |
| JPS6220032A (ja) | 情報処理装置 | |
| JPS6020275A (ja) | マルチプロセサの簡易プログラミングシステム | |
| JPH01223565A (ja) | 情報処理装置 | |
| JPS61143848A (ja) | マイクロプログラム制御装置 | |
| JP2001134448A (ja) | 情報処理装置及び割込み処理方法 | |
| JPH03164945A (ja) | データ処理装置 | |
| JPS6349946A (ja) | 演算処理装置 | |
| JPS62147535A (ja) | アドレス・トレ−ス方式 | |
| JPH01223564A (ja) | 情報処理装置 | |
| JPH02128223A (ja) | 演算処理装置 | |
| JPS6125167B2 (ja) | ||
| JP2005141347A (ja) | ビット演算処理装置及びビット演算処理装置を制御するためのコンピュータプログラム | |
| JPH0792902A (ja) | プログラマブルコントローラ |