JPS61128348A - Address conversion system - Google Patents

Address conversion system

Info

Publication number
JPS61128348A
JPS61128348A JP59250260A JP25026084A JPS61128348A JP S61128348 A JPS61128348 A JP S61128348A JP 59250260 A JP59250260 A JP 59250260A JP 25026084 A JP25026084 A JP 25026084A JP S61128348 A JPS61128348 A JP S61128348A
Authority
JP
Japan
Prior art keywords
page
page table
word
address
physical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59250260A
Other languages
Japanese (ja)
Other versions
JPH0519739B2 (en
Inventor
Hideyuki Yano
矢野 秀行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59250260A priority Critical patent/JPS61128348A/en
Publication of JPS61128348A publication Critical patent/JPS61128348A/en
Publication of JPH0519739B2 publication Critical patent/JPH0519739B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Abstract

PURPOSE:To improve the using efficiency of a physical space by arranging one page table over uncontinuous plural pages on the physical space and arranging each entry on the way of each physical page. CONSTITUTION:A page table directory 2 is indexed by a virtual space No. (a) of a logical address A, a word 3 corresponding to the No. (a) is set up and a type bit 8 is formed in the word 3. A table 6 corresponding to a virtual page No. (b) is set up so that a pointer 4' specifies the starting physical address B in a page table 5' when the bit 8 is in the OFF status. On the contrary, the pointer 4' specifies the starting physical address of a page table 9 when the bit 8 is in the ON status. The table 9 is indexed to obtain a word 10. Then, the page table 5' of which starting physical address is specified by a pointer 11' is indexed to obtain a word 6. Then, an offset No. (c) is made apply to the physical space by a pointer 7.

Description

【発明の詳細な説明】 [発明の技術分野] 本発明は、ページアドレス方式のデータ処理装置におけ
る論理アドレスの物理アドレスへの変換の際に用いられ
るアドレス変換方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an address conversion method used when converting a logical address into a physical address in a page address type data processing device.

[発明の技術的背景とその問題点] 一般に、ページアドレス方式のデータ処理装置において
、仮想空間番号、仮想ページ番号およびページ内オフセ
ット番号を含む論理アドレスを、物理ページ番号および
ページ内オフセット番号を含む物理アドレスへ変換する
場合には、第2図に示したような方式が採用されている
[Technical Background of the Invention and Problems Therewith] Generally, in a data processing device using a page addressing method, a logical address including a virtual space number, a virtual page number, and an offset number within a page is used as a logical address including a physical page number and an offset number within a page. When converting into a physical address, a method as shown in FIG. 2 is adopted.

すなわち、所定の物理空間を有するメモリ内に、ペース
レジスタ1により開始物理アドレスが指定されるページ
テーブルディレクトリ2を設定し、このページテーブル
ディレクトリ2を論理アドレスAの仮想空間番号aによ
りインデクシングして、各仮想空間番号に対応するペー
ジテーブルディレクトリワード3を設定する。
That is, a page table directory 2 whose starting physical address is specified by the pace register 1 is set in a memory having a predetermined physical space, and this page table directory 2 is indexed by the virtual space number a of the logical address A. A page table directory word 3 corresponding to each virtual space number is set.

次にページテーブルディレクトリワード3中に設けられ
るページテーブルポインタ4により開始物理アドレスが
指定されるページテーブル5を論理アドレスA中の仮想
ページ番号すによりインデクシングして、各仮想ページ
番号に対応するページテーブルワード6を設定する。
Next, the page table 5 whose start physical address is specified by the page table pointer 4 provided in the page table directory word 3 is indexed by the virtual page number in the logical address A, and a page table corresponding to each virtual page number is created. Set word 6.

さらにページテーブルワード6中に設けられるページポ
インタ7により開始物理アドレスが指定される物理ペー
ジに論理アドレスAのページ内オーフセット番号Cを適
応することにより論理アドレスAを物理アドレスBに変
換する方式である。
Furthermore, by applying the in-page offset number C of the logical address A to the physical page whose start physical address is specified by the page pointer 7 provided in the page table word 6, the logical address A is converted to the physical address B. be.

しかしながらこの方法によると、ページテーブル5は物
理空間上で連続でなければならないので、1つのページ
テーブルが相当大きな物理空間を占有し、その結果、ア
クセスタイムが長くなってしまう等の不都合が生じてい
た。
However, according to this method, since the page tables 5 must be continuous in the physical space, one page table occupies a considerably large physical space, resulting in inconveniences such as long access times. Ta.

このような事情からページテーブル5を物理空間上の複
数ページに分割して配置可能なアドレス変換方式が提案
された。
Under these circumstances, an address translation method has been proposed in which the page table 5 can be divided and arranged into a plurality of pages in physical space.

この方式を第3図に基づいて説明する。なお第2図と共
通する部分には共通の符号が付しである。
This method will be explained based on FIG. Note that parts common to those in FIG. 2 are given the same reference numerals.

まず、ペースレジスタ1により開始物理アドレスを指定
されるページテーブルディレクトリ2を、仮想空間番号
aによりインデクシングし、各仮想空間番号に対応する
ページテーブルディレクトリワード3を設定する。
First, the page table directory 2 whose starting physical address is specified by the pace register 1 is indexed by the virtual space number a, and the page table directory word 3 corresponding to each virtual space number is set.

ここでページテーブルディレクトリワード3にタイプビ
ット8およびページテーブル/ページテーブルテーブル
ポインタ4′を設け、タイプビット8がOFF状態のと
き、ページテーブル/ページテーブルテーブルポインタ
4′がページテーブル5の開始物理アドレスを指定する
ようにする。
Here, a type bit 8 and a page table/page table table pointer 4' are provided in the page table directory word 3, and when the type bit 8 is in the OFF state, the page table/page table table pointer 4' is set to the starting physical address of the page table 5. be specified.

そして開始物理アドレスが指定されるページテーブル5
を、論理アドレスA中の仮想ページ番号b′の一部であ
るページテーブルインデックスb2によりインデクシン
グして、各ページテーブルインデックスに対応するペー
ジテーブルワード6を設定し、さらにページテーブルワ
ード6中に設けられるページポインタ7により開始物理
アドレスが指定される物理ページに論理アドレスAのペ
ージ内オフセット番号Cを適応させる。
and page table 5 in which the starting physical address is specified.
is indexed by the page table index b2 which is a part of the virtual page number b' in the logical address A, and a page table word 6 corresponding to each page table index is set, and further provided in the page table word 6. The intra-page offset number C of the logical address A is applied to the physical page whose start physical address is specified by the page pointer 7.

これに対してタイプビット8がON状態のときには、ペ
ージテーブル/ページテーブルテーブルポインタ4′が
、ページテーブルの検索を行なうテーブルであるページ
テーブルテーブル9の開始物理アドレスを指定するよう
にする。
On the other hand, when the type bit 8 is in the ON state, the page table/page table table pointer 4' specifies the starting physical address of the page table table 9, which is the table from which the page table is searched.

これにより指定されるページテーブルテーブル9を仮想
ページ番号b′の一部であるページテーブルテーブルイ
ンデックスb1によりインデクシングし、各ページテー
ブルテーブルインデックスb1に対応するページテーブ
ルテーブルワード10を得る。
The page table table 9 designated by this is indexed by the page table table index b1 which is a part of the virtual page number b', and the page table table word 10 corresponding to each page table table index b1 is obtained.

次にページテーブルテーブルワード10中に設定される
ページテーブルポインタ11により開始物理アドレスを
指定されるページテーブル5をページテーブルインデッ
クスb2によりインデクシングし、各ページテーブルイ
ンデックスb2に対応す−るページテーブルワード6を
設定する。
Next, the page table 5 whose start physical address is designated by the page table pointer 11 set in the page table table word 10 is indexed by the page table index b2, and the page table word 6 corresponding to each page table index b2 is indexed. Set.

さらにページテーブルワード6中に設定されるページポ
インタ7により開始物理アドレスを指定される物理ペー
ジに、論理アドレスAのページ内オフセット番号Cを適
応させる。
Furthermore, the intra-page offset number C of the logical address A is applied to the physical page whose starting physical address is specified by the page pointer 7 set in the page table word 6.

この方式によれば、1つのページテーブル′・5を物理
空間上の不連続な複数ページに分割して配置することが
できるが、今度はページテーブル5を分割して得られる
各エントリーのそれぞれを各物理ページの先頭から書込
まなくてはならな゛いので、物理空間の利用効率が低下
してしまうとし)う問題が生じる。
According to this method, one page table'.5 can be divided and arranged into multiple discontinuous pages in the physical space, but this time, each entry obtained by dividing the page table 5 can be Since each physical page must be written from the beginning, a problem arises in that the efficiency of physical space usage decreases.

[発明の目的] 本発明はよ述したような事情によりなされたもので、ペ
ージアドレス方式のデータ処理装置において、論理アド
レスを物理アドレスに変換する場合に、1つのページテ
ーブルを物理空間上不連続な複数ページに跨らせて配置
することができ、しかもページテーブルを分割して得ら
れる各エントリーを各物理ページの途中に配置すること
ができる、物理空間の利用効率が高いアドレス変換方式
の提供を目的としている。
[Object of the Invention] The present invention has been made in view of the circumstances described above. When converting a logical address into a physical address in a data processing device using a page address method, one page table is converted to a discontinuous one in physical space. To provide an address translation method that is highly efficient in the use of physical space and can be placed across multiple pages, and each entry obtained by dividing a page table can be placed in the middle of each physical page. It is an object.

[発明の概要] すなわち本発明は、仮想空間番号、仮想ページ番号およ
びページ内オフセット番号を含む論理アドレスを、物理
空間上での物理ページ番号およびページ内オフセット番
号を含む物理アドレスに変換するにあたり、前記物理空
間上の複数のページ領域に跨って配置されるページテー
ブルの第1ページ目の第1エントリーのページ内オフセ
ット番号を示すフィールドを有するワードと、このワー
ドが前記論理アドレス中の前記仮想空間番号によりイン
デクシングされているページテーブルディレクトリと、
前記ワード中のページ内オフセット番号と前記論理アド
レス中の仮想ページ番号とを加算する加算手段と、前記
物理空間上の複数のページ領域に配置されているページ
テーブルの各エントリーの位置を与えるワードが前記加
算手段による加算結果の上位数ビットによりインデクシ
ングされているページテーブルテーブルと、前記ページ
領域のアドレスを示すフィールドを有するワードが前記
加算手段の加算結果の下位数ビットによりインデクシン
グされているページテーブルとを設けることを特徴とす
るアドレス変換方式である。
[Summary of the Invention] That is, the present invention provides the following steps when converting a logical address including a virtual space number, a virtual page number, and an intra-page offset number into a physical address including a physical page number and an intra-page offset number in a physical space. a word having a field indicating an intra-page offset number of a first entry on a first page of a page table arranged across a plurality of page areas in the physical space; and a word in the virtual space in the logical address. A page table directory indexed by number,
an addition means for adding an intra-page offset number in the word and a virtual page number in the logical address; and a word for giving the position of each entry of a page table arranged in a plurality of page areas in the physical space. a page table indexed by the upper several bits of the addition result by the addition means; and a page table whose word having a field indicating the address of the page area is indexed by the lower several bits of the addition result by the addition means. This is an address conversion method characterized by providing the following.

[発明の実施例] 以下本発明の実施例の詳細を図面に基づいて説明する。[Embodiments of the invention] DESCRIPTION OF THE PREFERRED EMBODIMENTS Details of embodiments of the present invention will be described below based on the drawings.

第1図は本発明の一実施例を示す図であり、第2図およ
び第3図と共通する部分には共通の符号が付されている
FIG. 1 is a diagram showing an embodiment of the present invention, and parts common to FIGS. 2 and 3 are given the same reference numerals.

同図において、Aは物理アドレスBに変換されるべき論
理アドレスであり、仮想空間番号a1仮想ページ番号b
1ページ内オフセット番号Cから構成されている。
In the figure, A is a logical address to be converted to a physical address B, virtual space number a1 virtual page number b
It consists of an offset number C within one page.

そルで1はペースレジスタ、2は後述するページテーブ
ル/ページテーブルテーブルポインタ4とタイプビット
8とページ内オフセット番号12およびその他のフィー
ルドとからなるページテーブルディレクトリワード3を
エントリーとするページテーブルディレクトリを示して
いる。なお、ページテーブル/ページテーブルテーブル
ポインタ4はページテーブルテーブル9または後述する
ページテーブルのページ5′の開始物理アドレスを指定
するポインタである。
Then, 1 is a pace register, 2 is a page table directory whose entry is a page table directory word 3 consisting of a page table/page table table pointer 4, a type bit 8, an intra-page offset number 12, and other fields, which will be described later. It shows. Note that the page table/page table pointer 4 is a pointer that specifies the start physical address of the page 5' of the page table 9 or the page table described later.

またタイプビット8はページテーブルが物理空間上不連
続な複数ページに跨っているか否かを示し、ページ内オ
フセット番号12は複数ページに跨るページテーブルの
第1ページ目の第1エントリーのオフセット番号を示し
ている。
In addition, type bit 8 indicates whether the page table spans multiple pages that are discontinuous in physical space, and intra-page offset number 12 indicates the offset number of the first entry on the first page of the page table that spans multiple pages. It shows.

ページテーブルのページ5′は後述するページテーブル
テーブルインデックスd2の値がyのとき、ページテー
ブルワード6をエントリーとするページテーブルの第y
番目のページであり1.ページテーブルワード6は物理
ページの開始物理アドレスを指定するページポインタ7
およびその他のフィールドからなっている。
Page 5' of the page table is the y-th page of the page table whose entry is page table word 6 when the value of page table table index d2 (described later) is y.
It is the second page and 1. The page table word 6 is a page pointer 7 that specifies the starting physical address of the physical page.
and other fields.

ページテーブルテーブル9はページテーブルテーブルワ
ード10をエントリーとし、ページテーブルテーブルワ
ード10はページテーブルポインタ11′およびその他
のフィールドからなっている。なお、ページテーブルポ
インタ11′はページテーブルの第y番目のページ5′
の開始物理アドレスを示すポインタである。
The page table table 9 has a page table table word 10 as an entry, and the page table table word 10 consists of a page table pointer 11' and other fields. Note that the page table pointer 11' points to the y-th page 5' of the page table.
This is a pointer indicating the starting physical address of .

そして13は仮想ページ番号すとページ内オフセット番
号12とを加算する加算手段、14は加算手段13によ
る加算結果(以下、演算値と称する)dを記憶するレジ
スタである。この演算値dはページテーブルインデック
スd1とページテーブルテーブルインデックスd2に分
割される。すなわち、演韓値dの下位にビットがページ
テーブルインデックスd1にされ、演算値dから下位に
ビットを除いて得られるビットがページテーブルテーブ
ルインデックスd2にされる。
Reference numeral 13 denotes an addition means for adding the virtual page number and intra-page offset number 12, and 14 is a register for storing the addition result (hereinafter referred to as a calculated value) d by the addition means 13. This calculated value d is divided into a page table index d1 and a page table index d2. That is, the lower bits of the enhan value d are set as the page table index d1, and the bits obtained by removing the lower bits from the calculated value d are set as the page table index d2.

なおビット幅を示すKは、ページテーブルの1ページの
大きさをMビット、ページテーブルワード6の大きさを
Nビットしたとき M−2KNが成り立つような正の整
数である。
Note that K indicating the bit width is a positive integer such that M-2KN holds when the size of one page of the page table is M bits and the size of page table word 6 is N bits.

このように構成された本実施例のアドレス変換方式は、
まずペースレジスタ1により開始物理アドレスが指定さ
れるページテーブルディレクトリ2を仮想空間番号aに
よりインデクシングして、各仮想空間番号aに対応する
ページテーブルディレクトリワード3を設定し、このペ
ージテーブルディレクトリワード3中にタイプビット8
を設ける。
The address translation method of this embodiment configured in this way is as follows:
First, the page table directory 2 whose starting physical address is specified by the pace register 1 is indexed by the virtual space number a, and the page table directory word 3 corresponding to each virtual space number a is set. type bit 8
will be established.

そしてこのタイプビット8がOFF状態のとき、ページ
テーブル/ページテーブルテーブルポインタ4′がペー
ジテーブル5′の開始物理アドレスを指定するようにし
、さらにページテ′−プル5′を論理アドレスAの仮想
ページ番号すによりインデクシングして、各仮想ページ
番号に対応するページテーブルワード6を設定し、ペー
ジポインタ7により開始物理アドレスを指定される物理
空間に論理アドレスAのページ内オフセット番号Cを適
応させる。
When this type bit 8 is OFF, the page table/page table table pointer 4' specifies the starting physical address of the page table 5', and the page table 5' is set to the virtual page number of the logical address A. A page table word 6 is set corresponding to each virtual page number by indexing, and the intra-page offset number C of the logical address A is adapted to the physical space whose starting physical address is specified by the page pointer 7.

これに対して、タイプビット8がON状態のときには、
ページテーブル/ページテーブルテーブルポインタ4′
がページテーブルテーブル9の開始物理アドレスを指定
するようにする。
On the other hand, when type bit 8 is ON,
Page table/page table table pointer 4'
specifies the starting physical address of the page table 9.

そして論理アドレスA中の仮想ページ番号すとページテ
ーブルディレクトリ2のページテーブルディレクトリワ
ード3中のページ内オフセット番号12とを加算手段1
3により加算し、演算値dをレジスタ14に記憶させる
Then, the means 1 adds the virtual page number in the logical address A and the intra-page offset number 12 in the page table directory word 3 of the page table directory 2.
3, and the calculated value d is stored in the register 14.

次にページテーブル/ページテーブルテープ、ルボイ゛
ンタ4′により開始物理アドレスを指定され。
Next, a starting physical address is specified by the page table/page table tape and register pointer 4'.

るページテーブルテーブル9をページテーブルテーブル
インデックスd2によりインデクシングし、各ページテ
ーブルテーブルインデックスd2に対応するページテー
ブルテーブルワード10を得る。
The page table table 9 is indexed by the page table table index d2 to obtain the page table table word 10 corresponding to each page table table index d2.

ざらにページテーブルポインタ11′により・開始物理
アドレスを指定されるページテーブル5′をページテー
ブルインデックスd+によりインデクシングし、ページ
テーブルインデックスd1に対応するページテーブルワ
ード6を得て、次にページポインタ7により開始物理ア
ドレスを指定される物理空間に論理アドレスAのページ
内オフセット番号Cを適応させる。このようなプロセス
により論理アドレスAが物理アドレスBに変換されるの
である。
The page table 5' whose starting physical address is specified by the page table pointer 11' is roughly indexed by the page table index d+ to obtain the page table word 6 corresponding to the page table index d1, and then by the page pointer 7. The in-page offset number C of the logical address A is applied to the physical space designated by the starting physical address. This process converts logical address A into physical address B.

[発明の効果] 以上説明したように本発明のアドレス変換方式は、仮想
空間番号、仮想ページ番号およびページ内オフセット番
号を含む論理アドレスを、物理空間上での物理ページ番
号およびページ内オフセット番号を含む物理アドレスに
変換するにあたり、前記物理空間上の複数のページ領域
に跨って配置されるページテーブルの第1ページ目の第
1エントリーのページ内オフセット番号を示すフィール
ドを有するワードと、このワードが前記論理アドレス中
の前記仮想空間番号によりインデクシングされているペ
ージテーブルディレクトリと、前記ワード中のページ内
オフセット番号と前記論理アドレス中の仮想ページ番号
とを加算する加算手段と、前記物理空間上の複数のペー
ジ領域に配置さ与えるワードが前記加算手段による加算
結果の上位数ビットによりインデクシングされているペ
ージテーブルテーブルと、前記ページ領域のアドレスを
示すフィールドを有するワードが前記加算手段の加算結
果の下位数ビットによりインデクシングされているペー
ジテーブルとを設けるので1,1つのページテーブルを
物理空間上不連続な複°数ページに跨らせて配置するこ
とができ、しかもページテーブルを分割して得られる各
エントリーを各物理ページの途中に配置することができ
る。
[Effects of the Invention] As explained above, the address conversion method of the present invention converts a logical address including a virtual space number, a virtual page number, and an intra-page offset number into a physical page number and an intra-page offset number in a physical space. When converting into a physical address containing a word, a word having a field indicating the intra-page offset number of the first entry of the first page of the page table arranged across multiple page areas in the physical space, and a page table directory indexed by the virtual space number in the logical address; an addition means for adding an intra-page offset number in the word to a virtual page number in the logical address; and a plurality of page table directories in the physical space. A page table table in which the word to be given is indexed by the upper few bits of the addition result by the addition means, and the word having a field indicating the address of the page area is the lower number of the addition result by the addition means. By providing a page table that is indexed by bits, it is possible to arrange one page table across multiple discontinuous pages in physical space, and each page table obtained by dividing the page table Entries can be placed in the middle of each physical page.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の構成を示す図、第2図およ
び第3図は従来の、アドレス変換方式の構成を示す因で
ある。 A・・・・・・・・・・・・論理アドレスB・・・・・
・・・・・・・物理アドレスa・・・・・・・・・・・
・仮想空間番号b・・・・・・・・・・・・仮想ページ
番号C・・・・・・・・・・・・ページ内オフセット番
号1・・・・・・・・・・・・ペースレジスタ2・・・
・・・・・・・・・ページテーブルディレクトリ3・・
・・・・・・・・・・ページテーブルディレクトリワー
ド 4.11.11′・・・ページテーブルポインタ 4′・・・・・・・・・ページテーブル/ページテーブ
ルテーブルポインタ 5.5′・・・ページテーブル 6・・・・・・・・・・・・ページテーブルワード7・
・・・・・・・・・・・ページポインタ8・・・・・・
・・・・・・タイプビット9・・・・・・・・・・・・
ページテーブルテーブル10・・・・・・・・・・・・
ページテーブルテーブルワード13・・・・・・・・・
・・・加算手段14・・・・・・・・・・・・レジスタ
d1・・・・・・・・・・・・ページテーブルインデッ
クスd2・・・・・・・・・・・・ページテニブルテー
ブルインデックス 代理人弁理士   須 山 佐 − 第1図 (物理アドレス)B
FIG. 1 shows the structure of an embodiment of the present invention, and FIGS. 2 and 3 show the structure of a conventional address translation system. A......Logical address B...
・・・・・・Physical address a・・・・・・・・・・・・
・Virtual space number b・・・・・・・・・・・・Virtual page number C・・・・・・・・・・・・ Offset number in the page 1・・・・・・・・・・・・Pace register 2...
...Page table directory 3...
......Page table directory word 4.11.11'...Page table pointer 4'...Page table/Page table table pointer 5.5'...・Page table 6・・・・・・・・・Page table word 7・
・・・・・・・・・・・・Page pointer 8・・・・・・
・・・・・・Type bit 9・・・・・・・・・・・・
Page table table 10・・・・・・・・・・・・
Page table table word 13...
・・・Addition means 14・・・・・・・・・Register d1・・・・・・・・・Page table index d2・・・・・・・・・Page tennis Bull Table Index Representative Patent Attorney Satoshi Suyama - Figure 1 (Physical Address) B

Claims (2)

【特許請求の範囲】[Claims] (1)仮想空間番号、仮想ページ番号およびページ内オ
フセット番号を含む論理アドレスを、物理空間上での物
理ページ番号およびページ内オフセット番号を含む物理
アドレスに変換するにあたり、前記物理空間上の複数の
ページ領域に跨つて配置されるページテーブルの第1ペ
ージ目の第1エントリーのページ内オフセット番号を示
すフィールドを有するワードと、このワードが前記論理
アドレス中の前記仮想空間番号によりインデクシングさ
れているページテーブルディレクトリと、前記ワード中
のページ内オフセット番号と前記論理アドレス中の仮想
ページ番号とを加算する加算手段と、前記物理空間上の
複数のページ領域に配置されているページテーブルの各
エントリーの位置を与えるワードが前記加算手段による
加算結果の上位数ビットによりインデクシングされてい
るページテーブルテーブルと、前記ページ領域のアドレ
スを示すフィールドを有するワードが前記加算手段の加
算結果の下位数ビットによりインデクシングされている
ページテーブルとを設けることを特徴としたアドレス変
換方式。
(1) When converting a logical address including a virtual space number, virtual page number, and intra-page offset number into a physical address including a physical page number and intra-page offset number in physical space, multiple a word having a field indicating an intra-page offset number of the first entry of the first page of a page table arranged across a page area; and a page to which this word is indexed by the virtual space number in the logical address. a table directory, an addition means for adding an intra-page offset number in the word and a virtual page number in the logical address, and a position of each entry of the page table arranged in a plurality of page areas in the physical space. a page table table in which a word giving a field is indexed by the upper several bits of the addition result by the addition means, and a word having a field indicating the address of the page area is indexed by the lower several bits of the addition result by the addition means. An address translation method characterized by the provision of a page table.
(2)加算手段による加算結果の下位数ビットが、Kビ
ットにされている特許請求の範囲第1項記載のアドレス
変換方式。 (但し、Kはページテーブル1ページの大きさをMビッ
ト、ページテーブルのワード1つの大きさをNビットと
したとき、 M=2^KNが成り立つような正の整数で
ある)
(2) The address conversion method according to claim 1, wherein the lower several bits of the addition result by the addition means are K bits. (However, K is a positive integer such that M = 2^KN, where the size of one page of the page table is M bits and the size of one word of the page table is N bits.)
JP59250260A 1984-11-27 1984-11-27 Address conversion system Granted JPS61128348A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59250260A JPS61128348A (en) 1984-11-27 1984-11-27 Address conversion system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59250260A JPS61128348A (en) 1984-11-27 1984-11-27 Address conversion system

Publications (2)

Publication Number Publication Date
JPS61128348A true JPS61128348A (en) 1986-06-16
JPH0519739B2 JPH0519739B2 (en) 1993-03-17

Family

ID=17205237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59250260A Granted JPS61128348A (en) 1984-11-27 1984-11-27 Address conversion system

Country Status (1)

Country Link
JP (1) JPS61128348A (en)

Also Published As

Publication number Publication date
JPH0519739B2 (en) 1993-03-17

Similar Documents

Publication Publication Date Title
CA2285089A1 (en) Logical mapping of data objects using data spaces
JPS62237547A (en) Address conversion system
JPS6376034A (en) Multiple address space control system
JPH11149372A (en) Forced page zero paging system for micro controller using data ram
JPS61128348A (en) Address conversion system
TWI284806B (en) Method for managing external memory of a processor and chip for managing external memory
JPS6349772Y2 (en)
JPS6349771Y2 (en)
JPS558628A (en) Data processing system
JPS6112582B2 (en)
JPH036537B2 (en)
JPS58137064A (en) Address extension system
JPH01140342A (en) Virtual computer system
JPH0112308Y2 (en)
JPS6319858Y2 (en)
JPS62284444A (en) Memory data converter
JPH0517583B2 (en)
JPS635448A (en) Real space extension system
JPS628244A (en) Control system for virtual memory
JPH04205442A (en) Memory management system
JPS6155694B2 (en)
JPH0325645A (en) Swapping system for virtual space
JPH03161852A (en) Memory control device
JPS59188762A (en) Interleave storage controller
JPS59201288A (en) Address converting system

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term