JPH0519739B2 - - Google Patents
Info
- Publication number
- JPH0519739B2 JPH0519739B2 JP59250260A JP25026084A JPH0519739B2 JP H0519739 B2 JPH0519739 B2 JP H0519739B2 JP 59250260 A JP59250260 A JP 59250260A JP 25026084 A JP25026084 A JP 25026084A JP H0519739 B2 JPH0519739 B2 JP H0519739B2
- Authority
- JP
- Japan
- Prior art keywords
- page
- page table
- word
- address
- physical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 15
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は、ページアドレス方式のデータ処理装
置における論理アドレスの物理アドレスへの変換
の際に用いられるアドレス変換方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an address conversion method used when converting a logical address into a physical address in a page address type data processing device.
［発明の技術的背景とその問題点］
一般に、ページアドレス方式のデータ処理装置
において、仮想空間番号、仮想ページ番号および
ページ内オフセツト番号を含む論理アドレスを、
物理ページ番号およびページ内オフセツト番号を
含む物理アドレスへ変換する場合には、第２図に
示したような方式が採用されている。[Technical background of the invention and its problems] Generally, in a page addressing type data processing device, a logical address including a virtual space number, a virtual page number, and an offset number within a page is
When converting into a physical address including a physical page number and an offset number within the page, a method as shown in FIG. 2 is adopted.
すなわち、所定の物理空間を有するメモリ内
に、ベースレジスタ１により開始物理アドレスが
指定されるページテーブルデイレクトリ２を設定
し、このページテーブルデイレクトリ２を物理ア
ドレスＡの仮想空間番号ａによりインデクシング
して、各仮想空間番号に対応するページテーブル
デイレクトリワード３を設定する。 That is, a page table directory 2 whose starting physical address is specified by the base register 1 is set in a memory having a predetermined physical space, and this page table directory 2 is indexed by the virtual space number a of the physical address A. A page table directory reward 3 corresponding to each virtual space number is set.
次にページテーブルデイレクトリワード３中に
設けられるページテーブルポインタ４により開始
物理アドレスが指定されるページテーブル５を論
理アドレスＡ中の仮想ページ番号ｂによりインデ
クシングして、各仮想ページ番号に対応するペー
ジテーブルワード６を設定する。 Next, the page table 5 whose start physical address is specified by the page table pointer 4 provided in the page table directory reward word 3 is indexed by the virtual page number b in the logical address A, and a page table corresponding to each virtual page number is created. Set word 6.
さらにページテーブルワード６中に設けられる
ページポインタ７により開始物理アドレスが指定
される物理ページに論理アドレスＡのページ内オ
フセツト番号Ｃを適応することにより論理アドレ
スＡを物理アドレスＢに変換する方式である。 Furthermore, this method converts the logical address A into the physical address B by applying the intra-page offset number C of the logical address A to the physical page whose start physical address is specified by the page pointer 7 provided in the page table word 6. .
しかしながらこの方法によると、ページテーブ
ル５は物理空間上で連続でなければならないの
で、１つのページテーブルが相当大きな物理空間
を占有し、その結果、アクセスタイムが長くなつ
てしまう等の不都合が生じていた。 However, according to this method, since the page tables 5 must be continuous in the physical space, one page table occupies a considerably large physical space, resulting in inconveniences such as long access times. Ta.
このような事情からページテーブル５を物理空
間上の複数ページに分割して配置可能なアドレス
変換方式が提案された。 Under these circumstances, an address translation method has been proposed in which the page table 5 can be divided and arranged into a plurality of pages in physical space.
この方式を第３図に基づいて説明する。なお第
２図と共通する部分には共通の符号が付してあ
る。 This method will be explained based on FIG. Note that parts common to those in FIG. 2 are given the same reference numerals.
まず、ベースレジスタ１により開始物理アドレ
スを指定されるページテーブルデイレクトリ２
を、仮想空間番号ａによりインデクシングし、各
仮想空間番号に対応するページテーブルデイレク
トリワード３を設定する。 First, page table directory 2 whose starting physical address is specified by base register 1
are indexed by virtual space number a, and a page table directory reward 3 corresponding to each virtual space number is set.
ここでページテーブルデイレクトリワード３に
タイプビツト８およびページテーブル／ページテ
ーブルテーブルポインタ４′を設け、タイプビツ
ト８がOFF状態のとき、ページテーブル／ペー
ジテーブルテーブルポインタ４′がページテーブ
ル５の開始物理アドレスを指定するようにする。 Here, type bit 8 and page table/page table table pointer 4' are provided in page table directory reward word 3, and when type bit 8 is in the OFF state, page table/page table table pointer 4' specifies the start physical address of page table 5. I'll do what I do.
そして開始物理アドレスが指定されるページテ
ーブル５を、論理アドレスＡ中の仮想ページ番号
b′の一部であるページテーブルインデツクスb2に
よりインデクシングして、各ページテーブルイン
デツクスに対応するページテーブルワード６を設
定し、さらにページテーブルワード６中に設けら
れるページポインタ７により開始物理アドレスが
指定される物理ページに論理アドレスＡのページ
内オフセツト番号ｃを適応させる。 Then, the page table 5 in which the starting physical address is specified is set to the virtual page number in the logical address A.
A page table word 6 corresponding to each page table index is set by indexing by the page table index b2 which is a part of the page table index b', and a starting physical address is set by a page pointer 7 provided in the page table word 6. The intra-page offset number c of the logical address A is applied to the physical page to which the logical address A is specified.
これに対してタイプビツト８がON状態のとき
には、ページテーブル／ページテーブルテーブル
ポインタ４′が、ページテーブルの検索を行なう
テーブルであるページテーブルテーブル９の開始
物理アドレスを指定するようにする。 On the other hand, when the type bit 8 is in the ON state, the page table/page table table pointer 4' specifies the starting physical address of the page table table 9, which is the table from which the page table is searched.
これにより指定されるページテーブルテーブル
９を仮想ページ番号b′の一部であるページテーブ
ルテーブルインデツクスb1によりインデクシング
し、各ページテーブルテーブルインデツクスb1に
対応するページテーブルテーブルワード１０を得
る。 The page table table 9 designated by this is indexed by the page table table index b1 which is a part of the virtual page number b', and the page table table word 10 corresponding to each page table table index b1 is obtained.
次にページテーブルテーブルワード１０中に設
定されるページテーブルポインタ１１により開始
物理アドレスを指定されるページテーブル５をペ
ージテーブルインデツクスb2によりインデクシン
グし、各ページテーブルインデツクスb2に対応す
るページテーブルワード６を設定する。 Next, the page table 5 whose start physical address is designated by the page table pointer 11 set in the page table table word 10 is indexed by the page table index b2 , and the page table corresponding to each page table index b2 is created. Set word 6.
さらにページテーブルワード６中に設定される
ページポインタ７により開始物理アドレスを指定
される物理ページに、論理アドレスＡのページ内
オフセツト番号ｃを適応させる。 Furthermore, the intra-page offset number c of the logical address A is applied to the physical page whose starting physical address is specified by the page pointer 7 set in the page table word 6.
この方式によれば、１つのページテーブル５を
物理空間上の不連続な複数ページに分割して配置
することができるが、今度はページテーブル５を
分割して得られる各エントリーのそれぞれを各物
理ページの先頭から書込まなくてはならないの
で、物理空間の利用効率が低下してしまうという
問題が生じる。 According to this method, one page table 5 can be divided and arranged into multiple discontinuous pages in the physical space, but this time, each entry obtained by dividing the page table 5 is Since it is necessary to write from the beginning of the page, a problem arises in that the efficiency in using physical space is reduced.
［発明の目的］
本発明は上述したような事情によりなされたも
ので、ページアドレス方式のデータ処理装置にお
いて、論理アドレスを物理アドレスに変換する場
合に、１つのページテーブルを物理空間上不連続
な複数ページに跨らせて配置することができ、し
かもページテーブルを分割して得られる各エント
リーを各物理ページの途中に配置することができ
る、物理空間の利用効率が高いアドレス変換方式
の提供を目的としている。[Objective of the Invention] The present invention has been made in view of the above-mentioned circumstances, and when converting a logical address into a physical address in a page addressing type data processing device, one page table is converted into a discontinuous part in physical space. To provide an address translation method that can be arranged across multiple pages, and can also place each entry obtained by dividing a page table in the middle of each physical page, which is highly efficient in the use of physical space. The purpose is
［発明の概要］
すなわち本発明は、仮想空間番号、仮想ページ
番号およびページ内オフセツト番号を含む論理ア
ドレスを、物理空間上での物理ページ番号および
ページ内オフセツト番号を含む物理アドレスに変
換するにあたり、前記物理空間上の複数のページ
領域に跨つて配置されるページテーブルの第１ペ
ージ目の第１エントリーのページ内オフセツト番
号を示すフイールドを有するワードと、このワー
ドが前記論理アドレス中の前記仮想空間番号によ
りインデクシングされているページテーブルデイ
レクトリと、前記ワード中のページ内オフセツト
番号と前記論理アドレス中の仮想ページ番号とを
加算する加算手段と、前記物理空間上の複数のペ
ージ領域に配置されているページテーブルの各エ
ントリーの位置を与えるワードが前記加算手段に
よる加算結果の上位数ビツトによりインデクシン
グされているページテーブルテーブルと、前記ペ
ージ領域のアドレスを示すフイールドを有するワ
ードが前記加算手段の加算結果の下位数ビツトに
よりインデクシングされているページテーブルと
を設けることを特徴とするアドレス変換方式であ
る。[Summary of the Invention] That is, the present invention converts a logical address including a virtual space number, a virtual page number, and an intra-page offset number into a physical address including a physical page number and an intra-page offset number in a physical space. a word having a field indicating an intra-page offset number of a first entry on a first page of a page table arranged across a plurality of page areas in the physical space; and a word that includes a field in the virtual space in the logical address. a page table directory indexed by a number; an addition means for adding an intra-page offset number in the word to a virtual page number in the logical address; and a page table directory arranged in a plurality of page areas in the physical space. A page table table in which a word giving the position of each entry in the page table is indexed by the high order bits of the addition result by the addition means, and a word having a field indicating the address of the page area is indexed by the high order bits of the addition result by the addition means. This is an address conversion method characterized by providing a page table indexed by the lower several bits.
［発明の実施例］
以下本発明の実施例の詳細を図面に基づいて説
明する。[Embodiments of the Invention] Details of embodiments of the present invention will be described below based on the drawings.
第１図は本発明の一実施例を示す図であり、第
２図および第３図と共通する部分には共通の符号
が付されている。 FIG. 1 is a diagram showing an embodiment of the present invention, and parts common to FIGS. 2 and 3 are given the same reference numerals.
同図において、Ａは物理アドレスＢに変換され
るべき論理アドレスであり、仮想空間番号ａ、仮
想ページ番号ｂ、ページ内オフセツト番号ｃから
構成されている。 In the figure, A is a logical address to be converted to a physical address B, and is composed of a virtual space number a, a virtual page number b, and an intra-page offset number c.
そして１はベースレジスタ、２は後述するペー
ジテーブル／ページテーブルテーブルポインタ４
とタイプビツト８とページ内オフセツト番号１２
およびその他のフイールドとからなるページテー
ブルデイレクトリワード３をエントリーとするペ
ージテーブルデイレクトリを示している。なお、
ページテーブル／ページテーブルテーブルポイン
タ４はページテーブルテーブル９または後述する
ページテーブルのページ５′の開始物理アドレス
を指定するポインタである。 1 is the base register, 2 is the page table/page table table pointer 4, which will be described later.
and type bit 8 and offset number within the page 12
This shows a page table directory whose entry is a page table directory reward word 3 consisting of fields such as 1 and 2 and other fields. In addition,
The page table/page table pointer 4 is a pointer that specifies the starting physical address of the page table 9 or page 5' of the page table to be described later.
またタイプビツト８はページテーブルが物理空
間上不連続な複数ページに跨つているか否かを示
し、ページ内オフセツト番号１２は複数ページに
跨るページテーブルの第１ページ目の第１エント
リーのオフセツト番号を示している。 Type bit 8 indicates whether the page table spans multiple discontinuous pages in physical space, and intra-page offset number 12 indicates the offset number of the first entry on the first page of the page table that spans multiple pages. ing.
ページテーブルのページ５′は後述するページ
テーブルテーブルインデツクスd2の値がｙのと
き、ページテーブルワード６をエントリーとする
ページテーブルの第ｙ番目のページであり、ペー
ジテーブルワード６は物理ページの開始物理アド
レスを指定するページポインタ７およびその他の
フイールドからなつている。 Page 5' of the page table is the y-th page of the page table whose entry is page table word 6 when the value of page table table index d2 (described later) is y, and page table word 6 is the y-th page of the page table whose entry is page table word 6. It consists of a page pointer 7 that specifies the starting physical address and other fields.
ページテーブルテーブル９はページテーブルテ
ーブルワード１０をエントリーとし、ページテー
ブルテーブルワード１０はページテーブルポイン
タ１１′およびその他のフイールドからなつてい
る。なお、ページテーブルポインタ１１′はペー
ジテーブルの第ｙ番目のページ５′の開始物理ア
ドレスを示すポインタである。 The page table table 9 has a page table table word 10 as an entry, and the page table table word 10 consists of a page table pointer 11' and other fields. Note that the page table pointer 11' is a pointer indicating the starting physical address of the y-th page 5' of the page table.
そして１３は仮想ページ番号ｂとページ内オフ
セツト番号１２とを加算する加算手段、１４は加
算手段１３による加算結果（以下、演算値と称す
る）ｄを記憶するレジスタである。この演算値ｄ
はページテーブルインデツクスd1とページテーブ
ルテーブルインデツクスd2に分割される。すなわ
ち、演算値ｄの下位Ｋビツトがページテーブルイ
ンデツクスd1にされ、演算値ｄから下位Ｋビツト
を除いて得られるビツトがページテーブルインデ
ツクスd2にされる。 Reference numeral 13 denotes an addition means for adding the virtual page number b and intra-page offset number 12, and 14 is a register for storing the addition result (hereinafter referred to as a calculated value) d by the addition means 13. This calculated value d
is divided into page table index d1 and page table index d2 . That is, the lower K bits of the calculated value d are set to the page table index d1 , and the bits obtained by removing the lower K bits from the calculated value d are set to the page table index d2 .
なおビツト幅を示すＫは、ページテーブルの１
ページの大きさをＭビツト、ページテーブルワー
ド６の大きさをＮビツトしたときＭ＝2KＮが成り
立つような正の整数である。 Note that K indicating the bit width is 1 in the page table.
It is a positive integer such that M= 2KN holds true when the page size is M bits and the page table word 6 size is N bits.
このように構成された本実施例のアドレス変換
方式は、まずベースレジスタ１により開始物理ア
ドレスが指定されるページテーブルデイレクトリ
２を仮想空間番号ａによりインデクシングして、
各仮想空間番号ａに対応するページテーブルデイ
レクトリワード３を設定し、このページテーブル
デイレクトリワード３中にタイプビツト８を設け
る。 The address conversion method of this embodiment configured as described above first indexes the page table directory 2 whose starting physical address is specified by the base register 1 using the virtual space number a.
A page table directory word 3 corresponding to each virtual space number a is set, and a type bit 8 is provided in this page table directory word 3.
そしてこのタイプビツト８がOFF状態のとき、
ページテーブル／ページテーブルテーブルポイン
タ４′がページテーブル５′の開始物理アドレスを
指定するようにし、さらにページテーブル５′を
論理アドレスＡの仮想ページ番号ｂによりインデ
クシングして、各仮想ページ番号に対応するペー
ジテーブルワード６を設定し、ページポインタ７
により開始物理アドレスを指定される物理空間に
論理アドレスＡのページ内オフセツト番号ｃを適
応させる。 And when this type bit 8 is in the OFF state,
The page table/page table table pointer 4' specifies the starting physical address of the page table 5', and the page table 5' is further indexed by the virtual page number b of the logical address A to correspond to each virtual page number. Set page table word 6 and page pointer 7
The in-page offset number c of the logical address A is applied to the physical space whose starting physical address is specified by .
これに対して、タイプビツト８がON状態のと
きには、ページテーブル／ページテーブルテーブ
ルポインタ４′がページテーブルテーブル９の開
始物理アドレスを指定するようにする。 On the other hand, when the type bit 8 is ON, the page table/page table pointer 4' specifies the starting physical address of the page table 9.
そして論理アドレスＡ中の仮想ページ番号ｂと
ページテーブルデイレクトリ２のページテーブル
デイレクトリワード３中のページ内オフセツト番
号１２とを加算手段１３により加算し、演算値ｄ
をレジスタ１４に記憶させる。 Then, the addition means 13 adds the virtual page number b in the logical address A and the intra-page offset number 12 in the page table directory word 3 of the page table directory 2, and the calculated value d is obtained.
is stored in the register 14.
次にページテーブル／ページテーブルテーブル
ポインタ４′により開始物理アドレスを指定され
るページテーブルテーブル９をページテーブルト
ルテーブルインデツクスd2によりインデクシング
し、各ページテーブルテーブルインデツクスd2に
対応するページテーブルテーブルワード１０を得
る。 Next, the page table table 9 whose start physical address is specified by the page table/page table table pointer 4' is indexed by the page table table index d2 , and the page table table corresponding to each page table table index d2 is indexed. Get word 10.
さらにページテーブルポインタ１１′により開
始物理アドレスを指定されるページテーブル５′
をページテーブルインデツクスd1によりインデク
シングし、ページテーブルインデツクスd1に対応
するページテーブルワード６を得て、次にページ
ポインタ７により開始物理アドレスを指定される
物理空間に論理アドレスＡのページ内オフセツト
番号ｃを適応させる。このようなプロセスにより
論理アドレスＡが物理アドレスＢに変換されるの
である。 Furthermore, a page table 5' whose starting physical address is specified by a page table pointer 11'
is indexed by the page table index d 1 to obtain the page table word 6 corresponding to the page table index d 1 , and then in the page of the logical address A in the physical space whose starting physical address is specified by the page pointer 7. Adapt offset number c. This process converts logical address A into physical address B.
［発明の効果］
以上説明したように本発明のアドレス変換方式
は、仮想空間番号、仮想ページ番号およびページ
内オフセツト番号を含む論理アドレスを、物理空
間上での物理ページ番号およびページ内オフセツ
ト番号を含む物理アドレスに変換するにあたり、
前記物理空間上の複数のページ領域に跨つて配置
されるページテーブルの第１ページ目の第１エン
トリーのページ内オフセツト番号を示すフイール
ドを有するワードと、このワードが前記論理アド
レス中の前記仮想空間番号によりインデクシング
されているページテーブルデイレクトリと、前記
ワード中のページ内オフセツト番号と前記論理ア
ドレス中の仮想ページ番号とを加算する加算手段
と、前記物理空間上の複数のページ領域に配置さ
れているページテーブルの各エントリーの位置を
与えるワードが前記加算手段による加算結果の上
位数ビツトによりインデクシングされているペー
ジテーブルテーブルと、前記ページ領域のアドレ
スを示すフイールドを有するワードが前記加算手
段の加算結果の下位数ビツトによりインデクシン
グされているページテーブルとを設けるので、１
つのページテーブルを物理空間上不連続な複数ペ
ージに跨らせて配置することができ、しかもペー
ジテーブルを分割して得られる各エントリーを各
物理ページの途中に配置することができる。[Effects of the Invention] As explained above, the address conversion method of the present invention converts a logical address including a virtual space number, a virtual page number, and an intra-page offset number into a physical page number and an intra-page offset number in a physical space. When converting to a physical address containing
a word having a field indicating an intra-page offset number of a first entry on a first page of a page table arranged across a plurality of page areas in the physical space; and a word that includes a field in the virtual space in the logical address. a page table directory indexed by a number; an addition means for adding an intra-page offset number in the word to a virtual page number in the logical address; and a page table directory arranged in a plurality of page areas in the physical space. A page table table in which a word giving the position of each entry in the page table is indexed by the high order bits of the addition result by the addition means, and a word having a field indicating the address of the page area is indexed by the high order bits of the addition result by the addition means. Since a page table is provided that is indexed by the lower few bits, 1
One page table can be arranged across a plurality of discontinuous pages in physical space, and each entry obtained by dividing the page table can be arranged in the middle of each physical page.
第１図は本発明の一実施例の構成を示す図、第
２図および第３図は従来のアドレス変換方式の構
成を示す図である。
Ａ……論理アドレス、Ｂ……物理アドレス、ａ
……仮想空間番号、ｂ……仮想ページ番号、ｃ…
…ページ内オフセツト番号、１……ベースレジス
タ、２……ページテーブルデイレクトリ、３……
ページテーブルデイレクトリワード、４，１１，
１１′……ページテーブルポインタ、４′……ペー
ジテーブル／ページテーブルテーブルポインタ、
５，５′……ページテーブル、６……ページテー
ブルワード、７……ページポインタ、８……タイ
プビツト、９……ページテーブルテーブル、１０
……ページテーブルテーブルワード、１３……加
算手段、１４……レジスタ、d1……ページテーブ
ルインデツクス、d2……ページテーブルテーブル
インデツクス。
FIG. 1 is a diagram showing the configuration of an embodiment of the present invention, and FIGS. 2 and 3 are diagrams showing the configuration of a conventional address translation system. A...Logical address, B...Physical address, a
...Virtual space number, b...Virtual page number, c...
...Intra-page offset number, 1...Base register, 2...Page table directory, 3...
Page table directory reward, 4, 11,
11'...Page table pointer, 4'...Page table/page table table pointer,
5, 5'...Page table, 6...Page table word, 7...Page pointer, 8...Type bit, 9...Page table table, 10
...Page table table word, 13...Addition means, 14...Register, d1 ...Page table index, d2 ...Page table table index.
Claims (1)
内オフセツト番号を含む論理アドレスを、物理空
間上での物理ページ番号およびページ内オフセツ
ト番号を含む物理アドレスに変換するにあたり、
前記物理空間上の複数のページ領域に跨つて配置
されるページテーブルの第１ページ目の第１エン
トリーのページ内オフセツト番号を示すフイール
ドを有するワードと、このワードが前記論理アド
レス中の前記仮想空間番号によりインデクシング
されているページテーブルデイレクトリと、前記
ワード中のページ内オフセツト番号と前記論理ア
ドレス中の仮想ページ番号とを加算する加算手段
と、前記物理空間上の複数のページ領域に配置さ
れているページテーブルの各エントリーの位置を
与えるワードが前記加算手段による加算結果の上
位数ビツトによりインデクシングされているペー
ジテーブルテーブルと、前記ページ領域のアドレ
スを示すフイールドを有するワードが前記加算手
段の加算結果の下位数ビツトによりインデクシン
グされているページテーブルとを設けることを特
徴としたアドレス変換方式。 ２ 加算手段による加算結果の下位数ビツトが、
Ｋビツトにされている特許請求の範囲第１項記載
のアドレス変換方式。 （但し、Ｋはページテーブル１ページの大きさを
Ｍビツト、ページテーブルのワード１つの大きさ
をＮビツトとしたとき、Ｍ＝2KＮが成り立つよう
な正の整数である）。[Scope of Claims] 1. In converting a logical address including a virtual space number, a virtual page number, and an offset number within a page into a physical address including a physical page number and an offset number within a page in physical space,
a word having a field indicating an intra-page offset number of a first entry on a first page of a page table arranged across a plurality of page areas in the physical space; and a word that includes a field in the virtual space in the logical address. a page table directory indexed by a number; an addition means for adding an intra-page offset number in the word to a virtual page number in the logical address; and a page table directory arranged in a plurality of page areas in the physical space. A page table table in which a word giving the position of each entry in the page table is indexed by the high order bits of the addition result by the addition means, and a word having a field indicating the address of the page area is indexed by the high order bits of the addition result by the addition means. An address conversion method characterized by providing a page table indexed by the lower several bits. 2 The lower few bits of the addition result by the addition means are
The address conversion method according to claim 1, wherein the address conversion method is set to K bits. (However, K is a positive integer such that M=2KN, where the size of one page of the page table is M bits and the size of one word of the page table is N bits .)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59250260A JPS61128348A (en) | 1984-11-27 | 1984-11-27 | Address conversion system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59250260A JPS61128348A (en) | 1984-11-27 | 1984-11-27 | Address conversion system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61128348A JPS61128348A (en) | 1986-06-16 |
| JPH0519739B2 true JPH0519739B2 (en) | 1993-03-17 |
Family
ID=17205237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59250260A Granted JPS61128348A (en) | 1984-11-27 | 1984-11-27 | Address conversion system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61128348A (en) |
-
1984
- 1984-11-27 JP JP59250260A patent/JPS61128348A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61128348A (en) | 1986-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2055295A1 (en) | Logical mapping of data objects using data spaces | |
| JPS6376034A (en) | Multiple address space control system | |
| KR890007169A (en) | Buffer memory controller | |
| JPH09167495A (en) | Data storage unit and data storage device using the same | |
| JPH0519739B2 (en) | ||
| JPS6112582B2 (en) | ||
| JPS6349772Y2 (en) | ||
| JPS6349771Y2 (en) | ||
| JPS558628A (en) | Data processing system | |
| JPH036537B2 (en) | ||
| JPH0112308Y2 (en) | ||
| JPS6061842A (en) | Access system of structure memory | |
| JPS58137064A (en) | Address extension system | |
| JPS6319858Y2 (en) | ||
| JPH0244445A (en) | Data processor | |
| JPS6143883B2 (en) | ||
| JPS6331815B2 (en) | ||
| JPS59188762A (en) | Interleave storage controller | |
| JPS6036615B2 (en) | Memory control method | |
| JPS6155694B2 (en) | ||
| JPS60100245A (en) | Address converter | |
| JPH0159611B2 (en) | ||
| JPS62117045A (en) | Address designation control system | |
| JPS62284444A (en) | Memory data converter | |
| JPS628244A (en) | Control system for virtual memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |