JPS61128343A - マイクロコンピユ−タ装置 - Google Patents
マイクロコンピユ−タ装置Info
- Publication number
- JPS61128343A JPS61128343A JP59250973A JP25097384A JPS61128343A JP S61128343 A JPS61128343 A JP S61128343A JP 59250973 A JP59250973 A JP 59250973A JP 25097384 A JP25097384 A JP 25097384A JP S61128343 A JPS61128343 A JP S61128343A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- contents
- data bus
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3065—Monitoring arrangements determined by the means or processing involved in reporting the monitored data
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロコンピュータ装置に関し、特に、ＣＰ
ＵとこのＣＰＵが処理を行なうデータを格納するデータ
メモリ（ＲＡＭ）とを同−半導体基板上に具備し、この
データメそりの内容を外部でモニタできるようにしたマ
イクロコンピュータ装置に関するものである。
ＵとこのＣＰＵが処理を行なうデータを格納するデータ
メモリ（ＲＡＭ）とを同−半導体基板上に具備し、この
データメそりの内容を外部でモニタできるようにしたマ
イクロコンピュータ装置に関するものである。
ＣＰＵとこのＣＰＵが処理を行なうデータを格納するた
めのデータメモ＋７（ＲＡＭ）とを同−半導体基板上に
有するマイクロコンピュータ装置のデパ、グ等を行なう
場合に、例えばこのデータメモリの特定のアドレスの内
容が、プログラムのどのステ、グで変化したかをモニタ
する必資が生ずる場合が屡々起る。
めのデータメモ＋７（ＲＡＭ）とを同−半導体基板上に
有するマイクロコンピュータ装置のデパ、グ等を行なう
場合に、例えばこのデータメモリの特定のアドレスの内
容が、プログラムのどのステ、グで変化したかをモニタ
する必資が生ずる場合が屡々起る。
このような場合に従来は、デバッグの対象となるプログ
ラムをｌスデッグ動作させては、必要なＲ，ＡＭの内容
を読出してチェックするという方法がとられている。
ラムをｌスデッグ動作させては、必要なＲ，ＡＭの内容
を読出してチェックするという方法がとられている。
しかしながらこの方法では、データメモリを読出す場合
には、デバッグの対象となるプログラムは停止している
ため、実時間による処理は不可能となる。
には、デバッグの対象となるプログラムは停止している
ため、実時間による処理は不可能となる。
最近マイクロコンピータを用いて冥時間制−を行なう装
置が広く使用されつつあるが、このような装置の開発段
階でディ゛バ、グ等を行なう場合に、上述のような従来
の方法では実時間動作かで′きないためディバッグが非
常に困難になることが多い０ 本発明の目的は、上述の従来の欠点を除去して、実時間
動作を許しながらデータメモリの特定のアドレスの内容
をモニタできるようにしたマイクロコンピュータ装置を
提供することにある０〔問題点を解決するための手段〕 本発明の装置は、少くともＲＡＪ−ＣＰＵとを同一半導
体基板上に具備し、前記ＣＰＵで処理したデータをデー
タバスを介して前記ＲＡＭＫ格納゛しま−たは前記ＲＡ
Ｍの内容を前記データバスを介して読出し前記ＣＰＵで
処理を行なうマイクロコンピュータ装置であって、前記
データバス上のデータに関する情報を外部に導出するデ
ータバスモニタ手段と、前記ＣＰＵが実行する命令とは
無関係に前記ＲＡＭのアドレスを指定するモニタアドレ
ス指定手段とを前記同一半導体基板上に具備し、前記Ｃ
ＰＵが前記データバスを使用しないマシンサイクルでは
前記モニタアドレス指定手段で指定された前記ＲＡＭの
内容を前記データバスに出力しかつ前記データバスモニ
タ手段により前記データバス上のデータに関する情報を
外部に出力できるようＫしている。
置が広く使用されつつあるが、このような装置の開発段
階でディ゛バ、グ等を行なう場合に、上述のような従来
の方法では実時間動作かで′きないためディバッグが非
常に困難になることが多い０ 本発明の目的は、上述の従来の欠点を除去して、実時間
動作を許しながらデータメモリの特定のアドレスの内容
をモニタできるようにしたマイクロコンピュータ装置を
提供することにある０〔問題点を解決するための手段〕 本発明の装置は、少くともＲＡＪ−ＣＰＵとを同一半導
体基板上に具備し、前記ＣＰＵで処理したデータをデー
タバスを介して前記ＲＡＭＫ格納゛しま−たは前記ＲＡ
Ｍの内容を前記データバスを介して読出し前記ＣＰＵで
処理を行なうマイクロコンピュータ装置であって、前記
データバス上のデータに関する情報を外部に導出するデ
ータバスモニタ手段と、前記ＣＰＵが実行する命令とは
無関係に前記ＲＡＭのアドレスを指定するモニタアドレ
ス指定手段とを前記同一半導体基板上に具備し、前記Ｃ
ＰＵが前記データバスを使用しないマシンサイクルでは
前記モニタアドレス指定手段で指定された前記ＲＡＭの
内容を前記データバスに出力しかつ前記データバスモニ
タ手段により前記データバス上のデータに関する情報を
外部に出力できるようＫしている。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。
本実施例は、ＣＰＵＩ、データメモリ２、マルチプレク
サ３、データレジスタ４およびプログラムメモリ５を含
んでいる。
サ３、データレジスタ４およびプログラムメモリ５を含
んでいる。
この実施例は、本発明をシングルチップマイクロコンピ
ュータの評価用チップに応用した例を示すもので、ＣＰ
Ｕ１．データメモリ２、マルチプレクサ３およびデータ
レジスタ４を含む第１図の点線で囲まれた部分（参照数
字１０）が同一半導体基板上に作られた７ングルテ、グ
マイクロコンピュータの評価用テップであり、データメ
モリ２はＣＰＵ１と同一半導体基板上に設けられ慾、配
Ｍで構成されている。
ュータの評価用チップに応用した例を示すもので、ＣＰ
Ｕ１．データメモリ２、マルチプレクサ３およびデータ
レジスタ４を含む第１図の点線で囲まれた部分（参照数
字１０）が同一半導体基板上に作られた７ングルテ、グ
マイクロコンピュータの評価用テップであり、データメ
モリ２はＣＰＵ１と同一半導体基板上に設けられ慾、配
Ｍで構成されている。
プログラムメモリ５は、最終製品のシングルチップマイ
クロコンピュータにおいては、マスクＲ，ＯＭ等により
、シングルチックマイクロコンピュータ内の同−半導体
基板上に設けられるべきものであるが、この評価用のテ
ップ１０においては、別に用意したテスト制御層のグロ
セッ′！ｊ（スーパーバイザ、図示せず）の管理の下に
自由に内容を書き変えられるようにした外部のＲＡＭを
用いることによりデバッグの便をはかっている。
クロコンピュータにおいては、マスクＲ，ＯＭ等により
、シングルチックマイクロコンピュータ内の同−半導体
基板上に設けられるべきものであるが、この評価用のテ
ップ１０においては、別に用意したテスト制御層のグロ
セッ′！ｊ（スーパーバイザ、図示せず）の管理の下に
自由に内容を書き変えられるようにした外部のＲＡＭを
用いることによりデバッグの便をはかっている。
さて１本実施例の動作は下記の通シである。
ＣＰＵＩはグロダラムアドレスバス１５０Ｇを介してプ
ログラムメモリ５のアドレスを指定し、この指定したア
ドレスから実行すべき命令をプログラムデータバス５１
００を介してＣＰＵ４の内部に読込み、この命令を解読
実行する。命令の実行に必要なデータは、データメモリ
２の中に格納されてお５、ＣＰＵＩは命令実行のため、
Ｒ，ＡＭアドレスバス１３００を介して命令により指定
されたデータアドレスを出力する。
ログラムメモリ５のアドレスを指定し、この指定したア
ドレスから実行すべき命令をプログラムデータバス５１
００を介してＣＰＵ４の内部に読込み、この命令を解読
実行する。命令の実行に必要なデータは、データメモリ
２の中に格納されてお５、ＣＰＵＩは命令実行のため、
Ｒ，ＡＭアドレスバス１３００を介して命令により指定
されたデータアドレスを出力する。
さて、マルチプレクサ３は、通常の場合には、制御ライ
ン１０００を介してＣＰＵＩから供給される論理″Ｏ”
の制御信号によりＲＡＭアドレスバス１３００の側を選
択して、これをデータメモリ２のアドレス指定信号とし
て供給する。この結果ＣＰＵＩはデータメモリ２の、命
令で指定されたアドレスのデータをデータバス２１００
を介して読出し、これに必要な処理をほどこして、命令
によって指定されたデータメモリ２の格納アドレスに再
び格納することができる。
ン１０００を介してＣＰＵＩから供給される論理″Ｏ”
の制御信号によりＲＡＭアドレスバス１３００の側を選
択して、これをデータメモリ２のアドレス指定信号とし
て供給する。この結果ＣＰＵＩはデータメモリ２の、命
令で指定されたアドレスのデータをデータバス２１００
を介して読出し、これに必要な処理をほどこして、命令
によって指定されたデータメモリ２の格納アドレスに再
び格納することができる。
こうして、マルチブレフサ３が、ＲＡＭアドレスバス１
３００を選択しているかぎり、本実施例は、従来例と全
く同様に動作して、プログラムメモリ５内に格納されて
いるプログラムの各命令を次々に解読実行する。
３００を選択しているかぎり、本実施例は、従来例と全
く同様に動作して、プログラムメモリ５内に格納されて
いるプログラムの各命令を次々に解読実行する。
さて、ＣＰＵＩが実行する命令の中には、例えばジャン
プ命令のように％ＣＰＵ１がデータバス２１００を全く
使用しないようなマシンサイクルを含む命令が存在する
（ジャンプ命令においては、ジャンプ先のアドレスを指
定するデータは、一般に、このジャンプ命令のオペラン
ドとしてこの命令中に含まれているため、データメモリ
２からデータを読出すことなくこの命令が処理されるの
で、データバス２１００を使用しないマシンサイクルが
生ずる。）。
プ命令のように％ＣＰＵ１がデータバス２１００を全く
使用しないようなマシンサイクルを含む命令が存在する
（ジャンプ命令においては、ジャンプ先のアドレスを指
定するデータは、一般に、このジャンプ命令のオペラン
ドとしてこの命令中に含まれているため、データメモリ
２からデータを読出すことなくこの命令が処理されるの
で、データバス２１００を使用しないマシンサイクルが
生ずる。）。
このようにデータバス２１００を使用しないマシンサイ
クルにおいては、ＣＰＵＩは、データバス非使用マシン
サイクルであることを示す情報として、制御ライン１０
００に論理“１ｍを出力する。
クルにおいては、ＣＰＵＩは、データバス非使用マシン
サイクルであることを示す情報として、制御ライン１０
００に論理“１ｍを出力する。
コノテータバス非使用マシンサイクルを示す情報は、ラ
イン１ｏｏｏを介して、マルチブレフサ３の選択制御信
号、データメモリ２の読出し指定信号およびレジスタ４
の２．テ信号としてそれぞれに供給されるとともに、外
部で使用する信号としてテ、グ１０の外部にも出力され
る。
イン１ｏｏｏを介して、マルチブレフサ３の選択制御信
号、データメモリ２の読出し指定信号およびレジスタ４
の２．テ信号としてそれぞれに供給されるとともに、外
部で使用する信号としてテ、グ１０の外部にも出力され
る。
さて、ライン１０００を介して論ｊｌ’ｌ’を供給され
たマルチブレフサ３は、モニタアドレス入力ライン３０
００の側を選択し、これを介して供給されるモニタアド
レス指定入力をデータメモリ２のアドレス指定信号とし
て供給する０ この結果、モニタアドレス入力ライン３０００を介して
指定されたデータメモリ２のアドレスの内容が、データ
バス２１００を介して読出され、データレジスタ４にラ
ッチされる。従って、モニタアドレス入力ライン３００
０を介して外部からデータメモリ２の中の読出すべきア
ドレスを指定する信号を供給しておく仁とくより、ＣＰ
ＵＩがデータバス２１００を使用しないマシンサイクル
が現われるごとに１データメモリ２の中の指定されたア
ドレスのデータがデータアト°シスレジスタ４に読出さ
れてう、チされることになる。従って外部に出力される
制御ライン１０００の信号を参照して、データレジスタ
４の内容を読むことによりデータメモリ２の指定したア
ドレスの内容が変化したか否かをチェ、りすることがで
きる。
たマルチブレフサ３は、モニタアドレス入力ライン３０
００の側を選択し、これを介して供給されるモニタアド
レス指定入力をデータメモリ２のアドレス指定信号とし
て供給する０ この結果、モニタアドレス入力ライン３０００を介して
指定されたデータメモリ２のアドレスの内容が、データ
バス２１００を介して読出され、データレジスタ４にラ
ッチされる。従って、モニタアドレス入力ライン３００
０を介して外部からデータメモリ２の中の読出すべきア
ドレスを指定する信号を供給しておく仁とくより、ＣＰ
ＵＩがデータバス２１００を使用しないマシンサイクル
が現われるごとに１データメモリ２の中の指定されたア
ドレスのデータがデータアト°シスレジスタ４に読出さ
れてう、チされることになる。従って外部に出力される
制御ライン１０００の信号を参照して、データレジスタ
４の内容を読むことによりデータメモリ２の指定したア
ドレスの内容が変化したか否かをチェ、りすることがで
きる。
このチェックを、前述のテスト制御用のグロセ、す（ス
ーパーパイプ）を用いて行ない、変化を検出した時点で
デバッグ中の１０グラムのＲＵＮを停止し、このとき実
行中の命令を知ることにより、この変化が実行中のプロ
グラムのどの範囲内で起ったかを解析することが可能と
なる。
ーパーパイプ）を用いて行ない、変化を検出した時点で
デバッグ中の１０グラムのＲＵＮを停止し、このとき実
行中の命令を知ることにより、この変化が実行中のプロ
グラムのどの範囲内で起ったかを解析することが可能と
なる。
しかも、データメモリ２の指定したアドレスの内容の読
出しは、ＣＰＵＩによシ実行されるプログラムの動作に
は全く影響を与えずに行なうことが可能であり、これに
よって、実時間制−を行なうプログラムを実際の動作状
態のままでデバッグできる従来技術では不可能だった強
力なデバッグ手段を提供できることになる。
出しは、ＣＰＵＩによシ実行されるプログラムの動作に
は全く影響を与えずに行なうことが可能であり、これに
よって、実時間制−を行なうプログラムを実際の動作状
態のままでデバッグできる従来技術では不可能だった強
力なデバッグ手段を提供できることになる。
以上の実施例で用いた制御ライン１０００に出力するデ
ータバス非使用マシンサイクルを示す情報は、ＣＰＵＩ
の内部において、命令デコーダの出力と、マシンクロ、
りとを用い、これらを適当な論理操作で組合わせるとと
ｋよシ容易に生成することができる。また０ＭＯ８を用
いたシングルテ。
ータバス非使用マシンサイクルを示す情報は、ＣＰＵＩ
の内部において、命令デコーダの出力と、マシンクロ、
りとを用い、これらを適当な論理操作で組合わせるとと
ｋよシ容易に生成することができる。また０ＭＯ８を用
いたシングルテ。
グマイクロコンビ為−タにおいては、データバス非使用
時のデータバスの７０−ティングによる過大の電流消費
を避けるための手段としてすでにこのような信号が存在
している場合が多いのでこれをそのｉま出力して用いる
ようにすることができる０ なお、以上は本発明の一実施例を示したもので本発明は
以上の実施例に限定されるものではない。
時のデータバスの７０−ティングによる過大の電流消費
を避けるための手段としてすでにこのような信号が存在
している場合が多いのでこれをそのｉま出力して用いる
ようにすることができる０ なお、以上は本発明の一実施例を示したもので本発明は
以上の実施例に限定されるものではない。
例えば、データレジスタ４は、必らずしもテ。
グの内部に設ける必要がなく、外部に用意したレジスタ
に、ライン１０００からの制御信号を用いて書込むよう
罠してもよい。
に、ライン１０００からの制御信号を用いて書込むよう
罠してもよい。
あるいは！２図に示すように、並列のシフトレジスタを
構成する２個のレジスタ６およびレジスタ７と１両者の
内容を比較する比較器８とを内部に設け、データメモリ
２の内容が読出されるごとに、前回読出されたデータを
格納するレジスタ７の内容と、今回読出されたデータを
格納するレジスタ６の内容とを比較し、もし不一致が生
じた場合にはライン８０００から不一致信号を出力する
ことにより、データメモリ２の指定されたアドレスの内
容に変化が生じたことを検出するようにすることもでき
る。これＫよると評価用のテ、グがやや複雑になるが外
部出力端子の数を少くすることができる。
構成する２個のレジスタ６およびレジスタ７と１両者の
内容を比較する比較器８とを内部に設け、データメモリ
２の内容が読出されるごとに、前回読出されたデータを
格納するレジスタ７の内容と、今回読出されたデータを
格納するレジスタ６の内容とを比較し、もし不一致が生
じた場合にはライン８０００から不一致信号を出力する
ことにより、データメモリ２の指定されたアドレスの内
容に変化が生じたことを検出するようにすることもでき
る。これＫよると評価用のテ、グがやや複雑になるが外
部出力端子の数を少くすることができる。
さらにまた、モニタアドレス入力として、外部から直接
ライン３０００を介して入力するかわシに。
ライン３０００を介して入力するかわシに。
そニタアドレス格納用レジスタをテラ７１０の内部に設
け、ＣＰＵＩがデータバス２１００を介してこのモニタ
アドレス格納用レジスタに、データメそす２の任意のア
ドレスを書込めるようにし、このレジスタの出力をライ
ン３０００を介してマルチブレフサ３に供給するよう（
することもできる。
け、ＣＰＵＩがデータバス２１００を介してこのモニタ
アドレス格納用レジスタに、データメそす２の任意のア
ドレスを書込めるようにし、このレジスタの出力をライ
ン３０００を介してマルチブレフサ３に供給するよう（
することもできる。
この場合には、デバッグの最初に、グログラムを用いて
読出すべきデータメモリ２のアドレスをこのモニタアド
レス格納用レジスタに書込むようにすればよい。このよ
うにすることによって、評価用チップがやや複雑になる
が、外部端子の数をそれだけ少くすることができる。
読出すべきデータメモリ２のアドレスをこのモニタアド
レス格納用レジスタに書込むようにすればよい。このよ
うにすることによって、評価用チップがやや複雑になる
が、外部端子の数をそれだけ少くすることができる。
以上の実施例においては本発明を評価用テ、グに応用し
た場合（りいて詳述したが、本発明を最終ＪＩｌ！品の
シングルテ、グマイクロコンピュータそのものにも適用
できることはいうまでもない。
た場合（りいて詳述したが、本発明を最終ＪＩｌ！品の
シングルテ、グマイクロコンピュータそのものにも適用
できることはいうまでもない。
以上述べたように本発明を用いると、ＣＰＵと同一半導
体基板上に設けたデータメモリの、指定したアドレスの
内容をＣＰＵの正常の動作に全く影響を与えることなく
実時間でこれを読出す手段を提供できる。これにより、
シングルテ、７マイクロコンピユータにより実時間制御
を行なう装置の実際の動作状態におけるデバッグを可能
にし、従来技術では不可能だった強力なデバッグ手段を
提供できる。
体基板上に設けたデータメモリの、指定したアドレスの
内容をＣＰＵの正常の動作に全く影響を与えることなく
実時間でこれを読出す手段を提供できる。これにより、
シングルテ、７マイクロコンピユータにより実時間制御
を行なう装置の実際の動作状態におけるデバッグを可能
にし、従来技術では不可能だった強力なデバッグ手段を
提供できる。
第１図は本発明の一実施例を示すプロ、り図、および第
２図は他の実施例の一部の詳細を示すプロ、り図である
。 ｌ・・・・・・ＣＰＵ、２・・・・・・データメモリ、
３・・・・・・マルチブレフサ、４・・・・・・データ
レジスタ、５・・・・・−グログラムメモリ、６．７・
・・・・・レジスタ、８・・・・・比較器、１０・・・
・・シングルテッグマイクロコンピュータ評価用テ、グ
。
２図は他の実施例の一部の詳細を示すプロ、り図である
。 ｌ・・・・・・ＣＰＵ、２・・・・・・データメモリ、
３・・・・・・マルチブレフサ、４・・・・・・データ
レジスタ、５・・・・・−グログラムメモリ、６．７・
・・・・・レジスタ、８・・・・・比較器、１０・・・
・・シングルテッグマイクロコンピュータ評価用テ、グ
。
Claims (1)
- 少くともＲＡＭとＣＰＵとを同一半導体基板上に具備し
、前記ＣＰＵで処理したデータをデータバスを介して前
記ＲＡＭに格納しまたは前記ＲＡＭの内容を前記データ
バスを介して読出し前記ＣＰＵで処理を行なうマイクロ
コンピュータ装置であって、前記データバス上のデータ
に関する情報を外部に導出するデータバスモニタ手段と
、前記ＣＰＵが実行する命令とは無関係に前記ＲＡＭの
アドレスを指定するモニタアドレス指定手段とを前記同
一半導体基板上に具備し、前記ＣＰＵが前記データバス
を使用しないマシンサイクルでは前記モニタアドレス指
定手段で指定された前記ＲＡＭの内容を前記データバス
に出力しかつ前記データバスモニタ手段により前記デー
タバス上のデータに関する情報を外部に出力できるよう
にしたことを特徴とするマイクロコンピュータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59250973A JPS61128343A (ja) | 1984-11-28 | 1984-11-28 | マイクロコンピユ−タ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59250973A JPS61128343A (ja) | 1984-11-28 | 1984-11-28 | マイクロコンピユ−タ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61128343A true JPS61128343A (ja) | 1986-06-16 |
| JPH0465409B2 JPH0465409B2 (ja) | 1992-10-20 |
Family
ID=17215778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59250973A Granted JPS61128343A (ja) | 1984-11-28 | 1984-11-28 | マイクロコンピユ−タ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61128343A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5369554A (en) * | 1976-12-03 | 1978-06-21 | Fujitsu Ltd | Lsi control unit |
| JPS5498546A (en) * | 1978-01-23 | 1979-08-03 | Nec Corp | Test system for data processor |
| JPS5563432A (en) * | 1978-11-07 | 1980-05-13 | Nec Corp | Integrated circuit |
-
1984
- 1984-11-28 JP JP59250973A patent/JPS61128343A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5369554A (en) * | 1976-12-03 | 1978-06-21 | Fujitsu Ltd | Lsi control unit |
| JPS5498546A (en) * | 1978-01-23 | 1979-08-03 | Nec Corp | Test system for data processor |
| JPS5563432A (en) * | 1978-11-07 | 1980-05-13 | Nec Corp | Integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0465409B2 (ja) | 1992-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5751942A (en) | Trace event detection during trace enable transitions | |
| US5129079A (en) | Computer system having subinstruction surveillance capability | |
| JPS61128343A (ja) | マイクロコンピユ−タ装置 | |
| JPS60262251A (ja) | マイクロプロセツサ開発支援装置 | |
| JP2808985B2 (ja) | 情報処理装置及びデバッグ装置 | |
| JP2000057012A (ja) | トレース装置 | |
| JPS6015969B2 (ja) | マイクロ命令アドレス生成方式 | |
| JPS5878233A (ja) | マイクロプログラム制御装置 | |
| JPS6276756A (ja) | 自己検査回路を備えた半導体装置 | |
| JP2654105B2 (ja) | マイクロプロセッサ | |
| US7293258B1 (en) | Data processor and method for using a data processor with debug circuit | |
| JPH09106359A (ja) | 半導体集積回路 | |
| JPS59158449A (ja) | デバツグ装置 | |
| JPH096641A (ja) | 情報処理装置 | |
| JPH0793177A (ja) | エミュレーションチップ及びインサーキットエミュレー タ | |
| JPH0436841A (ja) | マイクロコンピュータ | |
| JPS59211123A (ja) | 半導体集積回路 | |
| JPH0282323A (ja) | ディジタルシグナルプロセッサのデバッグ方式 | |
| JPH01204150A (ja) | 情報処理装置 | |
| JPH04367902A (ja) | プログラマブルコントローラ | |
| JPH04192040A (ja) | デバッグ装置 | |
| JPS60233737A (ja) | マイクロプロセツサの内蔵テスト装置 | |
| JPH03196233A (ja) | マイクロコンピュータ | |
| JPH04188336A (ja) | マイクロコンピュータ | |
| JPS6240550A (ja) | プログラムデバツク装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |