JPS61128343A - マイクロコンピユ−タ装置 - Google Patents

マイクロコンピユ−タ装置

Info

Publication number
JPS61128343A
JPS61128343A JP59250973A JP25097384A JPS61128343A JP S61128343 A JPS61128343 A JP S61128343A JP 59250973 A JP59250973 A JP 59250973A JP 25097384 A JP25097384 A JP 25097384A JP S61128343 A JPS61128343 A JP S61128343A
Authority
JP
Japan
Prior art keywords
data
address
contents
data bus
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59250973A
Other languages
English (en)
Other versions
JPH0465409B2 (ja
Inventor
Kazuhide Kawada
河田 和秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59250973A priority Critical patent/JPS61128343A/ja
Publication of JPS61128343A publication Critical patent/JPS61128343A/ja
Publication of JPH0465409B2 publication Critical patent/JPH0465409B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/3003Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/3065Monitoring arrangements determined by the means or processing involved in reporting the monitored data

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Microcomputers (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロコンピュータ装置に関し、特に、CP
UとこのCPUが処理を行なうデータを格納するデータ
メモリ(RAM)とを同−半導体基板上に具備し、この
データメそりの内容を外部でモニタできるようにしたマ
イクロコンピュータ装置に関するものである。
〔従来の技術〕
CPUとこのCPUが処理を行なうデータを格納するた
めのデータメモ+7(RAM)とを同−半導体基板上に
有するマイクロコンピュータ装置のデパ、グ等を行なう
場合に、例えばこのデータメモリの特定のアドレスの内
容が、プログラムのどのステ、グで変化したかをモニタ
する必資が生ずる場合が屡々起る。
このような場合に従来は、デバッグの対象となるプログ
ラムをlスデッグ動作させては、必要なR,AMの内容
を読出してチェックするという方法がとられている。
〔発明が解決しようとする問題点〕
しかしながらこの方法では、データメモリを読出す場合
には、デバッグの対象となるプログラムは停止している
ため、実時間による処理は不可能となる。
最近マイクロコンピータを用いて冥時間制−を行なう装
置が広く使用されつつあるが、このような装置の開発段
階でディ゛バ、グ等を行なう場合に、上述のような従来
の方法では実時間動作かで′きないためディバッグが非
常に困難になることが多い0 本発明の目的は、上述の従来の欠点を除去して、実時間
動作を許しながらデータメモリの特定のアドレスの内容
をモニタできるようにしたマイクロコンピュータ装置を
提供することにある0〔問題点を解決するための手段〕 本発明の装置は、少くともRAJ−CPUとを同一半導
体基板上に具備し、前記CPUで処理したデータをデー
タバスを介して前記RAMK格納゛しま−たは前記RA
Mの内容を前記データバスを介して読出し前記CPUで
処理を行なうマイクロコンピュータ装置であって、前記
データバス上のデータに関する情報を外部に導出するデ
ータバスモニタ手段と、前記CPUが実行する命令とは
無関係に前記RAMのアドレスを指定するモニタアドレ
ス指定手段とを前記同一半導体基板上に具備し、前記C
PUが前記データバスを使用しないマシンサイクルでは
前記モニタアドレス指定手段で指定された前記RAMの
内容を前記データバスに出力しかつ前記データバスモニ
タ手段により前記データバス上のデータに関する情報を
外部に出力できるようKしている。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例を示すブロック図である。
本実施例は、CPUI、データメモリ2、マルチプレク
サ3、データレジスタ4およびプログラムメモリ5を含
んでいる。
この実施例は、本発明をシングルチップマイクロコンピ
ュータの評価用チップに応用した例を示すもので、CP
U1.データメモリ2、マルチプレクサ3およびデータ
レジスタ4を含む第1図の点線で囲まれた部分(参照数
字10)が同一半導体基板上に作られた7ングルテ、グ
マイクロコンピュータの評価用テップであり、データメ
モリ2はCPU1と同一半導体基板上に設けられ慾、配
Mで構成されている。
プログラムメモリ5は、最終製品のシングルチップマイ
クロコンピュータにおいては、マスクR,OM等により
、シングルチックマイクロコンピュータ内の同−半導体
基板上に設けられるべきものであるが、この評価用のテ
ップ10においては、別に用意したテスト制御層のグロ
セッ′!j(スーパーバイザ、図示せず)の管理の下に
自由に内容を書き変えられるようにした外部のRAMを
用いることによりデバッグの便をはかっている。
さて1本実施例の動作は下記の通シである。
CPUIはグロダラムアドレスバス150Gを介してプ
ログラムメモリ5のアドレスを指定し、この指定したア
ドレスから実行すべき命令をプログラムデータバス51
00を介してCPU4の内部に読込み、この命令を解読
実行する。命令の実行に必要なデータは、データメモリ
2の中に格納されてお5、CPUIは命令実行のため、
R,AMアドレスバス1300を介して命令により指定
されたデータアドレスを出力する。
さて、マルチプレクサ3は、通常の場合には、制御ライ
ン1000を介してCPUIから供給される論理″O”
の制御信号によりRAMアドレスバス1300の側を選
択して、これをデータメモリ2のアドレス指定信号とし
て供給する。この結果CPUIはデータメモリ2の、命
令で指定されたアドレスのデータをデータバス2100
を介して読出し、これに必要な処理をほどこして、命令
によって指定されたデータメモリ2の格納アドレスに再
び格納することができる。
こうして、マルチブレフサ3が、RAMアドレスバス1
300を選択しているかぎり、本実施例は、従来例と全
く同様に動作して、プログラムメモリ5内に格納されて
いるプログラムの各命令を次々に解読実行する。
さて、CPUIが実行する命令の中には、例えばジャン
プ命令のように%CPU1がデータバス2100を全く
使用しないようなマシンサイクルを含む命令が存在する
(ジャンプ命令においては、ジャンプ先のアドレスを指
定するデータは、一般に、このジャンプ命令のオペラン
ドとしてこの命令中に含まれているため、データメモリ
2からデータを読出すことなくこの命令が処理されるの
で、データバス2100を使用しないマシンサイクルが
生ずる。)。
このようにデータバス2100を使用しないマシンサイ
クルにおいては、CPUIは、データバス非使用マシン
サイクルであることを示す情報として、制御ライン10
00に論理“1mを出力する。
コノテータバス非使用マシンサイクルを示す情報は、ラ
イン1oooを介して、マルチブレフサ3の選択制御信
号、データメモリ2の読出し指定信号およびレジスタ4
の2.テ信号としてそれぞれに供給されるとともに、外
部で使用する信号としてテ、グ10の外部にも出力され
る。
さて、ライン1000を介して論jl’l’を供給され
たマルチブレフサ3は、モニタアドレス入力ライン30
00の側を選択し、これを介して供給されるモニタアド
レス指定入力をデータメモリ2のアドレス指定信号とし
て供給する0 この結果、モニタアドレス入力ライン3000を介して
指定されたデータメモリ2のアドレスの内容が、データ
バス2100を介して読出され、データレジスタ4にラ
ッチされる。従って、モニタアドレス入力ライン300
0を介して外部からデータメモリ2の中の読出すべきア
ドレスを指定する信号を供給しておく仁とくより、CP
UIがデータバス2100を使用しないマシンサイクル
が現われるごとに1データメモリ2の中の指定されたア
ドレスのデータがデータアト°シスレジスタ4に読出さ
れてう、チされることになる。従って外部に出力される
制御ライン1000の信号を参照して、データレジスタ
4の内容を読むことによりデータメモリ2の指定したア
ドレスの内容が変化したか否かをチェ、りすることがで
きる。
このチェックを、前述のテスト制御用のグロセ、す(ス
ーパーパイプ)を用いて行ない、変化を検出した時点で
デバッグ中の10グラムのRUNを停止し、このとき実
行中の命令を知ることにより、この変化が実行中のプロ
グラムのどの範囲内で起ったかを解析することが可能と
なる。
しかも、データメモリ2の指定したアドレスの内容の読
出しは、CPUIによシ実行されるプログラムの動作に
は全く影響を与えずに行なうことが可能であり、これに
よって、実時間制−を行なうプログラムを実際の動作状
態のままでデバッグできる従来技術では不可能だった強
力なデバッグ手段を提供できることになる。
以上の実施例で用いた制御ライン1000に出力するデ
ータバス非使用マシンサイクルを示す情報は、CPUI
の内部において、命令デコーダの出力と、マシンクロ、
りとを用い、これらを適当な論理操作で組合わせるとと
kよシ容易に生成することができる。また0MO8を用
いたシングルテ。
グマイクロコンビ為−タにおいては、データバス非使用
時のデータバスの70−ティングによる過大の電流消費
を避けるための手段としてすでにこのような信号が存在
している場合が多いのでこれをそのiま出力して用いる
ようにすることができる0 なお、以上は本発明の一実施例を示したもので本発明は
以上の実施例に限定されるものではない。
例えば、データレジスタ4は、必らずしもテ。
グの内部に設ける必要がなく、外部に用意したレジスタ
に、ライン1000からの制御信号を用いて書込むよう
罠してもよい。
あるいは!2図に示すように、並列のシフトレジスタを
構成する2個のレジスタ6およびレジスタ7と1両者の
内容を比較する比較器8とを内部に設け、データメモリ
2の内容が読出されるごとに、前回読出されたデータを
格納するレジスタ7の内容と、今回読出されたデータを
格納するレジスタ6の内容とを比較し、もし不一致が生
じた場合にはライン8000から不一致信号を出力する
ことにより、データメモリ2の指定されたアドレスの内
容に変化が生じたことを検出するようにすることもでき
る。これKよると評価用のテ、グがやや複雑になるが外
部出力端子の数を少くすることができる。
さらにまた、モニタアドレス入力として、外部から直接
ライン3000を介して入力するかわシに。
そニタアドレス格納用レジスタをテラ710の内部に設
け、CPUIがデータバス2100を介してこのモニタ
アドレス格納用レジスタに、データメそす2の任意のア
ドレスを書込めるようにし、このレジスタの出力をライ
ン3000を介してマルチブレフサ3に供給するよう(
することもできる。
この場合には、デバッグの最初に、グログラムを用いて
読出すべきデータメモリ2のアドレスをこのモニタアド
レス格納用レジスタに書込むようにすればよい。このよ
うにすることによって、評価用チップがやや複雑になる
が、外部端子の数をそれだけ少くすることができる。
以上の実施例においては本発明を評価用テ、グに応用し
た場合(りいて詳述したが、本発明を最終JIl!品の
シングルテ、グマイクロコンピュータそのものにも適用
できることはいうまでもない。
〔発明の効果〕
以上述べたように本発明を用いると、CPUと同一半導
体基板上に設けたデータメモリの、指定したアドレスの
内容をCPUの正常の動作に全く影響を与えることなく
実時間でこれを読出す手段を提供できる。これにより、
シングルテ、7マイクロコンピユータにより実時間制御
を行なう装置の実際の動作状態におけるデバッグを可能
にし、従来技術では不可能だった強力なデバッグ手段を
提供できる。
【図面の簡単な説明】
第1図は本発明の一実施例を示すプロ、り図、および第
2図は他の実施例の一部の詳細を示すプロ、り図である
。 l・・・・・・CPU、2・・・・・・データメモリ、
3・・・・・・マルチブレフサ、4・・・・・・データ
レジスタ、5・・・・・−グログラムメモリ、6.7・
・・・・・レジスタ、8・・・・・比較器、10・・・
・・シングルテッグマイクロコンピュータ評価用テ、グ

Claims (1)

    【特許請求の範囲】
  1. 少くともRAMとCPUとを同一半導体基板上に具備し
    、前記CPUで処理したデータをデータバスを介して前
    記RAMに格納しまたは前記RAMの内容を前記データ
    バスを介して読出し前記CPUで処理を行なうマイクロ
    コンピュータ装置であって、前記データバス上のデータ
    に関する情報を外部に導出するデータバスモニタ手段と
    、前記CPUが実行する命令とは無関係に前記RAMの
    アドレスを指定するモニタアドレス指定手段とを前記同
    一半導体基板上に具備し、前記CPUが前記データバス
    を使用しないマシンサイクルでは前記モニタアドレス指
    定手段で指定された前記RAMの内容を前記データバス
    に出力しかつ前記データバスモニタ手段により前記デー
    タバス上のデータに関する情報を外部に出力できるよう
    にしたことを特徴とするマイクロコンピュータ装置。
JP59250973A 1984-11-28 1984-11-28 マイクロコンピユ−タ装置 Granted JPS61128343A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59250973A JPS61128343A (ja) 1984-11-28 1984-11-28 マイクロコンピユ−タ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59250973A JPS61128343A (ja) 1984-11-28 1984-11-28 マイクロコンピユ−タ装置

Publications (2)

Publication Number Publication Date
JPS61128343A true JPS61128343A (ja) 1986-06-16
JPH0465409B2 JPH0465409B2 (ja) 1992-10-20

Family

ID=17215778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59250973A Granted JPS61128343A (ja) 1984-11-28 1984-11-28 マイクロコンピユ−タ装置

Country Status (1)

Country Link
JP (1) JPS61128343A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5369554A (en) * 1976-12-03 1978-06-21 Fujitsu Ltd Lsi control unit
JPS5498546A (en) * 1978-01-23 1979-08-03 Nec Corp Test system for data processor
JPS5563432A (en) * 1978-11-07 1980-05-13 Nec Corp Integrated circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5369554A (en) * 1976-12-03 1978-06-21 Fujitsu Ltd Lsi control unit
JPS5498546A (en) * 1978-01-23 1979-08-03 Nec Corp Test system for data processor
JPS5563432A (en) * 1978-11-07 1980-05-13 Nec Corp Integrated circuit

Also Published As

Publication number Publication date
JPH0465409B2 (ja) 1992-10-20

Similar Documents

Publication Publication Date Title
US5751942A (en) Trace event detection during trace enable transitions
US5129079A (en) Computer system having subinstruction surveillance capability
JPS61128343A (ja) マイクロコンピユ−タ装置
JPS60262251A (ja) マイクロプロセツサ開発支援装置
JP2808985B2 (ja) 情報処理装置及びデバッグ装置
JP2000057012A (ja) トレース装置
JPS6015969B2 (ja) マイクロ命令アドレス生成方式
JPS5878233A (ja) マイクロプログラム制御装置
JPS6276756A (ja) 自己検査回路を備えた半導体装置
JP2654105B2 (ja) マイクロプロセッサ
US7293258B1 (en) Data processor and method for using a data processor with debug circuit
JPH09106359A (ja) 半導体集積回路
JPS59158449A (ja) デバツグ装置
JPH096641A (ja) 情報処理装置
JPH0793177A (ja) エミュレーションチップ及びインサーキットエミュレー タ
JPH0436841A (ja) マイクロコンピュータ
JPS59211123A (ja) 半導体集積回路
JPH0282323A (ja) ディジタルシグナルプロセッサのデバッグ方式
JPH01204150A (ja) 情報処理装置
JPH04367902A (ja) プログラマブルコントローラ
JPH04192040A (ja) デバッグ装置
JPS60233737A (ja) マイクロプロセツサの内蔵テスト装置
JPH03196233A (ja) マイクロコンピュータ
JPH04188336A (ja) マイクロコンピュータ
JPS6240550A (ja) プログラムデバツク装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term