JPS61125662A - バストラフイツク制御方式 - Google Patents

バストラフイツク制御方式

Info

Publication number
JPS61125662A
JPS61125662A JP59247126A JP24712684A JPS61125662A JP S61125662 A JPS61125662 A JP S61125662A JP 59247126 A JP59247126 A JP 59247126A JP 24712684 A JP24712684 A JP 24712684A JP S61125662 A JPS61125662 A JP S61125662A
Authority
JP
Japan
Prior art keywords
bus
input
total
data transfer
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59247126A
Other languages
English (en)
Inventor
Toshimasa Arai
新井 利政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59247126A priority Critical patent/JPS61125662A/ja
Publication of JPS61125662A publication Critical patent/JPS61125662A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 氷見BAはバストラフィック制御方式、特に、複数周辺
装置(以下装置と記す)が共用バスを同時に使用できる
ようなバス接続システムにおけるバスト2フイツク制御
方弐に関する。このよりなバス接続システムは、ミニコ
ンビエータやマイクロコンビエータ等のように、比較的
小規模なコンピュータシステムにおいてよく採用される
(従来の技術) 従来OこOsOバス接続システムにおいては、バスの使
用を制御するためのバストラフィック制御は行なわれて
いない。
(発明が解決しようとする問題点) そのために、共用バスを同時にアクセスする装置が多く
なると、装置ごとのバス使用度の合計がバスのデータ転
送能力を超過してしまうこともあり、そのために装置の
オーバーランの発生すなわち、バスが装置におけるデー
タの読み書き速度に追 できなくなるという問題点があ
る。このようなときには、オーバーランした装置に再試
行をかければ、データ転送上の問題は解消するが、当然
ながらジョブのスルーブツトが悪化することになる。
したがって、本発明の目的は、装置のオーバーランを発
生させないようにするバストラフィック制御方式を提供
することに6る。
(問題点を解決するための手段) そのために、本発明の方式は、複数装置が共用バスを同
時に使用できるようなバス接続システムにおけるバスト
ラフィック制御方式において、システム生成時に入力さ
れるバスのデータ転送能力および各装置のデータ転送能
力を予め記憶する能力記憶手段と、 装置に対して入出力要求されるデータ転送量と予め記憶
されている装置のデータ転送能力とからバス使用度を計
算する計算手段と、 バス使用度の合計を記憶するための合計記憶手段と、 装置ごとにバス使用度を記憶するための個別記憶手段と
、 合計記憶手段の内容が予め記憶されているバスのデータ
転送能力を超過しているか否かを判定する判定手段 とを設け、装置に対する入出力起動要求がある度に前述
の計算を行なって合計記憶手段に加算し、その結果によ
り超過が検出されなければ計算結果を個別記憶手段に加
算して装置を起動するが超過が検出されるとバス使用度
合計から計算結果を減算して装置への起動を待合わせ、
また装置から入出力終了報告がある度にバス使用度合計
から構成される装置対応のバス使用度を減算して入出力
終了割込制御を行なうことを特徴とする。
(作用) 本発明においては、データ転送が行なわれる度に更新さ
れ合計記憶手段に記憶されていbバス使用度合計と、能
力記憶手段に予め記憶されているバスのデータ転送能力
とから、判定手段が行なう前述の判定結果に応答してソ
フトウェアからの入出力起動要求を制限することによυ
、装置のオーバーランを防止するようKしている。
(実施例) 第1図は本発明の一実施例を示し、第2図は本実施例に
対するシステム構成例を示す。
第2図を参照すると、本システムにおいては、中央処理
装置CPUと、主記憶装置MMUと、磁気ディスク装置
DKUを制御する磁気ディスク制御装置DKCと、磁気
テープ装[MTUを制御する磁気テープ制御装置MTC
と、プリンタLPを制御するプリンタ制御装置LPGと
が共用バスBUSK接続されている。
磁気ディスク制御装置DKC1磁気テープ制御装置MT
Cおよびプリンタ制御装置LPGのそれぞれは個有のデ
ータ転送速度を有しておシ、中央処理装置CPUとの間
で非同期に、入出力起動要求の受付あるいは入出力終了
報告をすることができる。一方、共用バスBUa上のデ
ータ転、送速度は、各装置の仕様や、各装置のバスイン
タフェース回路および共用バスBU8のハードウェア能
力によって定っている。
複数装置のデータ転送は、各装置のデータ転送速度とデ
ータ転送量とから定まるバス使用度の合計が、共用バス
BUSのデータ転送速度を上回らないように抑止され、
その程度以内において同時に実行されることが許される
第1図に示す構成は第2図における中央処理装置CPU
に組込まれている。第1図を参照すると、本実施例は、
バス制御回路1と、記憶回路2と、計算回路3と、合計
カウンタ4と、判定回路5と、個別カウンタ6と、切替
回路7と、論理和回路8とから構成されている。
バス制御回路1は、ソフトウェアによりて磁気ディスク
制御装置DKC1磁気テープ制御装置MTCおよびプリ
ンタ制御装置LPC(それらの装置は以下単に装置と記
す)それぞれに対する入出力起動要求(データ転送要求
量が伴なう)または各装置からの入出力終了報告を受付
け、これらの各要求に対する応答を以下に説明するよう
にして求めた後で、装置に出力する。また、記憶回路2
には、共用バスBUDのデータ転送速度と各装置のデー
タ転送速度とがシステム生成時に入力され記憶されてい
る。
第3A図と第3B図は、それぞれ入出力起動要求と入出
力終了報告がある場合における本実施例の動作を示す流
れ図である。以下、第1図、第3A図および第3B図に
基づいて本実施例の動作を説明する。
ソフトウェアの入出力命令の実行(よって、装置に対す
る入出力起動要求がCPUの入出力命令制御部(図示せ
ず)から装置名を指定してバス制御回路1に入力すると
、バス制御回路1は記憶回路2に装置指定信号lOを、
また計算回路3にデータ転送要求量11と入出力要求信
号(論理″O”)12とを出力する。記憶回路2は、装
置指定信号10で指定される装置のデータ転送速度21
を読み出して計算回路3に送付する。
計算回路3は、入出力要求信号12が論理“0″である
ために、データ転送要求量11と装置のデータ転送速度
21とからバス使用度を計算して求め(第3A図のステ
ップ■)、切替回路7と個別カウンタ6とに出力する。
切替回路7は、入出力要求信号12の論理″0″に応答
して、計算回路3かもの計算結果30を受入れ、合計カ
ウンタ4は、判定回路5の出力50が初期時においては
論理“Onとしておくので、論理和回路8の出力が論理
″0″であるために、前述の計算結果30を加算する(
ステップ■)。
判定回路5は、記憶回路2が記憶している共用バスのデ
ータ転送速度20を読み出し、合計カウンタ4の内容4
0と比較する(ステップ■)。この比較の結果により、
合計カウンタ4の内容40が共用バスのデータ転送速度
20を超過していなければ判定回路5はオーバー信号5
0を論理″0″にする。
この論理“0′°のオーバー信号50に応答して、個別
カウンタ6は装置指定信号10によって指定されるエリ
アに、計算結果30を記憶しくステップ■)、また、バ
ス制御回路lは、CPUの入出力命令制御部からあった
入出力起動要求に対して、共用バスBU8の使用を許可
する旨の応答を返すことによって入出力起動を行なう(
ステップ■)。
以上のようなステップ■からステップ■脣での動作は、
入出力起動要求がある度に行なわれるために、一つの装
置のデータ転送が終了しηいうちに他の入出力起動要求
がくると、合計カウンタ3には各装置のバス使用度が累
計されていく。
もつとも、データ転送が終了すると、装置からの入出力
終了報告がバス制御回路1に入力し、以下のようにして
、合計カウンタ4の内容40は減算される(ステップ■
)。すなわち、この場合には、バス制御回路1は、入出
力要求信号12を論理“1′にし、切替回路7は、装置
指定信号10に応答して個別カウンタ6の内容60を受
入れ、また、論理和回路8の出力は論理“1″であるた
めに合計カウンタ4においては合計カウンタ4の内容4
0から個別カウンタ6の内容60が減算され、中央処理
装置1内において、入出力終了処理のための割込制御が
行なわれる(ステップ■)。
しかしながら、ステップ■における比較の結果により、
合計カウンタ4の内容が共用バスのデータ転送速度20
を超過することは充分1)得ることである。このときに
は、オーバー信号50は論理“1″になり、論理和回路
8の出力も論理“1′となるために1合計カウンタ4に
おいては、合計カウンタ4の内容40から個別カウンタ
6の内容60の減算が行なわれ(ステップ■)、また、
バス制御回路1は、先の入出力起動要求に対して共用バ
スBUSの使用を許可せず待合せる旨の応答を返す(ス
テップ■)。ステップ■における減算は、共用バスBU
8の使用を許可しなかったために、ステップ■における
加算をキャンセルしたことを意味する。
(発明の効果) 本発明によれば、以上に説明したような構成を採用する
ことによって、入出力起動要求があっても各装置のバス
使用度の合計が共用バスのデータ転送能力以上になると
きKは受入れられなくなる丸めに、装置のオーバーラン
を防止できるようになる。
【図面の簡単な説明】
第1図は本発明の一実施例、第2図は本実施例のシステ
ム構成例および第3人図と第3B図とは本実施例の流れ
図をそれぞれ示す。 1・・・・・・バス制御回路、2・・・・・・記憶回路
、3・・・・・・計算回路、4・・・・・・合計カウン
タ、5・・・・・・判定回路、6・・・・・・個別カウ
ンタ、7・・・・・・切替回路、8・・・・・・論理和
回路、BUS・・・・・・共用バス。 $ 1  図 第 2 図

Claims (1)

  1. 【特許請求の範囲】 複数周辺装置が共用バスを同時に使用できるようなバス
    接続システムにおけるバストラフィック制御方式におい
    て、 システム生成時に入力される前記バスのデータ転送能力
    および前記各周辺装置のデータ転送能力を予め記憶する
    能力記憶手段と、 前記周辺装置に対して入出力要求されるデータ転送量と
    前記予め記憶されている当該周辺装置のデータ転送能力
    とからバス使用度を計算する計算手段と、 前記バス使用度の合計を記憶するための合計記憶手段と
    、 前記周辺装置ごとに前記バス使用度を記憶するための個
    別記憶手段と、 前記合計記憶手段の内容が前記予め記憶されている前記
    バスのデータ転送能力を超過しているか否かを判定する
    判定手段 とを設け、前記周辺装置に対する入出力起動要求がある
    度に前記計算を行なって前記合計記憶手段に加算し、そ
    の結果により前記超過が検出されなければ前記計算結果
    を前記個別記憶手段に加算して当該周辺装置を起動する
    が前記超過が検出されると前記バス使用度合計から前記
    計算結果を減算して当該周辺装置への起動を待合わせ、
    また前記周辺装置から入出力終了報告がある度に前記バ
    ス使用度合計から前記記憶された当該周辺装置対応のバ
    ス使用度を減算して入出力終了割込制御を行なうことを
    特徴とするバストラフィック制御方式。
JP59247126A 1984-11-22 1984-11-22 バストラフイツク制御方式 Pending JPS61125662A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59247126A JPS61125662A (ja) 1984-11-22 1984-11-22 バストラフイツク制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59247126A JPS61125662A (ja) 1984-11-22 1984-11-22 バストラフイツク制御方式

Publications (1)

Publication Number Publication Date
JPS61125662A true JPS61125662A (ja) 1986-06-13

Family

ID=17158813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59247126A Pending JPS61125662A (ja) 1984-11-22 1984-11-22 バストラフイツク制御方式

Country Status (1)

Country Link
JP (1) JPS61125662A (ja)

Similar Documents

Publication Publication Date Title
US20140095769A1 (en) Flash memory dual in-line memory module management
JPH01200466A (ja) データ処理システム
JPH05216835A (ja) 割込み再試行低減装置
EP0217350B1 (en) Data transfer control unit and system
US9088569B2 (en) Managing access to a shared resource using client access credentials
JPS61125662A (ja) バストラフイツク制御方式
EP0860767B1 (en) Disk control apparatus
JP2001188745A (ja) 制御装置及び制御方法
US11385927B2 (en) Interrupt servicing in userspace
JPH01305461A (ja) バス使用権制御方式
JPH0844662A (ja) 情報処理装置
JPS6223904B2 (ja)
JPH0844661A (ja) 情報処理装置
JPS6327936A (ja) フアイル管理方法
JPH04195666A (ja) マルチプロセッサシステム
JPH0354374B2 (ja)
JP2000003287A (ja) 共有リソースの排他制御装置、排他制御方法及び排他制御プログラムを記録した記録媒体
JPS58182737A (ja) 情報処理装置
JPS60123954A (ja) スタック処理方式
JPS6125249A (ja) 排他制御方式
JPH01112452A (ja) デイスクキヤツシユ制御方式
JPH07111711B2 (ja) 処理終了割込制御システム
JPS63142456A (ja) 情報処理装置
JPS62546B2 (ja)
JPH04236632A (ja) バッチジョブ処理装置