JPS61125048A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61125048A JPS61125048A JP24601484A JP24601484A JPS61125048A JP S61125048 A JPS61125048 A JP S61125048A JP 24601484 A JP24601484 A JP 24601484A JP 24601484 A JP24601484 A JP 24601484A JP S61125048 A JPS61125048 A JP S61125048A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- multilayer
- wiring
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は配線構造の微細化と信頼性の向上を図った半導
体装置に関するものである。
体装置に関するものである。
ＬＳ１．”ｖ’ＬＳＩ等の半導体装置における素子間の
相互接続用ＫＡＡ薄膜を細＠忙バターニングしたＡぷ配
線が利用されているが、近年のように素子の微細化が進
められてくるとＡ−ｅ配線幅も益々低減され、Ａ２配線
におけるｔ光密度が高くなりてエレクトロマイグレーシ
ョンが発生し易くなり、その耐圧の低下が問題となる。
相互接続用ＫＡＡ薄膜を細＠忙バターニングしたＡぷ配
線が利用されているが、近年のように素子の微細化が進
められてくるとＡ−ｅ配線幅も益々低減され、Ａ２配線
におけるｔ光密度が高くなりてエレクトロマイグレーシ
ョンが発生し易くなり、その耐圧の低下が問題となる。
エレクトロマイグレーションの対策としては、Ａｌ中に
小量の銅を含有させてさらにこれをバンブ構造にするも
のが提案されているが、バンブ構造による機械的強度の
低下が生じて有効ではない。
小量の銅を含有させてさらにこれをバンブ構造にするも
のが提案されているが、バンブ構造による機械的強度の
低下が生じて有効ではない。
このため、特開昭５２−５２５８５号公報に記載のよう
に、Ａ２配線を、Ａ２と遷移金属との金属間化合物を有
する構成のもの、或いは本出願人が先に出願した特願昭
５９−５８２７４号明細書に記載のようだ、シリコンを
含有したＡ２と、異種金属とで多層に構成したもの等が
提案されている。しかしながら、これらのＡ２配線構造
はエレクトロマイグレーシコン、機械的強度はそれなり
に満足できるものの、いずれのものも下層がＡ２層で構
成されているため忙耐熱性が著しく低下するという問題
がある。
に、Ａ２配線を、Ａ２と遷移金属との金属間化合物を有
する構成のもの、或いは本出願人が先に出願した特願昭
５９−５８２７４号明細書に記載のようだ、シリコンを
含有したＡ２と、異種金属とで多層に構成したもの等が
提案されている。しかしながら、これらのＡ２配線構造
はエレクトロマイグレーシコン、機械的強度はそれなり
に満足できるものの、いずれのものも下層がＡ２層で構
成されているため忙耐熱性が著しく低下するという問題
がある。
例えば、第６図に多層構造のＡＡ配線例を示すが、ｌ配
線２０はシリコンを含有した上、下のＡｌ１２１゜２２
と、その中間にサンドイッチされたＷ（タングステン）
層２３とからなり、そして、このＡ４配線２０をＤ−Ｒ
ＡＭ素子２４のソース領域２５にコンタクトホール２６
にて接続している。このような構造を本発明者が実際に
製造しかつこの信頼性について種々の実験を行なったと
ころ、第７図に示すように、約４５０℃の連続熱処理試
験において歩留が急激に低下されることが明らかくなっ
た。図中、Ａは前記Ａ２配線２０の特性、Ｂは比較のた
めに記入したシリコン２％含有の単層Ａｌ配線の特性で
歩留の低下は殆んどない。この傾向は前記いずれのＡｌ
配線でも略同じである。
線２０はシリコンを含有した上、下のＡｌ１２１゜２２
と、その中間にサンドイッチされたＷ（タングステン）
層２３とからなり、そして、このＡ４配線２０をＤ−Ｒ
ＡＭ素子２４のソース領域２５にコンタクトホール２６
にて接続している。このような構造を本発明者が実際に
製造しかつこの信頼性について種々の実験を行なったと
ころ、第７図に示すように、約４５０℃の連続熱処理試
験において歩留が急激に低下されることが明らかくなっ
た。図中、Ａは前記Ａ２配線２０の特性、Ｂは比較のた
めに記入したシリコン２％含有の単層Ａｌ配線の特性で
歩留の低下は殆んどない。この傾向は前記いずれのＡｌ
配線でも略同じである。
この原因は、本発明者の推測によれば、熱処理によって
上、下のＡＡ層２１．２２中のシリコンが中間のＷ層２
３に吸い取られるため、各へ２層２１．２２の含有シリ
コン量が減少され、これがために特に下のＡＡ層２２で
はソース領域２５、つまりシリコン基板２７からのシリ
コン吸い上げが生じ、いわゆるアロイスパイク等のダメ
ージが発生して素子破壊が生じるものと考えられる。
上、下のＡＡ層２１．２２中のシリコンが中間のＷ層２
３に吸い取られるため、各へ２層２１．２２の含有シリ
コン量が減少され、これがために特に下のＡＡ層２２で
はソース領域２５、つまりシリコン基板２７からのシリ
コン吸い上げが生じ、いわゆるアロイスパイク等のダメ
ージが発生して素子破壊が生じるものと考えられる。
本発明の目的は多層Ａｌ配線を使用する配線構造におい
て、基板からＡＡ配線へのシリコンの吸い上げ防止を図
り、これ忙より装置の耐熱性の向上および熱処理による
歩留の改善を達成し得る半導体装置を提供することにあ
る。
て、基板からＡＡ配線へのシリコンの吸い上げ防止を図
り、これ忙より装置の耐熱性の向上および熱処理による
歩留の改善を達成し得る半導体装置を提供することにあ
る。
本発明の前記ならび忙そのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、多層Ａｌ配線と、これに接続されるシリコン
層との間にシリコンの拡散を防止するバリア層を形成す
ること忙より、シリコン層からＡ４配線へのシリコンの
拡散を防止し、これによりシリコン層におけるダメージ
等耐熱性の向上および歩留の向上を達成するものである
。
層との間にシリコンの拡散を防止するバリア層を形成す
ること忙より、シリコン層からＡ４配線へのシリコンの
拡散を防止し、これによりシリコン層におけるダメージ
等耐熱性の向上および歩留の向上を達成するものである
。
第１図は本発明の一実施例を示す図であり、特にＤ−Ｒ
ＡＭ素子素子用適用例である。図示のように、シリコン
基板ＩＫフィールド絶縁膜２とゲート絶縁膜３を形成し
、その上にキャパシタ電極（第１電極）４とゲート電極
（第２を極）５を夫々ポリシリコンによって形成する。
ＡＭ素子素子用適用例である。図示のように、シリコン
基板ＩＫフィールド絶縁膜２とゲート絶縁膜３を形成し
、その上にキャパシタ電極（第１電極）４とゲート電極
（第２を極）５を夫々ポリシリコンによって形成する。
また、基板１の主面にはソース・ドレインの各不純物層
６，６を形成する。更Ｋ、これらを絶縁する層間絶縁膜
７をＳｉＯ２やＰＳＧ等により形成し、ソース領域６上
にコンタクトホール８を形成してソース領域６を露呈す
る。
６，６を形成する。更Ｋ、これらを絶縁する層間絶縁膜
７をＳｉＯ２やＰＳＧ等により形成し、ソース領域６上
にコンタクトホール８を形成してソース領域６を露呈す
る。
そして、このソース領域６の表面にはシリコンの拡散を
防止するバリア層９を形成し、その上にバターニングし
た多層Ａ−ｅ配線ｌＯを形成してソース領域６との接続
を図っている。この多層Ａノ配線１０は、第２図に一部
を拡大図示するように、上、下のＡＡＡｌＩ３１２と、
その間にサンドイッチされた異種金属層１３とからなる
。上、下のＡＡＡｌ１１ 、１２）！Ａｌ−８ ｉ 、
Ａ−ｅ−Ｃｕ−８ｔ。
防止するバリア層９を形成し、その上にバターニングし
た多層Ａ−ｅ配線ｌＯを形成してソース領域６との接続
を図っている。この多層Ａノ配線１０は、第２図に一部
を拡大図示するように、上、下のＡＡＡｌＩ３１２と、
その間にサンドイッチされた異種金属層１３とからなる
。上、下のＡＡＡｌ１１ 、１２）！Ａｌ−８ ｉ 、
Ａ−ｅ−Ｃｕ−８ｔ。
ＡＡ・Ｃｕ等のようにＳｉやＣｕを含有した合金として
構成される。中間の異種金属層１３はＭｏ。
構成される。中間の異種金属層１３はＭｏ。
Ｗ 、Ｔ ａ ＊ Ｔ ｉ等の遷移金属が用いられる。
一方、前記バリア層９は、白金シリサイド、白金アルミ
ナイト、パラジウムシリサイド、パラジウムアルミナイ
ト、タングステンシリサイド、チタン窒化物、チタン酸
化物等が利用される。この場合、各材質の単層構造はも
ちろんのこと、これらを組合せた多層構造にしてもよい
。
ナイト、パラジウムシリサイド、パラジウムアルミナイ
ト、タングステンシリサイド、チタン窒化物、チタン酸
化物等が利用される。この場合、各材質の単層構造はも
ちろんのこと、これらを組合せた多層構造にしてもよい
。
前記バリア層９の中、シリサイドのものは、第３図（Ａ
ｔ 、 （Ｂ）に示すように、先ず白金、パラジウム。
ｔ 、 （Ｂ）に示すように、先ず白金、パラジウム。
タングステン等の金属膜１４を全面に堆積して熱処理を
施せば、基板１との界面にシリサイド層１５カ形成でき
、その後純金属分をエツチング除去スることにより、シ
１７サイド層工５のみが残存され、これがバリア層９と
して構成できる。
施せば、基板１との界面にシリサイド層１５カ形成でき
、その後純金属分をエツチング除去スることにより、シ
１７サイド層工５のみが残存され、これがバリア層９と
して構成できる。
また、シリサイドを含む全てのバリアＲ９は、第４図（
２）、（ＢＩＫ示すように、コンタクトホール８形成用
マスクのフォトレジスト１６を利用し、全面忙バリア材
膜１７を堆積形成した後に、フォトレジスト１６を除去
すれば、いわゆるり７トオフ法によって基板１上にバリ
ア材膜１７を残存させ、これをバリア層９として構成で
きる。
２）、（ＢＩＫ示すように、コンタクトホール８形成用
マスクのフォトレジスト１６を利用し、全面忙バリア材
膜１７を堆積形成した後に、フォトレジスト１６を除去
すれば、いわゆるり７トオフ法によって基板１上にバリ
ア材膜１７を残存させ、これをバリア層９として構成で
きる。
以上の構成によれば、コンタクトホール８内における多
層Ａｌ配線１０と基板（ソース領域６）１との接続界面
に形成したバリア層９が、基板１中のシリコンの上方（
Ａ４配線）への拡散を防止するため、多層ＡＪ配、＠１
０形成後の熱処理によっても、いわゆるシリコンの吸い
上げは発生せず、基板１へのダメージを防止して耐熱性
の向上を図ることができる。因みに、この構成の熱処理
実験では、第５図に示すよ５に連続熱処理によっても歩
留の低下は殆んど見られない。
層Ａｌ配線１０と基板（ソース領域６）１との接続界面
に形成したバリア層９が、基板１中のシリコンの上方（
Ａ４配線）への拡散を防止するため、多層ＡＪ配、＠１
０形成後の熱処理によっても、いわゆるシリコンの吸い
上げは発生せず、基板１へのダメージを防止して耐熱性
の向上を図ることができる。因みに、この構成の熱処理
実験では、第５図に示すよ５に連続熱処理によっても歩
留の低下は殆んど見られない。
なお、多層Ａ２配線１０自体はその構成によってエレク
トロマイグレーシコン特性が向上し、かつ機械的強度が
向上できる。
トロマイグレーシコン特性が向上し、かつ機械的強度が
向上できる。
（１）多層Ａ２配線とシリコン基板との接続界面にシリ
コンの拡散を防止するバリア層を形成しているので、熱
処理忙よっても基板からＡ２配線へのシリコンの拡散（
吸い上げ）が防止でき、基板ダメージの発生を未然に防
止して耐熱性の向上を図り、装置の信頼性を向上できる
。
コンの拡散を防止するバリア層を形成しているので、熱
処理忙よっても基板からＡ２配線へのシリコンの拡散（
吸い上げ）が防止でき、基板ダメージの発生を未然に防
止して耐熱性の向上を図り、装置の信頼性を向上できる
。
（２）多層Ａ４配線の耐熱性を向上できるので、これま
で実現が困難であった半導体装置への多層Ａ２配線の適
用を可能にし、エレクトロマイグレーション特性が良好
でかつ機械的強度の高い半導体装置を得ることができる
。
で実現が困難であった半導体装置への多層Ａ２配線の適
用を可能にし、エレクトロマイグレーション特性が良好
でかつ機械的強度の高い半導体装置を得ることができる
。
以上本発明者忙よってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、多層ＡＪ３
配線は実施例の３層構造に限られるものではなく、２層
或いは４層以上の構成であってもよい。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、多層ＡＪ３
配線は実施例の３層構造に限られるものではなく、２層
或いは４層以上の構成であってもよい。
〔利用分野〕
以上の説明では主として本発明によってなされた発明を
その背景となったＤ−ＲＡＭ素子に適用した場合につい
て説明したが、それに限定されるものではなく、ＭＯ８
型半導体装置はもとより、バイポーラ型半導体装置等に
も適用できる。
その背景となったＤ−ＲＡＭ素子に適用した場合につい
て説明したが、それに限定されるものではなく、ＭＯ８
型半導体装置はもとより、バイポーラ型半導体装置等に
も適用できる。
第１図は本発明の一実施例の断面図、
第２図は要部の拡大図、
第３図（Ａ） 、 （Ｂ）はバリア層の製造方法を説明
するための断面図、 第４図囚、（Ｂ）は他の製造方法を説明するための断面
図、 第５図は熱処理に対する歩留特性図、 第６図は従来提案されている構成の断面図、第７図はそ
の歩留特性図である。 １・・・シリコン基板、４・・・キャパシタＫＬ ５・
・・ゲート電極、６・・・ソース・ドレイン領域、７・
・・層間絶縁膜、８・・・コンタクトホール、９・・・
バリア層、１０−・・多層Ａ−ｅ配線、１１ 、１２・
Ａ、ｅ層、１３・・・異種金属層、１４・・・金属膜、
１５・・・（金属）シリサイド層、１６・・・フォトレ
ジスト、１７・・・バリア材質膜。
するための断面図、 第４図囚、（Ｂ）は他の製造方法を説明するための断面
図、 第５図は熱処理に対する歩留特性図、 第６図は従来提案されている構成の断面図、第７図はそ
の歩留特性図である。 １・・・シリコン基板、４・・・キャパシタＫＬ ５・
・・ゲート電極、６・・・ソース・ドレイン領域、７・
・・層間絶縁膜、８・・・コンタクトホール、９・・・
バリア層、１０−・・多層Ａ−ｅ配線、１１ 、１２・
Ａ、ｅ層、１３・・・異種金属層、１４・・・金属膜、
１５・・・（金属）シリサイド層、１６・・・フォトレ
ジスト、１７・・・バリア材質膜。
Claims (1)
- 【特許請求の範囲】 １、シリコン等を含有したＡｌ層と、異種金属層とから
なる多層Ａｌ配線を用いる半導体装置であって、前記多
層Ａｌ配線とこれに接続されるシリコン層との間にシリ
コンの拡散を防止するバリア層を形成したことを特徴と
する半導体装置。 ２、バリア層は白金シリサイド、白金アルミナイト、パ
ラジウムシリサイド、パラジウムアルミナイト、タング
ステンシリサイド、チタン窒化物、チタン酸化物のいず
れか又はこれらの組合せである特許請求の範囲第１項記
載の半導体装置。 ３、異種金属層はモリブデン、タングステン、タンタル
、チタン等の遷移金属である特許請求の範囲第１項又は
第２項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24601484A JPS61125048A (ja) | 1984-11-22 | 1984-11-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24601484A JPS61125048A (ja) | 1984-11-22 | 1984-11-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61125048A true JPS61125048A (ja) | 1986-06-12 |
Family
ID=17142173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24601484A Pending JPS61125048A (ja) | 1984-11-22 | 1984-11-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61125048A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03136258A (ja) * | 1988-11-21 | 1991-06-11 | Honeywell Inc | 半導体チップ組立体 |
-
1984
- 1984-11-22 JP JP24601484A patent/JPS61125048A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03136258A (ja) * | 1988-11-21 | 1991-06-11 | Honeywell Inc | 半導体チップ組立体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6818546B2 (en) | Semiconductor integrated circuit device and a method of manufacturing the same | |
| DE112009001017B4 (de) | Mehrschichtige Dickmetallisierungsstruktur für ein mikroelektronische Einrichtung, integrierte Schaltung, die diese beinhaltet, und Verfahren zum Herstellen einer integrierten Schaltung, die diese beeinhaltet | |
| JPH04332152A (ja) | 半導体集積回路装置の配線接続構造およびその製造方法 | |
| JP3149846B2 (ja) | 半導体装置及びその製造方法 | |
| JPH02222148A (ja) | 半導体装置 | |
| CN1957455A (zh) | 在铜金属化集成电路之上具有保护性防护层可焊金属接头的接触点的结构和方法 | |
| TWI405300B (zh) | 半導體裝置及其製造方法 | |
| EP2264757A2 (en) | Active area bonding compatible high current structures | |
| JP3062464B2 (ja) | 半導体装置 | |
| JPS61125048A (ja) | 半導体装置 | |
| JPH06177200A (ja) | 半導体集積回路装置の形成方法 | |
| JP3647631B2 (ja) | 半導体装置及びその製造方法 | |
| JP3375460B2 (ja) | 半導体装置 | |
| US8569896B2 (en) | Active area bonding compatible high current structures | |
| JPH03274732A (ja) | 半導体集積回路装置 | |
| JP2900522B2 (ja) | 半導体装置 | |
| JPH04373175A (ja) | 半導体装置 | |
| JPH03250627A (ja) | 半導体装置及びその製造方法 | |
| JP2005166959A (ja) | 半導体装置およびその製造方法 | |
| TWI233653B (en) | Method of wire bonding over active area of a semiconductor circuit | |
| JPH0417338A (ja) | 半導体装置 | |
| JPS61120442A (ja) | 半導体装置 | |
| JP2004014761A (ja) | 半導体装置 | |
| JPS62190850A (ja) | 半導体装置 | |
| JP2947800B2 (ja) | 半導体装置 |