JPS61120255A - 入出力制御装置 - Google Patents
入出力制御装置Info
- Publication number
- JPS61120255A JPS61120255A JP24186984A JP24186984A JPS61120255A JP S61120255 A JPS61120255 A JP S61120255A JP 24186984 A JP24186984 A JP 24186984A JP 24186984 A JP24186984 A JP 24186984A JP S61120255 A JPS61120255 A JP S61120255A
- Authority
- JP
- Japan
- Prior art keywords
- data
- encryption
- output
- input
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、入出力装置と周辺装置との間で、中央処理装
置を介することな（直接情報の転送を行う入出力制御■
装置に関する。特に、周辺制御装置との間で転送される
データを暗号化および復号化する制御も合わせて行う入
出力制御装置に関する。
置を介することな（直接情報の転送を行う入出力制御■
装置に関する。特に、周辺制御装置との間で転送される
データを暗号化および復号化する制御も合わせて行う入
出力制御装置に関する。
従来、このような入出力制御装置がチャネルプログラム
の指示により、暗号化および復号化を行う方式はなかっ
た。
の指示により、暗号化および復号化を行う方式はなかっ
た。
したがって、チャネルプログラムの実行開始以前に、暗
号化装置により転送するデータを暗号化してからチャネ
ルプログラムを実行し、周辺制御装置へデータを転送す
る。あるいは、周辺制御装置からデータを転送されてか
ら、チャネルプログラムの実行終了後に復号化装置によ
り復号する必要があった。
号化装置により転送するデータを暗号化してからチャネ
ルプログラムを実行し、周辺制御装置へデータを転送す
る。あるいは、周辺制御装置からデータを転送されてか
ら、チャネルプログラムの実行終了後に復号化装置によ
り復号する必要があった。
ところが、このような従来の入出力制御装置では、チャ
ネルプログラムの実行開始以前、あるいは以後に暗号化
または復号化を行う必要があり、プログラムが複雑にな
り処理時間も長くなるなどの問題点があった。
ネルプログラムの実行開始以前、あるいは以後に暗号化
または復号化を行う必要があり、プログラムが複雑にな
り処理時間も長くなるなどの問題点があった。
本発明は、このような従来の問題点に着目してなされた
もので、入出力制御装置と周辺制御装置との間で転送さ
れるデータが、チャネルプログラム実行中に暗号化また
は復号化される機能を有する入出力制御装置を提供する
ことを目的とする。
もので、入出力制御装置と周辺制御装置との間で転送さ
れるデータが、チャネルプログラム実行中に暗号化また
は復号化される機能を有する入出力制御装置を提供する
ことを目的とする。
本発明は、主記憶装置、中央処理装置および周辺制御装
置に接続され、上記中央処理装置の指示により、上記主
記憶装置内のチャネルプログラムが、上記中央処理装置
とは独立に読み出し実行され、指示語レジスタおよびイ
ンタフェース制御回路を含む入出力制御装置において、
上記主記憶装置と上記周辺制御装置との間を転送される
データを暗号化または復号化する暗号化および復号化手
段と、上記データの転送方向を選択するセレクタ手段と
、上記暗号化および復号化手段およびセレクタ手段の制
御入力に接続され、上記主記憶装置から読み出される暗
号化または復号化を指示する信号、および転送方向を指
示する信号を発生する手段とを備え、上記暗号化および
復号化手段は、上記主記憶装置から上記周辺制御装置へ
上記データを転送する場合には、暗号化手段が有効にな
り、上記周辺制御装置から上記主記憶装置へ上記データ
を転送する場合には、復号化手段が有効になることを特
徴とする。
置に接続され、上記中央処理装置の指示により、上記主
記憶装置内のチャネルプログラムが、上記中央処理装置
とは独立に読み出し実行され、指示語レジスタおよびイ
ンタフェース制御回路を含む入出力制御装置において、
上記主記憶装置と上記周辺制御装置との間を転送される
データを暗号化または復号化する暗号化および復号化手
段と、上記データの転送方向を選択するセレクタ手段と
、上記暗号化および復号化手段およびセレクタ手段の制
御入力に接続され、上記主記憶装置から読み出される暗
号化または復号化を指示する信号、および転送方向を指
示する信号を発生する手段とを備え、上記暗号化および
復号化手段は、上記主記憶装置から上記周辺制御装置へ
上記データを転送する場合には、暗号化手段が有効にな
り、上記周辺制御装置から上記主記憶装置へ上記データ
を転送する場合には、復号化手段が有効になることを特
徴とする。
本発明は、入出力制御装置に暗号化および復号化を行う
手段を備え、暗号化または復号化指示フラグをもつデー
タ転送指令語およびキー設定指令語から構成されるチャ
ネルプログラムにより、チャネルプログラム実行中に、
転送されるデータの暗号化および復号化を自由に行うこ
とができる。
手段を備え、暗号化または復号化指示フラグをもつデー
タ転送指令語およびキー設定指令語から構成されるチャ
ネルプログラムにより、チャネルプログラム実行中に、
転送されるデータの暗号化および復号化を自由に行うこ
とができる。
以下、本発明の実施例方式を図面に基づいて説明する。
第１図は、本発明の入出力制御装置の一実施例を示すブ
ロック構成図である。本実施例では、便宜的に入出力制
御装置の両端に、主記憶装置１１および周辺制御装置２
１が付加されている。第２図（ａｌは、一般的なチャネ
ルプログラムを構成する指令語の一例を示すフォーマッ
トである。第２図（ｂ）は、本発明に関する暗号化およ
び復号化のキー設定指令から構成される指令語の一例を
示すフォーマットである。第２図（Ｃ１は、本発明に関
する暗号化および復号化指示フラグをもつ指令語の一例
を示すフォーマットである。
ロック構成図である。本実施例では、便宜的に入出力制
御装置の両端に、主記憶装置１１および周辺制御装置２
１が付加されている。第２図（ａｌは、一般的なチャネ
ルプログラムを構成する指令語の一例を示すフォーマッ
トである。第２図（ｂ）は、本発明に関する暗号化およ
び復号化のキー設定指令から構成される指令語の一例を
示すフォーマットである。第２図（Ｃ１は、本発明に関
する暗号化および復号化指示フラグをもつ指令語の一例
を示すフォーマットである。
第２図（ａｌにおいて、ａ、は指令語、Ｃ２はフラグフ
ィールド、ａ、は指令語のバイト数を示すカウント、お
よびＣ４は指令語が格納されている主記憶装置上のアド
レスを示すデータバッファアドレスである。第２図山）
において、ｂ、はキー設定指令語、ｂ３はキー設定指令
語のバイト数を示すキーカウント、およびｂ４はこのキ
ーが格納されている主記憶装置上のアドレスを示すキー
格納アドレスである。第２図（Ｃ）において、Ｃ，はデ
ータ転送指令語、Ｃ２は暗号化および復号化指示フラグ
、Ｃ３はデータ転送指令語のバイト数を示すデータ転送
カウント、およびＣ４はデータ転送指令＝ ７！＋＜
格納されている主記憶装置上のアドレスを示すデータバ
ッファアドレスである。
ィールド、ａ、は指令語のバイト数を示すカウント、お
よびＣ４は指令語が格納されている主記憶装置上のアド
レスを示すデータバッファアドレスである。第２図山）
において、ｂ、はキー設定指令語、ｂ３はキー設定指令
語のバイト数を示すキーカウント、およびｂ４はこのキ
ーが格納されている主記憶装置上のアドレスを示すキー
格納アドレスである。第２図（Ｃ）において、Ｃ，はデ
ータ転送指令語、Ｃ２は暗号化および復号化指示フラグ
、Ｃ３はデータ転送指令語のバイト数を示すデータ転送
カウント、およびＣ４はデータ転送指令＝ ７！＋＜
格納されている主記憶装置上のアドレスを示すデータバ
ッファアドレスである。
本実施例では、暗号化および復号化指示フラグは１ビツ
トであり、データ転送指令が出力転送を指示していれば
、主記憶装置内のデータを暗号化して周辺制御装置へ送
出し、逆にデータ転送指令が入力転送を指示していれば
、周辺制御装置がら転送されてきたデータを復号化して
主記憶装置へ書込みを１旨示する。
トであり、データ転送指令が出力転送を指示していれば
、主記憶装置内のデータを暗号化して周辺制御装置へ送
出し、逆にデータ転送指令が入力転送を指示していれば
、周辺制御装置がら転送されてきたデータを復号化して
主記憶装置へ書込みを１旨示する。
第１図において、主記憶装置１１は、チャネルプログラ
ム読出しパスＰ、を介して、キーレジスタ１２、指示語
レジスタ１３およびインタフェース制御回路１４に接続
される。キーレジスタ１２の出力は暗号化および復号化
手段１５に接続される。暗号化および復号化手段１５に
は、主記憶データ読出しパスＰ２を介して主記憶装置１
１が接続される。主記憶データ読出しパスＰｔには、セ
レクタ１６が挿入される。暗号化および復号化手段１５
の出力は、この手段の人力（セレクタ１６の出力）とを
選択するセレクタ１７、データバッファ１８．１９を介
し、さらにデータ出力パスｐｓを介して周辺制御装置２
１に接続される。データバッファ１８の出力は分岐して
、主記憶データ書込みパスＰ、を介して主記憶装置１１
に接続される。インタフェース制御回路１４はデータ転
送制御信号パスＰ４を介して周辺制御装置２１に接続さ
れる。また、インタフェース制御回路１４とデータバッ
ファ１８とは相互に接続される。さらに、周辺制御装置
２１は、データ入力パスＰｈおよびデータバッファ２０
を介して、セレクタ１６の入力に接続される。指示語レ
ジスタ１３の出力は、デコーダ２２、インタフェース制
御回路１４およびインタフェース制御回路１４の出力と
ともに論理積回路２３に接続される。デコーダ２２の出
力は、暗号化および復号化手段１５およびセレクタ１６
の選択制御端子に接続される。論理積回路２３の出力は
、セレクタ１７の選択制御端子に接続される。
ム読出しパスＰ、を介して、キーレジスタ１２、指示語
レジスタ１３およびインタフェース制御回路１４に接続
される。キーレジスタ１２の出力は暗号化および復号化
手段１５に接続される。暗号化および復号化手段１５に
は、主記憶データ読出しパスＰ２を介して主記憶装置１
１が接続される。主記憶データ読出しパスＰｔには、セ
レクタ１６が挿入される。暗号化および復号化手段１５
の出力は、この手段の人力（セレクタ１６の出力）とを
選択するセレクタ１７、データバッファ１８．１９を介
し、さらにデータ出力パスｐｓを介して周辺制御装置２
１に接続される。データバッファ１８の出力は分岐して
、主記憶データ書込みパスＰ、を介して主記憶装置１１
に接続される。インタフェース制御回路１４はデータ転
送制御信号パスＰ４を介して周辺制御装置２１に接続さ
れる。また、インタフェース制御回路１４とデータバッ
ファ１８とは相互に接続される。さらに、周辺制御装置
２１は、データ入力パスＰｈおよびデータバッファ２０
を介して、セレクタ１６の入力に接続される。指示語レ
ジスタ１３の出力は、デコーダ２２、インタフェース制
御回路１４およびインタフェース制御回路１４の出力と
ともに論理積回路２３に接続される。デコーダ２２の出
力は、暗号化および復号化手段１５およびセレクタ１６
の選択制御端子に接続される。論理積回路２３の出力は
、セレクタ１７の選択制御端子に接続される。
チャネルプログラム読出しパスＰ、は、↑旨令語（ａＩ
、ｂｌ、ＣＩ）を読み出すために使用される。
、ｂｌ、ＣＩ）を読み出すために使用される。
キーレジスタ１２は、読み出された指令語がキー設定指
令のときに、主記憶装置１１のキー格納アドレスから読
み出されたキーを格納するレジスタであり、暗号化およ
び復号化手段１５にキーを供給する。
令のときに、主記憶装置１１のキー格納アドレスから読
み出されたキーを格納するレジスタであり、暗号化およ
び復号化手段１５にキーを供給する。
指示語レジスタ１３は、指令語を記憶するレジスタであ
り、周辺制御装置２１とのインタフェースを制御するイ
ンタフェース制御回路１４、セレクタ１６の選択により
データ転送方向をデコードするデコーダ２２、および暗
号化および復号化指示フラグの状態によりこの暗号化お
よび復号化手段１５をバイパ スするか否かを選択する
セレクタ１７に指示を送出する。データバッファ１８．
１９．２０は、主記憶装置１１と入出力制御装置間、あ
るいは周辺制御装置２１と入出力制御装置間のデータ転
送速度の差を吸収するために設置されている。
り、周辺制御装置２１とのインタフェースを制御するイ
ンタフェース制御回路１４、セレクタ１６の選択により
データ転送方向をデコードするデコーダ２２、および暗
号化および復号化指示フラグの状態によりこの暗号化お
よび復号化手段１５をバイパ スするか否かを選択する
セレクタ１７に指示を送出する。データバッファ１８．
１９．２０は、主記憶装置１１と入出力制御装置間、あ
るいは周辺制御装置２１と入出力制御装置間のデータ転
送速度の差を吸収するために設置されている。
主記憶装置１１から周辺制御装置２１へ転送するデータ
を暗号化する場合には、まず、キー設定指令語（第２図
（ｂ））を実行しキーレジスタ１２にキーを設定する。
を暗号化する場合には、まず、キー設定指令語（第２図
（ｂ））を実行しキーレジスタ１２にキーを設定する。
このとき、キーカウントＣ１はキーの長さを決定する。
この値はキーレジスタ１２および暗号化および復号化手
段１５の構成によりあらかじめ決定されている。
段１５の構成によりあらかじめ決定されている。
次に本発明に関する指令語（第２図（Ｃ））が読み出さ
れ、第一ワードが指示語レジスタ１３にセットされる。
れ、第一ワードが指示語レジスタ１３にセットされる。
この場合、指令語は出力データ転送を示しているので、
セレクタ１６は主記憶装置１１からの主記憶データ読出
しパスＰ２を選択し、暗号化および復号化手段１５に接
続する。この暗号化および復号化手段１５は暗号化手段
として動作し、その出力およびセレクタ１６の出力は、
暗号化および復号化指示フラグＣ２により選択されるセ
レクタ１７を介して、データバッファ１８に送出される
。ここで、セレクタ１７は暗号化および復号化指示フラ
グＣ２が「１」のとき、暗号化および復号化手段１５の
出力を選択するものとする。論理積回路２３は、データ
転送のときのみ「１」となる信号Ｓにより制御される。
セレクタ１６は主記憶装置１１からの主記憶データ読出
しパスＰ２を選択し、暗号化および復号化手段１５に接
続する。この暗号化および復号化手段１５は暗号化手段
として動作し、その出力およびセレクタ１６の出力は、
暗号化および復号化指示フラグＣ２により選択されるセ
レクタ１７を介して、データバッファ１８に送出される
。ここで、セレクタ１７は暗号化および復号化指示フラ
グＣ２が「１」のとき、暗号化および復号化手段１５の
出力を選択するものとする。論理積回路２３は、データ
転送のときのみ「１」となる信号Ｓにより制御される。
データバッファ１８．１９にバッファリングされたデー
タは、インタフェース制御回路１４に制御されるデータ
転送制御信号パスＰ４とデータ出力パスＰ、とにより周
辺制御装置２１へ送出される。
タは、インタフェース制御回路１４に制御されるデータ
転送制御信号パスＰ４とデータ出力パスＰ、とにより周
辺制御装置２１へ送出される。
周辺制御装置２１から主記憶装置１１ヘデータの転送が
行われる場合には、キー設定は前述と同じ手順で行われ
る。
行われる場合には、キー設定は前述と同じ手順で行われ
る。
次に読み出された本発明に関する指令語（第２図（Ｃ）
）は、人力データ転送を示しているために、セレクタ１
６は周辺制御装置２１からのデータ入力パスＰ６を選択
し、暗号化および復号化手段１５へ接続する。この場合
、暗号化および復号化手段１５は復号化手段として動作
し、その出力はセレクタ１７を介してデータバッファ１
８に送出され、さらに主記憶データ書込みパスＰ、を介
して主記憶装置１１に接続され、復号化されたデータが
主記憶装置１１に書き込まれる。
）は、人力データ転送を示しているために、セレクタ１
６は周辺制御装置２１からのデータ入力パスＰ６を選択
し、暗号化および復号化手段１５へ接続する。この場合
、暗号化および復号化手段１５は復号化手段として動作
し、その出力はセレクタ１７を介してデータバッファ１
８に送出され、さらに主記憶データ書込みパスＰ、を介
して主記憶装置１１に接続され、復号化されたデータが
主記憶装置１１に書き込まれる。
本発明は、以上説明したように、チャネルプログラムの
実行中に転送されるデータの暗号化および復号化を自由
に行うことができるために、チャネルプログラム実行開
始以前または以後に暗号化および復号化を行う必要がな
い。
実行中に転送されるデータの暗号化および復号化を自由
に行うことができるために、チャネルプログラム実行開
始以前または以後に暗号化および復号化を行う必要がな
い。
したがって、入出力制御装置のプログラムが簡単になる
とともに、処理時間の短縮を可能にすることができる優
れた効果がある。
とともに、処理時間の短縮を可能にすることができる優
れた効果がある。
第１図は本発明の入出力制御装置の一実施例を示すブロ
ック構成図。 第２図はチャネルプログラムのフォーマット構成を示す
図、ｆａ）は一般的なチャネルプログラムを構成する指
令語の一例を示すフォーマット、山）は本発明に関する
暗号化および復号化のキー設定指令から構成される指令
語の一例を示すフォーマント、（Ｃ１は本発明に関する
暗号化および復号化指示フラグをもつ指令語の一例を示
すフォーマット。 Ｐ、・・・チャネルプログラム読出しパス、Ｐ２・・・
主記憶データ読出しバス、Ｐ、・・・主記憶データ書込
みバス、Ｐ４・・・データ転送制御信号パス、Ｐ。 ・・・データ出力パス、Ｐ、・・・データ入力パス、１
１・・・主記憶装置、１２・・・キーレジスタ、１３・
・・指示語レジスタ、１４・・・インタフェース制御回
路、１５・・・暗号化および復号化手段、１６、■７・
・・セレクタ、１８．１９．２０・・・データバッファ
、２１・・・周辺制御装置、２２・・・デコーダ、２３
・・・論理積回路、ａｌ・・・指令語、ａ２・・・フラ
グフィールド、ａ。 ・・・指令語のバイト数を示すカウント、ａ４・・・デ
ータバッファアドレス、ｂ、・・・キー設定指令語、ｂ
。 ・・・キーカウント、ｂ４・・・キー格納アドレス、Ｃ
６・・・データ転送指令語、Ｃ２・・・暗号化および復
号化指示フラグ、Ｃ３・・・データ転送カウント、Ｃ４
・・・データバッファアドレス。
ック構成図。 第２図はチャネルプログラムのフォーマット構成を示す
図、ｆａ）は一般的なチャネルプログラムを構成する指
令語の一例を示すフォーマット、山）は本発明に関する
暗号化および復号化のキー設定指令から構成される指令
語の一例を示すフォーマント、（Ｃ１は本発明に関する
暗号化および復号化指示フラグをもつ指令語の一例を示
すフォーマット。 Ｐ、・・・チャネルプログラム読出しパス、Ｐ２・・・
主記憶データ読出しバス、Ｐ、・・・主記憶データ書込
みバス、Ｐ４・・・データ転送制御信号パス、Ｐ。 ・・・データ出力パス、Ｐ、・・・データ入力パス、１
１・・・主記憶装置、１２・・・キーレジスタ、１３・
・・指示語レジスタ、１４・・・インタフェース制御回
路、１５・・・暗号化および復号化手段、１６、■７・
・・セレクタ、１８．１９．２０・・・データバッファ
、２１・・・周辺制御装置、２２・・・デコーダ、２３
・・・論理積回路、ａｌ・・・指令語、ａ２・・・フラ
グフィールド、ａ。 ・・・指令語のバイト数を示すカウント、ａ４・・・デ
ータバッファアドレス、ｂ、・・・キー設定指令語、ｂ
。 ・・・キーカウント、ｂ４・・・キー格納アドレス、Ｃ
６・・・データ転送指令語、Ｃ２・・・暗号化および復
号化指示フラグ、Ｃ３・・・データ転送カウント、Ｃ４
・・・データバッファアドレス。
Claims (1)
- （１）主記憶装置、中央処理装置および周辺制御装置に
接続され、上記中央処理装置の指示により、上記主記憶
装置内のチャネルプログラムが、上記中央処理装置とは
独立に読み出し実行され、指示語レジスタおよびインタ
フェース制御回路を含む入出力制御装置において、 上記主記憶装置と上記周辺制御装置との間を転送される
データを暗号化または復号化する暗号化および復号化手
段と、 上記データの転送方向を選択するセレクタ手段と、 上記暗号化および復号化手段およびセレクタ手段の制御
入力に接続され、上記主記憶装置から読み出される暗号
化または復号化を指示する信号、および転送方向を指示
する信号を発生する手段とを備え、 上記暗号化および復号化手段は、 上記主記憶装置から上記周辺制御装置へ上記データを転
送する場合には、暗号化手段が有効になり、 上記周辺制御装置から上記主記憶装置へ上記データを転
送する場合には、復号化手段が有効になる ことを特徴とする入出力制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24186984A JPS61120255A (ja) | 1984-11-15 | 1984-11-15 | 入出力制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24186984A JPS61120255A (ja) | 1984-11-15 | 1984-11-15 | 入出力制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61120255A true JPS61120255A (ja) | 1986-06-07 |
Family
ID=17080732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24186984A Pending JPS61120255A (ja) | 1984-11-15 | 1984-11-15 | 入出力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61120255A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59139200A (ja) * | 1982-12-27 | 1984-08-09 | シナテツク・インコ−ポレ−テツド | 固定記憶装置用保護装置 |
-
1984
- 1984-11-15 JP JP24186984A patent/JPS61120255A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59139200A (ja) * | 1982-12-27 | 1984-08-09 | シナテツク・インコ−ポレ−テツド | 固定記憶装置用保護装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02113381A (ja) | マイクロプロセッサ | |
| JPS61120255A (ja) | 入出力制御装置 | |
| US4694419A (en) | Programmable controller with direct to plant addressing | |
| US20050262403A1 (en) | Apparatus and method for single operation read-modify-write in a bit-accessible memory unit memory | |
| US4004279A (en) | Method and apparatus for controlling data transfer between input and output devices and a direct digital controller | |
| JP3304395B2 (ja) | データ転送装置及びデータ転送方法 | |
| CN111026687B (zh) | 一种数据传输读写速率匹配的方法、系统和计算机设备 | |
| JP2568443B2 (ja) | データサイジング回路 | |
| KR100324597B1 (ko) | 비트 스트림 프로세서 | |
| JP2821176B2 (ja) | 情報処理装置 | |
| JPH05210981A (ja) | 半導体記憶装置 | |
| JPS6325373B2 (ja) | ||
| JP2552025B2 (ja) | データ転送方式 | |
| JPS62298826A (ja) | 記録デ−タ保護方式 | |
| JPS6361351A (ja) | デ−タ転送方法 | |
| JPS63173141A (ja) | メモリインタフエ−ス回路 | |
| JPH08137662A (ja) | データ送信方法及びデータ送信装置 | |
| JPH02141851A (ja) | レジスタ読出し回路 | |
| JPH1186526A (ja) | メモリ制御装置 | |
| JPS62206652A (ja) | 双方向バスのデ−タ転送制御方式 | |
| JPH01217528A (ja) | データ転送装置 | |
| JPH05165741A (ja) | 入出力処理装置 | |
| JPH04262449A (ja) | データ転送方式 | |
| JPS6395537A (ja) | アドレス発生回路 | |
| JPH03163580A (ja) | データ自動出力暗号処理回路 |